JP3038107B2 - Soldering inspection method - Google Patents

Soldering inspection method

Info

Publication number
JP3038107B2
JP3038107B2 JP5289880A JP28988093A JP3038107B2 JP 3038107 B2 JP3038107 B2 JP 3038107B2 JP 5289880 A JP5289880 A JP 5289880A JP 28988093 A JP28988093 A JP 28988093A JP 3038107 B2 JP3038107 B2 JP 3038107B2
Authority
JP
Japan
Prior art keywords
data
inspection
soldering
solder
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5289880A
Other languages
Japanese (ja)
Other versions
JPH07120233A (en
Inventor
淳一 坂野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Keihin Corp
Original Assignee
Keihin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Keihin Corp filed Critical Keihin Corp
Priority to JP5289880A priority Critical patent/JP3038107B2/en
Publication of JPH07120233A publication Critical patent/JPH07120233A/en
Application granted granted Critical
Publication of JP3038107B2 publication Critical patent/JP3038107B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Length Measuring Devices By Optical Means (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明ははんだ付け検査方法に
関し、より具体的にはプリント配線基板上にはんだ付け
された電子部品(チップ部品)のはんだ付けの良否を検
査する方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for inspecting soldering, and more particularly, to a method for inspecting the quality of soldering of an electronic component (chip component) soldered on a printed circuit board.

【0002】[0002]

【従来の技術】電子部品が実装されたプリント配線基板
に対して自動的にはんだ付けする場合、はんだ不良やは
んだ欠如が生じていないか否か検査する必要がある。こ
れら検査方法としては、目視検査ないしは自動検査が利
用されている。
2. Description of the Related Art When automatically soldering a printed wiring board on which electronic components are mounted, it is necessary to inspect whether a solder defect or a lack of solder has occurred. As these inspection methods, a visual inspection or an automatic inspection is used.

【0003】目視検査は最も簡単な方法であり、低コス
トであるので、良く利用されている。しかし、目視検査
は作業員の視覚に頼っているため、作業を長時間続ける
と疲労により信頼性が低下し、また検査するはんだ付け
部品点数が多い場合ないしは検査対象が小さい場合、は
んだ不良を見逃す恐れもある。
[0003] Visual inspection is the simplest method and is often used because of its low cost. However, since visual inspection relies on the visual perception of workers, if work is continued for a long period of time, reliability will decrease due to fatigue, and if the number of soldered parts to be inspected is large or the inspection target is small, solder defects will be missed There is fear.

【0004】その解決策として、近時、自動的に検査す
る方法が用いられている。自動的に検査する方法として
は、例えば特開平2−278105号公報に提案されて
いる様に、はんだ面の上部より照明し、その反射光をテ
レビカメラで撮像し、撮像画像の明暗面積により検査し
ている。
As a solution to this problem, a method of automatically performing inspection has recently been used. As an automatic inspection method, for example, as proposed in Japanese Patent Application Laid-Open No. 2-278105, an illumination is performed from above the solder surface, the reflected light is imaged by a television camera, and the inspection is performed based on the bright and dark areas of the captured image. doing.

【0005】[0005]

【発明が解決しようとする課題】しかし、従来技術の場
合、面積、即ち、2次元データを用いて検査しているた
め、処理すべきデータ量が多くなり、処理時間がかかっ
て検査効率が悪かった。従って、大量生産品の検査など
には必ずしも十分ではなかった。
However, in the case of the prior art, since the inspection is performed using the area, that is, the two-dimensional data, the amount of data to be processed is large, the processing time is long, and the inspection efficiency is poor. Was. Therefore, it was not always sufficient for inspection of mass-produced products.

【0006】従って、この発明の目的は上記した不都合
を解消し、はんだ付けをする場合のはんだ形状、はんだ
量の良否およびチップ部品の欠品などを自動的に検査す
る方法においてデータ処理量を低減して処理時間を短縮
し、よって検査効率を向上させるようにしたものを提供
することにある。
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to solve the above-mentioned disadvantages and to improve a solder shape and a solder shape when soldering.
It is an object of the present invention to provide a method for automatically inspecting the quality of a quantity and a missing part of a chip part, in which the data processing amount is reduced to shorten the processing time and thereby improve the inspection efficiency.

【0007】[0007]

【課題を解決するための手段】上記した目的を達成する
ために、この発明は例えば請求項1項に記載する如く構
成した。後述する実施例の符号を参照して説明すると、
はんだ付けされたプリント配線基板5を上部から照明し
て撮像し、所定の検査領域内の画素の輝度を二値化して
二値化ラインデータ(図6(a)〜(e))を求め、前
記二値化ラインデータを前記所定検査領域の全てにわ
たって0値または1値のうちの一方からなる予め設定さ
れた基準値(図7基準データ)と比較してその排他的論
理和(図7XORデータ)を求め、前記求めた排他的論
理和が値を含むとき、はんだ付けが不良であると判定
するように構成した。
In order to achieve the above object, the present invention is constituted, for example, as described in claim 1. Description will be made with reference to the reference numerals of the embodiments described below.
The soldered printed circuit board 5 is illuminated from above and imaged, and the brightness of the pixels in the predetermined inspection area is binarized to obtain binarized line data (FIGS. 6A to 6E). preset reference value consisting of one compared to (7 reference data) the exclusive oR of the zero value or 1 value over all the binarized line data said predetermined inspection area (FIG 7XOR Data) is obtained, and when the obtained exclusive OR contains one value, it is determined that the soldering is defective.

【0008】[0008]

【作用】所定の検査領域において二値化データ、即ち、
1次元データを用いて検査することから、データ処理量
および処理時間が大幅に低減して検査効率が向上すると
共に、排他的論理和を求めた結果に値が存在する場合
に不良と判定することから、所定の検査領域の全てにわ
たってはんだ付けをする場合のはんだ形状、はんだ量
良否およびチップ部品の欠品などの判定が容易となり、
例えば大量生産品などにより適する。
The binarized data in a predetermined inspection area, that is,
Since the inspection is performed using the one-dimensional data, the data processing amount and the processing time are significantly reduced, the inspection efficiency is improved, and when there is one value in the result of obtaining the exclusive OR, it is determined to be defective. Therefore, when soldering over the entire inspection area, it is easy to determine the shape of the solder , the quality of the solder , and the missing parts of the chip components .
For example, it is more suitable for mass-produced products.

【0009】[0009]

【実施例】以下、添付図面を参照してこの発明の実施例
を説明する。
Embodiments of the present invention will be described below with reference to the accompanying drawings.

【0010】図1はこの発明に係るはんだ付け検査方法
を実施する装置のブロック図で、照明部1と、X−Yテ
ーブル部6と、撮像部3と、制御部8とから構成され
る。
FIG. 1 is a block diagram of an apparatus for carrying out a soldering inspection method according to the present invention, which comprises an illumination section 1, an XY table section 6, an imaging section 3, and a control section 8.

【0011】照明部1は、制御部8の撮像コントローラ
12より出力される制御信号によってオン/オフされる
LED2を備えており、そのLED2によりX−Yテー
ブル部6上にセットされた検査対象たるプリント配線基
板5を照明する。
The illumination unit 1 includes an LED 2 that is turned on / off by a control signal output from an imaging controller 12 of the control unit 8, and is an inspection target set on the XY table unit 6 by the LED 2. The printed wiring board 5 is illuminated.

【0012】X−Yテーブル部6はプリント配線基板5
を保持し、制御部8内のX−Yコントローラ13より出
力される制御信号に基づいて、前記プリント配線基板5
を所定位置に位置決めする。
The XY table section 6 includes a printed wiring board 5
And based on the control signal output from the XY controller 13 in the control unit 8,
Is positioned at a predetermined position.

【0013】撮像部3は、制御部8の撮像コントローラ
12より出力される制御信号によって制御されるCCD
からなるカメラ7を備えており、前記プリント配線基板
5を撮像して撮像信号をA/D変換部9に供給する。
The imaging section 3 is a CCD controlled by a control signal output from an imaging controller 12 of the control section 8.
The camera 7 includes an image pickup device, and picks up an image of the printed wiring board 5 and supplies an image pickup signal to the A / D converter 9.

【0014】A/D変換部9では、撮像信号を濃淡画素
により輝度信号に変換してメモリ14に供給する。CP
U15によりメモリ14内の輝度信号を画像処理部10
に転送して輝度信号の二値化処理を行わせると共に、該
二値化データと基準データ(メモリ14内に予め格納)
を判定部11に転送する。
The A / D converter 9 converts the image pickup signal into a luminance signal using grayscale pixels and supplies the luminance signal to the memory 14. CP
U15 converts the luminance signal in the memory 14 into the image processing unit 10
To perform a binarization process on the luminance signal, and furthermore, the binarized data and reference data (stored in the memory 14 in advance).
Is transferred to the determination unit 11.

【0015】判定部11は、二値化データと基準データ
とを比較してはんだ付けの良否を検査する。CPU15
は、検査結果をCRT17に表示させる。
The judging section 11 compares the binarized data with the reference data to check the quality of the soldering. CPU15
Displays the inspection result on the CRT 17.

【0016】以下、図2から図7を用いて、この発明に
よるはんだ付けの良否検査について説明する。
A description will now be given, with reference to FIGS. 2 to 7, of a soldering quality inspection according to the present invention.

【0017】図2は照明光の反射原理を示す図で、プリ
ント配線基板5にチップ部品4がはんだ付けされてい
る。基板上部より照明光19が照射された場合、基板5
およびチップ部品からの反射光は上方に反射される。一
方、はんだ部18上に照射された光は、はんだ面が傾斜
角度を有するため、斜め方向に反射される。この発明で
はこの様な原理を用いてはんだ付けの良否を検査する。
FIG. 2 is a view showing the principle of reflection of illumination light. A chip component 4 is soldered to a printed wiring board 5. When the illumination light 19 is irradiated from above the substrate, the substrate 5
Light reflected from the chip component is reflected upward. On the other hand, the light irradiated on the solder portion 18 is reflected in an oblique direction because the solder surface has an inclination angle. In the present invention, the quality of soldering is inspected using such a principle.

【0018】図3は、検査対象であるプリント配線基板
5を撮像して得た画像の説明図である。はんだ部18か
らの反射光はカメラ7に入射されないため、暗く撮像さ
れている。符号20は検査エリアを示す。検査エリア2
0はプリント配線基板5に対するチップ部品のはんだ付
け位置によって決まり、予め前記制御部8のメモリ14
内に、基板のタイプ、機種などによって記憶しておく。
FIG. 3 is an explanatory diagram of an image obtained by imaging the printed wiring board 5 to be inspected. Since the reflected light from the solder portion 18 is not incident on the camera 7, it is darkly imaged. Reference numeral 20 indicates an inspection area. Inspection area 2
0 is determined by the soldering position of the chip component to the printed wiring board 5 and is determined in advance by the memory 14 of the controller 8.
The information is stored according to the type and model of the board.

【0019】図4は、前記検査エリア20を画素数
(x,y)にて数値化して輝度データとしたものを示
す。分解能は0〜255とする。輝度データはx方向
(図3に示す)に平均または加算される。その平均値ま
たは加算値を、以下「ライン輝度データ」と呼ぶ。図5
の(a)に、そのライン輝度データ(符号22で示す)
をグラフ化して示す。
FIG. 4 shows the inspection area 20 converted into numerical data by the number of pixels (x, y) to obtain luminance data. The resolution is 0 to 255. The luminance data is averaged or added in the x direction (shown in FIG. 3). The average value or the added value is hereinafter referred to as “line luminance data”. FIG.
(A) shows the line luminance data (indicated by reference numeral 22).
Is shown in a graph.

【0020】次に、ライン輝度データ22をスレッシュ
ホールド値21と比較して二値化する。スレッシュホー
ルド値21は明暗度を決めるものであり、検査を行う場
所ないしは検査画像の明るさにより、検査開始時に適宜
設定する。
Next, the line luminance data 22 is binarized by comparing it with a threshold value 21. The threshold value 21 determines the lightness and darkness, and is appropriately set at the start of the inspection depending on the place where the inspection is performed or the brightness of the inspection image.

【0021】図5の(b)はその二値化データを示す
が、かかる二値化データと基準データ23(図5の
(c)に示す如きはんだ付け良品データを用いる)との
エクスクルーシブオア(排他的論理和)を求める(図5
の(d))。基準データ23も、検査開始までに求めて
メモリ14内に格納しておく。
FIG. 5 (b) shows the binarized data. Exclusive OR of such binarized data and reference data 23 (using good soldering data as shown in FIG. 5 (c)) is used. (Exclusive OR) (FIG. 5)
(D)). The reference data 23 is also obtained and stored in the memory 14 before the start of the inspection.

【0022】図5の(e)は良否判定作業を示す説明図
であり、判定ライン24a,24bで規定される判定領
域25の中に「1値」(H)データが存在するか否かで
行う。判定ライン24a,24bは、はんだ付け良品デ
ータのそれらと等しくするか、あるいは幾分広く設定す
るのが良い。尚、図5の(e)の場合、判定領域内にH
データが含まれているため、はんだ付け不良である。
FIG. 5 (e) is an explanatory diagram showing the pass / fail judgment work, and is based on whether "one value" (H) data exists in the judgment area 25 defined by the judgment lines 24a and 24b. Do. The determination lines 24a and 24b are preferably set to be equal to those of the good soldering data or set somewhat wider. In addition, in the case of FIG.
Since data is included, soldering is defective.

【0023】図6は、はんだ付けにおいて発生し得るパ
ターンと、その二値化データを示した説明図である。パ
ターンとしては、はんだが全く付いていない未ハンダ
(a)と、はんだの量が少ない過少はんだ(b)と、は
んだ量が適正な適量はんだ(c)と、はんだが多すぎる
過多はんだ(d)と、チップ部品が装着されていない欠
品(e)の5つのパターンが考えられる。
FIG. 6 is an explanatory diagram showing patterns that can occur during soldering and their binarized data. The patterns are as follows: unsolder (a) with no solder at all, too little solder with a small amount of solder (b), appropriate amount of solder with an appropriate amount of solder (c), and excessive solder with too much solder (d) And five patterns of missing parts (e) in which chip components are not mounted.

【0024】図7は、図6の(c)を基準データとし、
(a)から(e)の二値化データとのエクスクルーシブ
オアを求めたときの結果を示す。(c)以外のパターン
は判定領域内に「1値」が存在するので、いずれも不良
と判定できる。
FIG. 7 uses FIG. 6C as reference data,
The result when exclusive OR with the binarized data of (a) to (e) is obtained is shown. Patterns other than (c) have a “1 value” in the determination area, so that any pattern can be determined to be defective.

【0025】この実施例では上記の如く、ライン輝度デ
ータなる1次元データを求め、それを基準データと比較
して判定する様に構成したので、従来技術で2次元デー
タを使用して判定していたのに比較して処理データ量が
低減し、処理時間、即ち、検査時間が短縮する。よっ
て、大量生産されるプリント配線基板のはんだ付け検査
などに適している。さらに、1次元データと基準データ
のエクスクルーシブオアを求めて判定する様にしたの
で、正確にはんだ付けの良否を判定することができる。
In this embodiment, as described above, one-dimensional data, which is line luminance data, is determined and compared with reference data for determination, so that determination is made using two-dimensional data in the prior art. On the other hand, the processing data amount is reduced as compared with the above, and the processing time, that is, the inspection time is reduced. Therefore, it is suitable for soldering inspection of printed wiring boards mass-produced. Further, since the exclusive OR of the one-dimensional data and the reference data is determined, the quality of the soldering can be accurately determined.

【0026】尚、上記において、スレッシュホールド値
21を上下することによっても検査基準を変えることが
できる。スレッシュホールド値を下げると、検査基準が
厳しくなる。
In the above, the inspection standard can be changed by raising or lowering the threshold value 21. If the threshold value is lowered, the inspection standards become stricter.

【0027】[0027]

【発明の効果】 請求項1項にあっては、処理データ量が
低減し、検査時間を短縮することができると共に、所定
の検査領域の全てにわたって正確にはんだ付けの良否を
判定することができる。よって、大量生産されるプリン
ト配線基板のはんだ付けをする場合に、はんだ形状、は
んだ量の良否およびチップ部品の欠品などを最適に検査
することができる。
According to the first aspect of the present invention, the amount of processing data can be reduced, the inspection time can be shortened, and the quality of soldering can be accurately determined over the entire predetermined inspection area. . Therefore, when soldering printed wiring boards mass-produced ,
It is possible to optimally inspect the quality of the solder and the missing parts of the chip parts .

【0028】[0028]

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明に係るはんだ付け検査方法を実施する
装置を全体的に示すブロック図である。
FIG. 1 is a block diagram generally showing an apparatus for performing a soldering inspection method according to the present invention.

【図2】この発明に係るはんだ付け検査方法で前提とす
る照明光の反射原理を示す説明図である。
FIG. 2 is an explanatory diagram showing a principle of reflection of illumination light presupposed in a soldering inspection method according to the present invention.

【図3】図1の装置で検査対象であるプリント配線基板
を撮像して得た画像を説明する説明図である。
FIG. 3 is an explanatory diagram illustrating an image obtained by imaging a printed wiring board to be inspected by the apparatus of FIG. 1;

【図4】図3の検査エリアを画素数で数値化して輝度デ
ータとしたものを示す説明図である。
FIG. 4 is an explanatory diagram showing a case where the inspection area in FIG. 3 is quantified by the number of pixels to obtain luminance data.

【図5】輝度データを二値化し、基準データとのエクス
クルーシブオアを求める作業を示す説明図である。
FIG. 5 is an explanatory diagram showing an operation of binarizing luminance data and obtaining an exclusive OR with reference data.

【図6】はんだ付けにおいて発生し得るパターンとその
二値化データを示す説明図である。
FIG. 6 is an explanatory diagram showing patterns that can occur during soldering and their binarized data.

【図7】図6の二値化データと基準データのエクスクル
ーシブオアを示すタイミング・チャートである。
FIG. 7 is a timing chart showing an exclusive OR of the binarized data and the reference data in FIG. 6;

【符号の説明】[Explanation of symbols]

1 照明部 2 LED 3 撮像部 4 チップ部品 5 プリント配線基板 6 X−Yテーブル部 7 カメラ 8 制御部 9 A/D変換部 10 画像処理部 11 判定部 12 撮像コントローラ 13 X−Yコントローラ 14 メモリ 15 CPU 17 CRT 18 はんだ部 19 照明光 20 検査エリア 21 スレッシュホールド値 22 ライン輝度データ 23 基準データ 25 判定領域 DESCRIPTION OF SYMBOLS 1 Illumination part 2 LED 3 Imaging part 4 Chip component 5 Printed wiring board 6 XY table part 7 Camera 8 Control part 9 A / D conversion part 10 Image processing part 11 Judgment part 12 Imaging controller 13 XY controller 14 Memory 15 CPU 17 CRT 18 Solder part 19 Illumination light 20 Inspection area 21 Threshold value 22 Line luminance data 23 Reference data 25 Judgment area

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G01B 11/24 G01N 21/88 H05K 3/34 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) G01B 11/24 G01N 21/88 H05K 3/34

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】a.はんだ付けされたプリント配線基板を
上部から照明して撮像し、 b.所定の検査領域内の画素の輝度を二値化して二値化
ラインデータを求め、 c.前記二値化ラインデータを前記所定検査領域の全
てにわたって0値または1値のうちの一方からなる予め
設定された基準値と比較してその排他的論理和を求め、 d.前記求めた排他的論理和が値を含むとき、はんだ
付けが不良であると判定する、 工程からなるはんだ付け検査方法。
1. A method according to claim 1, Illuminate and image the soldered printed circuit board from above, b. Binarizing the luminance of the pixels in the predetermined inspection area to obtain binarized line data; c. The exclusive OR calculated by comparison with a preset reference value consisting of one of the 0 value or a 1 value over all the binarized line data said predetermined inspection area, d. When the obtained exclusive OR contains one value, it is determined that the soldering is defective.
JP5289880A 1993-10-26 1993-10-26 Soldering inspection method Expired - Fee Related JP3038107B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5289880A JP3038107B2 (en) 1993-10-26 1993-10-26 Soldering inspection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5289880A JP3038107B2 (en) 1993-10-26 1993-10-26 Soldering inspection method

Publications (2)

Publication Number Publication Date
JPH07120233A JPH07120233A (en) 1995-05-12
JP3038107B2 true JP3038107B2 (en) 2000-05-08

Family

ID=17748971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5289880A Expired - Fee Related JP3038107B2 (en) 1993-10-26 1993-10-26 Soldering inspection method

Country Status (1)

Country Link
JP (1) JP3038107B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101524203B1 (en) * 2013-08-21 2015-06-01 삼성중공업 주식회사 Covering apparatus

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1326388C (en) * 2004-05-25 2007-07-11 英保达股份有限公司 Digital image quality inspecting method and system
JP5823174B2 (en) * 2011-06-03 2015-11-25 富士機械製造株式会社 Electronic component mounting position correction method and electronic component mounting position correction device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6138507U (en) * 1984-08-10 1986-03-11 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション Optical pattern automatic inspection device
JPS61194305A (en) * 1985-02-22 1986-08-28 Brother Ind Ltd Shape inspecting apparatus
JPH0354404A (en) * 1989-07-21 1991-03-08 Nec Corp Apparatus for inspecting mounted state of fic
JPH0399211A (en) * 1989-09-12 1991-04-24 Seikosha Co Ltd Recognition of body
JPH04337404A (en) * 1991-05-14 1992-11-25 Toshiba Corp Position measurement device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101524203B1 (en) * 2013-08-21 2015-06-01 삼성중공업 주식회사 Covering apparatus

Also Published As

Publication number Publication date
JPH07120233A (en) 1995-05-12

Similar Documents

Publication Publication Date Title
US7664311B2 (en) Component mounting board inspecting apparatus
JPH0572961B2 (en)
JP2011158363A (en) Soldering inspection device for pga mounting substrate
JP3594026B2 (en) Surface condition inspection method and substrate inspection device for curved body
JP2002107126A (en) Apparatus and method for inspecting substrate
JP3038107B2 (en) Soldering inspection method
JP3309420B2 (en) Inspection method of solder bridge
JP2003227801A (en) Method of inspecting curved surface and device for inspecting printed circuit board using the method
JPH04329344A (en) Mounted board inspecting device
JP4180127B2 (en) Cream solder printing inspection apparatus and cream solder printing inspection method
JP2005223006A (en) Inspection method of cream solder print
JP2819696B2 (en) Soldering inspection equipment
JPH0996611A (en) Apparatus for visual inspection of soldering and visual inspection method
JP3104152B2 (en) Soldering condition inspection method and device
JPH0367567B2 (en)
JPH06174444A (en) Soldered state inspection method for discrete type electronic component
JP2006177723A (en) Method and apparatus of inspecting soldering
JPH04355312A (en) Soldering inspection device with lead tip inspection function
JP3755370B2 (en) Solder fillet inspection method
KR100292343B1 (en) Inspection method of cream solder position appearance on the board
JPH02278105A (en) Inspecting apparatus for soldering
JP3124603B2 (en) Chip part soldering inspection method
JPH0656292B2 (en) Soldering inspection device
JPH05109858A (en) Tab soldering inspecting device
JPH02183104A (en) Method and apparatus for inspecting appearance of soldering

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000201

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees