JP3035994B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP3035994B2
JP3035994B2 JP2173038A JP17303890A JP3035994B2 JP 3035994 B2 JP3035994 B2 JP 3035994B2 JP 2173038 A JP2173038 A JP 2173038A JP 17303890 A JP17303890 A JP 17303890A JP 3035994 B2 JP3035994 B2 JP 3035994B2
Authority
JP
Japan
Prior art keywords
window
gate electrode
recess
photoresist film
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2173038A
Other languages
Japanese (ja)
Other versions
JPH0462938A (en
Inventor
友明 廣川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2173038A priority Critical patent/JP3035994B2/en
Publication of JPH0462938A publication Critical patent/JPH0462938A/en
Application granted granted Critical
Publication of JP3035994B2 publication Critical patent/JP3035994B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特にMESFETを
備える高周波増幅用化合物半導体装置の製造方法に関す
る。
The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a compound semiconductor device for high frequency amplification provided with a MESFET.

〔従来の技術〕[Conventional technology]

一般にこの種の半導体装置では、化合物半導体基板に
活性層を形成した上で、この活性層にリセスを形成し、
さらにこのリセスにゲート電極を配設した構成がとられ
ている。この場合、ソース抵抗を低減するために、ゲー
ト電極はソース側に偏倚された所謂オフセット構造がと
られることが多い。
Generally, in this type of semiconductor device, after forming an active layer on a compound semiconductor substrate, a recess is formed in this active layer.
Further, a configuration is adopted in which a gate electrode is provided in this recess. In this case, in order to reduce the source resistance, the gate electrode often has a so-called offset structure that is biased toward the source.

従来、この種の半導体装置の製造方法では、半導体基
板上に形成したマクスを利用したウェットエッチング法
により半導体基板にリセスを形成し、続いて同一マスク
を用いてアルミニウム等のゲート金属を斜方蒸着するこ
とにより、リセス内にゲート電極をオフセット形成する
方法がとられている。例えば、電子情報通信学会ED,88
−16。
Conventionally, in this type of semiconductor device manufacturing method, a recess is formed in a semiconductor substrate by a wet etching method using a mask formed on the semiconductor substrate, and then a gate metal such as aluminum is obliquely deposited using the same mask. Then, a method of offset forming the gate electrode in the recess is adopted. For example, IEICE ED, 88
-16.

また、従来、この種の半導体装置の製造方法では、ゲ
ート電極をオフセット構造に形成するとともに、ゲート
電極をマッシュルーム構造としてゲート電極の低抵抗化
を図った製造方法も提案されている。例えば、電子情報
通信学会ED89−54。
Conventionally, in a method of manufacturing a semiconductor device of this type, a manufacturing method has been proposed in which a gate electrode is formed in an offset structure and the gate electrode has a mushroom structure to reduce the resistance of the gate electrode. For example, IEICE ED89-54.

この方法を、第3図(a)ないし(e)に示す。先
ず、第3図(a)のように、活性層12を形成した半導体
基板11にソース電極14,ドレイン電極15としての各オー
ミック電極を形成し、かつその中間部にオフセットリセ
スゲート形成用のシリコン酸化膜13を所要の幅にパター
ン形成する。
This method is shown in FIGS. 3 (a) to 3 (e). First, as shown in FIG. 3A, ohmic electrodes as a source electrode 14 and a drain electrode 15 are formed on a semiconductor substrate 11 on which an active layer 12 is formed, and a silicon for forming an offset recess gate is formed in an intermediate portion thereof. Oxide film 13 is patterned to a required width.

次いで、第3図(b)のように、全面にシリコン窒化
膜16を被覆し、かつこのシリコン窒化膜16のソース電極
側の一部に窓16aを開設する。
Next, as shown in FIG. 3 (b), the entire surface is covered with a silicon nitride film 16, and a window 16a is opened in a part of the silicon nitride film 16 on the source electrode side.

そして、第3図(c)のように、シリコン窒化膜16の
窓16aを通してシリコン酸化膜13をエッチングする。続
いて、第3図(d)のように、シリコン窒化膜16の窓16
aを通して半導体基板11をエッチングし、リセス17を形
成する。
Then, as shown in FIG. 3C, the silicon oxide film 13 is etched through the window 16a of the silicon nitride film 16. Subsequently, as shown in FIG. 3D, the window 16 of the silicon nitride film 16 is formed.
The semiconductor substrate 11 is etched through a to form a recess 17.

その上で、第3図(e)のように、全面にゲート金属
を形成し、かつこのゲート金属をシリコン窒化膜16の窓
16aを含む領域を残して選択エッチングすることで、断
面形状がT型(マッシュルーム形状)をしたゲート電極
18をオフセット構造に形成することができる。
Then, a gate metal is formed on the entire surface as shown in FIG.
Gate electrode with a T-shaped (mushroom-shaped) cross-section by selective etching leaving the region containing 16a
18 can be formed in an offset structure.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

上述した従来の製造方法において、前者の方法ではゲ
ート電極をマッシュルーム構造に形成することができな
いため、ゲート抵抗を低減することが困難で、高速動作
が要求される半導体装置には採用することができないと
いう問題がある。
In the conventional manufacturing method described above, the gate electrode cannot be formed in a mushroom structure in the former method, so that it is difficult to reduce the gate resistance and cannot be used in a semiconductor device that requires high-speed operation. There is a problem.

また、後者の方法では、オフセットリセスゲート形成
用のシリコン酸化膜13を再現性良く形成することが困難
であり、リセスを高精度に形成することが困難となる。
また、シリコン窒化膜16に形成する窓16aをソース側の
段差の近傍に開設しなければならないため、これに利用
されるフォトリソグラフィ技術での取扱が困難となり、
窓の寸法および位置を高精度に管理することができず、
ゲート電極のオフセット位置を高精度に形成することが
難しいという問題がある。
In the latter method, it is difficult to form the silicon oxide film 13 for forming the offset recess gate with good reproducibility, and it is difficult to form the recess with high accuracy.
Also, since the window 16a formed in the silicon nitride film 16 must be opened near the step on the source side, it becomes difficult to handle the photolithography technology used for this.
Unable to control window dimensions and position with high accuracy,
There is a problem that it is difficult to form the offset position of the gate electrode with high accuracy.

本発明の目的は、リセスを高精度に形成し、かつ低抵
抗でかつ高精度のオフセットゲート電極を高精度に形成
することを可能にした半導体装置の製造方法を提供する
ことにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a method of manufacturing a semiconductor device in which a recess can be formed with high precision and a low-resistance and high-precision offset gate electrode can be formed with high precision.

〔課題を解決するための手段〕[Means for solving the problem]

本発明の半導体装置の製造方法は、化合物半導体基板
上に酸化膜を形成する工程と、この酸化膜上にフォトレ
ジスト膜を形成しかつこのフォトレジスト膜に窓を開設
する工程と、このフォトレジスト膜の窓を通して前記酸
化膜を前記窓よりも拡幅状態にエッチングする工程と、
この酸化膜の窓を通して半導体基板をエッチングして前
記酸化膜の窓よりも拡幅されたリセスを形成する工程
と、前記フォトレジスト膜の窓に対してドレイン側の斜
め方向から金属を蒸着して前記リセスのソース側の位置
にゲート電極を形成する工程とを含んでいる。
The method of manufacturing a semiconductor device according to the present invention includes a step of forming an oxide film on a compound semiconductor substrate, a step of forming a photoresist film on the oxide film and opening a window in the photoresist film, Etching the oxide film through a film window to a wider state than the window;
Etching the semiconductor substrate through the window of the oxide film to form a recess wider than the window of the oxide film; and depositing metal from an oblique direction on the drain side with respect to the window of the photoresist film. Forming a gate electrode at a position on the source side of the recess.

この場合、フォトレジスト膜の窓は、幅寸法の大きな
上部窓と、この上部窓の底部に設けた幅寸法の小さな下
部窓とで構成し、この下部窓を含む上部窓の底部上にま
でゲート用金属を蒸着してマッシュルーム構造のゲート
電極を形成する。
In this case, the window of the photoresist film is composed of an upper window having a large width and a lower window having a small width provided at the bottom of the upper window, and a gate is formed on the bottom of the upper window including the lower window. A metal is deposited to form a gate electrode having a mushroom structure.

また、上部窓は断面形状をテーパ状とし、下部窓は断
面形状を逆テーパ状とすることが好ましい。
The upper window preferably has a tapered cross section, and the lower window preferably has an inverted tapered cross section.

〔作用〕[Action]

本発明方法によれば、フォトレジスト膜における窓を
利用してゲート電極を形成するため、窓を高精度に開設
することで、ソース側に偏倚したマッシュルーム構造の
ゲート電極を高精度に製造することが可能となる。
According to the method of the present invention, since a gate electrode is formed using a window in a photoresist film, a gate electrode having a mushroom structure biased toward the source side can be manufactured with high precision by opening the window with high precision. Becomes possible.

〔実施例〕〔Example〕

次に、本発明を図面を参照して説明する。 Next, the present invention will be described with reference to the drawings.

第1図(a)ないし(d)は本発明の第1実施例を製
造工程順に示す断面図であり、ここでは本発明をGaAsME
SFETに適用した例を示している。
1 (a) to 1 (d) are cross-sectional views showing a first embodiment of the present invention in the order of manufacturing steps.
An example applied to an SFET is shown.

先ず、第1図(a)のように、GaAs基板1に活性層2
を形成した上で、表面に酸化膜3を形成し、かつこの酸
化膜3の所要領域に設けた窓(図示せず)を通してそれ
ぞれソース電極4,ドレイン電極5の各オーミック電極を
形成する。しかる上で、全面にフォトレジスト膜6を塗
布し、このフォトレジスト膜6に窓7を開設する。
First, as shown in FIG. 1A, an active layer 2 is formed on a GaAs substrate 1.
Is formed, an oxide film 3 is formed on the surface, and ohmic electrodes of a source electrode 4 and a drain electrode 5 are formed through windows (not shown) provided in required regions of the oxide film 3, respectively. Then, a photoresist film 6 is applied to the entire surface, and a window 7 is opened in the photoresist film 6.

このとき、フォトレジスト膜6の窓7は幅寸法が大き
な上部窓7aと、この上部窓7aの底面に形成した幅寸法が
微小な下部窓7bとで構成されるように形成する。この場
合、図示の例では上部窓7aは断面形状をテーパ状とし、
下部窓7bは断面形状を逆テーパ状に形成しているが、こ
れらは垂直壁の窓として形成してもよい。
At this time, the window 7 of the photoresist film 6 is formed so as to be constituted by an upper window 7a having a large width and a lower window 7b formed on the bottom surface of the upper window 7a having a small width. In this case, in the illustrated example, the upper window 7a has a tapered cross section,
Although the lower window 7b has a reverse tapered cross-sectional shape, these may be formed as windows of a vertical wall.

次いで、第1図(b)のように、前記フォトレジスト
膜6の窓7を通して酸化膜3をウェットエッチングして
窓3aを開設し、さらにこの窓3aを介してGaAs基板1をウ
ェットエッチングしてGaAs基板1の活性層2にリセス8
を形成する。
Next, as shown in FIG. 1 (b), the oxide film 3 is wet-etched through the window 7 of the photoresist film 6 to form a window 3a, and the GaAs substrate 1 is wet-etched through the window 3a. Recess 8 in active layer 2 of GaAs substrate 1
To form

しかる上で、第1図(c)のように、前記フォトレジ
スト膜6の窓7を通して全面にアルミニウム9を蒸着す
る。このとき、アルミニウム9がソース側に向かって斜
め方向から蒸着されるように斜方蒸着を行う。これによ
り、フォトレジスト膜6の上部窓7内ではソース側に偏
倚した箇所にアルミニウムが蒸着され、かつ下部窓7bを
通してリセス8のソース側に偏倚した位置にアルミニウ
ムのゲート電極9Aが形成される。
Thereafter, as shown in FIG. 1C, aluminum 9 is deposited on the entire surface of the photoresist film 6 through the window 7. At this time, oblique deposition is performed so that aluminum 9 is deposited obliquely toward the source side. As a result, aluminum is vapor-deposited in the upper window 7 of the photoresist film 6 at a position shifted toward the source, and an aluminum gate electrode 9A is formed at a position shifted toward the source of the recess 8 through the lower window 7b.

その後、第1図(d)のように、フォトレジスト膜6
を除去することで、マッシュルーム形状をし、かつリセ
ス8内のソース側に偏倚した位置にゲート電極9Aが形成
されたMESFETが形成される。
Thereafter, as shown in FIG.
By removing the MESFET, a MESFET having a mushroom shape and having the gate electrode 9A formed at a position deviated toward the source in the recess 8 is formed.

したがって、この製造方法では、フォトレジスト膜6
に形成した窓7に応じてリセス8およびゲート電極9Aが
形成され、かつその寸法や位置の精度は窓7の寸法や位
置の精度によって管理されることになる。そして、この
窓7はフォトレジスト膜6の平坦面におけるパターニン
グによって高精度に開設することができるため、リセス
8およびゲート電極9Aを高精度に形成することが可能と
なる。
Therefore, in this manufacturing method, the photoresist film 6
The recess 8 and the gate electrode 9A are formed in accordance with the window 7 formed in the step 7, and the size and position accuracy of the recess 8 and the gate electrode 9A are controlled by the size and position accuracy of the window 7. Since the window 7 can be opened with high precision by patterning on the flat surface of the photoresist film 6, the recess 8 and the gate electrode 9A can be formed with high precision.

ゲート電極9Aがマッシュルーム形状であることにより
ゲート抵抗が低減されることは言うまでもない。
It goes without saying that the gate resistance is reduced by the gate electrode 9A having a mushroom shape.

第2図(a)ないし(d)は本発明の第2実施例を製
造工程順に示す断面図である。ここでは本発明をHJFET
に適用した例を示しており、第1実施例と同一または等
価な部分には同一符号を付してある。
2 (a) to 2 (d) are sectional views showing a second embodiment of the present invention in the order of manufacturing steps. Here, the present invention is applied to HJFET
The same reference numerals are given to the same or equivalent parts as those in the first embodiment.

この製造方法では、第2図(a)のように、GaAs基板
1に活性層としてn-AlGaAs層2Aとn+GaAs層2Bを形成し、
その上で第2図(b)ないし(d)に示す工程でリセス
8とゲート電極9Aを形成している。この工程は第1実施
例と全く同じである。
In this manufacturing method, as shown in FIG. 2 (a), n as an active layer on the GaAs substrate 1 - to form a AlGaAs layer 2A and the n + GaAs layer 2B,
Then, the recess 8 and the gate electrode 9A are formed in the steps shown in FIGS. 2 (b) to 2 (d). This step is exactly the same as in the first embodiment.

この製造方法により、良好なマッシュルームゲートが
形成でき、ゲート抵抗が低減されたHJFETが形成でき
る。
By this manufacturing method, a good mushroom gate can be formed, and an HJFET with reduced gate resistance can be formed.

〔発明の効果〕 以上説明したように本発明は、フォトレジスト膜に、
幅寸法の大きな上部窓と、この上部窓の底部に設けた幅
寸法の小さな下部窓を開設し、これら窓に対してドレイ
ン側の斜め方向からゲート金属を蒸着してゲート電極を
形成しているので、平坦なフォトレジスト膜に対して窓
を高精度に開設することが容易なことから、ソース側に
偏倚したゲート抵抗の低いゲート電極を高精度に製造す
ることができる。
[Effect of the Invention] As described above, the present invention provides a photoresist film
An upper window having a large width and a lower window having a small width provided at the bottom of the upper window are opened, and a gate metal is deposited on these windows from an oblique direction on the drain side to form a gate electrode. Therefore, since it is easy to open a window with high precision with respect to a flat photoresist film, a gate electrode with a low gate resistance biased toward the source side can be manufactured with high precision.

また、本発明では酸化膜に設ける窓はフォトレジスト
膜の窓よりも拡幅状態に形成し、リセスはその酸化膜の
窓よりも拡幅状態に形成されるので、フォトレジスト膜
の窓の幅寸法に対してリセスの幅寸法を十分大きく形成
でき、フォトレジスト膜の窓を透して形成するゲート電
極がリセスの端部や側面に形成されることがなく、半導
体装置の特性が低下することを防止する。
In the present invention, the window provided in the oxide film is formed to be wider than the window of the photoresist film, and the recess is formed to be wider than the window of the oxide film. On the other hand, the width of the recess can be made sufficiently large, and the gate electrode formed through the window of the photoresist film is not formed on the end or side of the recess, preventing the characteristics of the semiconductor device from deteriorating. I do.

【図面の簡単な説明】[Brief description of the drawings]

第1図(a)ないし(d)は本発明の第1実施例を製造
工程順に示す断面図、第2図(a)ないし(d)は本発
明の第2実施例を製造工程順に示す断面図、第3図
(a)ないし(e)は従来の製造方法の一例を工程順に
示す断面図である。 1……GaAs基板、2……活性層、2A……n-AlGaAs層、2B
……n+GaAs層、3……酸化膜、4……ソース電極、5…
…ドレイン電極、6……フォトレジスト膜、7……窓、
8……リセス、9……アルミニウム、9A……ゲート電
極、11……半導体基板、12……活性層、13……シリコン
酸化膜、14……ソース電極、15……ドレイン電極、16…
…シリコン窒化膜、17……リセス、18……ゲート電極。
1 (a) to 1 (d) are cross-sectional views showing a first embodiment of the present invention in the order of manufacturing steps, and FIGS. 2 (a) to 2 (d) are cross-sectional views showing a second embodiment of the present invention in the order of manufacturing steps. FIGS. 3A to 3E are cross-sectional views showing an example of a conventional manufacturing method in the order of steps. 1 ... GaAs substrate, 2 ... Active layer, 2A ... n - AlGaAs layer, 2B
... n + GaAs layer, 3 ... oxide film, 4 ... source electrode, 5 ...
... Drain electrode, 6 ... Photoresist film, 7 ... Window,
8 ... recess, 9 ... aluminum, 9A ... gate electrode, 11 ... semiconductor substrate, 12 ... active layer, 13 ... silicon oxide film, 14 ... source electrode, 15 ... drain electrode, 16 ...
... silicon nitride film, 17 ... recess, 18 ... gate electrode.

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/338 H01L 21/28 H01L 29/812 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 21/338 H01L 21/28 H01L 29/812

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】半導体基板上に酸化膜を形成する工程と、
前記酸化膜上にフォトレジスト膜を形成し、かつ前記フ
ォトレジスト膜に窓を開設する工程と、前記フォトレジ
スト膜の窓を通して前記酸化膜を前記窓よりも拡幅状態
にエッチングする工程と、前記酸化膜の窓を通して半導
体基板をエッチングして前記酸化膜の窓よりも拡幅され
たリセスを形成する工程と、前記フォトレジスト膜の窓
に対してドレイン側の斜め方向から金属を蒸着して前記
リセスのソース側の位置にゲート電極を形成する工程と
を含み、前記フォトレジスト膜の窓は、幅寸法の大きな
断面形状がテーパ状をした上部窓と、前記上部窓の底部
に設けた当該底部よりも幅寸法の小さな下部窓とで構成
し、前記下部窓を含む前記上部窓の底部上にまでゲート
用金属を蒸着してマッシュルーム構造の前記ゲート電極
を形成することを特徴とする半導体装置の製造方法。
A step of forming an oxide film on a semiconductor substrate;
Forming a photoresist film on the oxide film and opening a window in the photoresist film; etching the oxide film through a window of the photoresist film to a wider state than the window; Etching a semiconductor substrate through a film window to form a recess wider than the oxide film window; and depositing a metal from an oblique direction on the drain side with respect to the photoresist film window to form the recess. Forming a gate electrode at a position on the source side, wherein the window of the photoresist film is larger than a top window having a tapered tapered cross section with a large width dimension, and a bottom provided at the bottom of the top window. A lower window having a small width dimension, and forming a gate electrode having a mushroom structure by depositing a gate metal on the bottom of the upper window including the lower window. The method of manufacturing a semiconductor device according to symptoms.
JP2173038A 1990-06-30 1990-06-30 Method for manufacturing semiconductor device Expired - Lifetime JP3035994B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2173038A JP3035994B2 (en) 1990-06-30 1990-06-30 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2173038A JP3035994B2 (en) 1990-06-30 1990-06-30 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH0462938A JPH0462938A (en) 1992-02-27
JP3035994B2 true JP3035994B2 (en) 2000-04-24

Family

ID=15953054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2173038A Expired - Lifetime JP3035994B2 (en) 1990-06-30 1990-06-30 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3035994B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008098400A (en) * 2006-10-12 2008-04-24 Mitsubishi Electric Corp Field effect transistor, and its manufacturing method
US10312175B1 (en) * 2017-04-10 2019-06-04 The United States Of America, As Represented By The Secretary Of The Navy Diamond air bridge for thermal management of high power devices

Also Published As

Publication number Publication date
JPH0462938A (en) 1992-02-27

Similar Documents

Publication Publication Date Title
US5288654A (en) Method of making a mushroom-shaped gate electrode of semiconductor device
JP2778600B2 (en) Method for manufacturing semiconductor device
US4694564A (en) Method for the manufacture of a Schottky gate field effect transistor
JP2735718B2 (en) Compound semiconductor device and method of manufacturing the same
JP3035994B2 (en) Method for manufacturing semiconductor device
US4700455A (en) Method of fabricating Schottky gate-type GaAs field effect transistor
JPH02140942A (en) Manufacture of semiconductor device
JP2912635B2 (en) Semiconductor device
JPH0828380B2 (en) Method for manufacturing semiconductor device
JP3144089B2 (en) Method for manufacturing field effect transistor
JPH04236423A (en) Manufacture of semiconductor device
JPS61121367A (en) Manufacture of semiconductor device
JP2655497B2 (en) Method for manufacturing semiconductor device
JP2798041B2 (en) Method for manufacturing semiconductor device
JP3235548B2 (en) Method for manufacturing semiconductor device
JPH03145738A (en) Formation of gate electrode
JPH05275455A (en) Semiconductor device and its manufacture
JPH05198598A (en) Compound semiconductor device and manufacture thereof
JP3063296B2 (en) Field effect transistor
JP2607310B2 (en) Method for manufacturing field effect transistor
JP3183251B2 (en) Method for manufacturing semiconductor device
JPH0831844A (en) Fabrication of semiconductor device
JPH04162635A (en) Manufacture of semiconductor device
JPH05275457A (en) Semiconductor device and its manufacture
JPH05275456A (en) Semiconductor device and its manufacture