JP3034516B1 - 物理乱数発生装置 - Google Patents
物理乱数発生装置Info
- Publication number
- JP3034516B1 JP3034516B1 JP11060783A JP6078399A JP3034516B1 JP 3034516 B1 JP3034516 B1 JP 3034516B1 JP 11060783 A JP11060783 A JP 11060783A JP 6078399 A JP6078399 A JP 6078399A JP 3034516 B1 JP3034516 B1 JP 3034516B1
- Authority
- JP
- Japan
- Prior art keywords
- random number
- bit
- number table
- bits
- noise signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
一様乱数として良好な特性を有する物理乱数を発生させ
ることができる物理乱数発生装置を提供する。 【解決手段】ノイズ源101から出力されるノイズ信号
102を交流結合により直流分を除去しつつ増幅するA
C結合増幅器103と、AC結合増幅器により増幅され
た増幅ノイズ信号104を量子化するA/D変換器10
5と、A/D変換器105により変換されたディジタル
値を構成する下位Nビットと、予め与えられたNビット
の一様乱数表112より順次取り出された数値との排他
的論理和を求めてNビットの乱数データを出力する補正
処理器110とを備える。
Description
に係り、更に詳しくは汎用のコンピュータからパソコン
やゲーム機のような民生レベルまで幅広い分野へ適用さ
れる物理乱数発生装置に関する。
利用して作成された乱数のことを言い、代表的なランダ
ム現象としては放射線の発生や熱雑音等が挙げられる。
従来の物理乱数発生装置では、ノイズ源として放射線や
熱雑音を用い、ノイズ源から発生されるランダム・パル
スの発生間隔または発生頻度を測定している。
を何度も測定して作成された測定値の頻度分布は、平均
N、標準偏差N1/2 の正規分布に近似する。即ち、10
0回の測定を行った場合、平均的にはそのうちの99回
はN±3N1/2 の範囲の何れかの値になる。測定値の頻
度分布は正規分布なので、このまま正規分布乱数として
用いることができる。ただし、一様乱数から種々の分布
の乱数に変換することができ、一般には分布が一様なほ
うが便利なことが多いため、正規分布を一様乱数に変換
する必要がある。そこで、従来装置では正規分布から一
様乱数を得るために、計数結果の最下位桁の値だけを用
いて頻度分布形状に依存しない乱数を生成している。さ
らに、得られた計数値の最下位桁として1ビットの値を
用いることにより、計測結果を偶数または奇数の2通り
に分類することができ、Nが十分に大きければ各々の発
生頻度は理想的には50%になり、一様乱数として品質
が向上する。
子雪崩れ効果によって生じる熱雑音が正規性白色ノイズ
であることが知られている。このノイズ信号を増幅した
後、数ビット以上のA/D変換器により量子化し、その
最下位桁ビットのみに注目した場合、「1」と「0」の
発生頻度は理想的には50%になることから、これを1
ビットの一様乱数として用いることも行われている。
ータ発生回路を複数個用意することにより、多ビットの
乱数データを生成している。このような従来技術は、例
えば石田正次の「モンテカルロ法と乱数」(科学基礎論
研究17.2.29(1965))、あるいは特開平7
−273613号公報、特開平9−97170号公報
(出願人ニコー電子)、等に記載されている。
一様な物理乱数発生方法においては、計数ノイズ信号か
ら乱数データを得るためにはN(100〜200)個の
ノイズ信号を計数しなければならいため、1個の乱数を
発生するために多くの時間が必要になるという課題があ
った。
発生できる乱数データは1ビットのため、例えば計算機
が扱う最少単位であるバイト単位の乱数データを発生す
るためには、8つの互いに相関のないノイズ源と8系統
の乱数発生回路が必要になる。これは装置の小型化・低
価格化を実現するために解決されるべき課題であった。
子化し、その最下位桁の1ビットのみを用いた場合で
も、A/D変換器固有の微分非直線性の影響によって
「1」と「0」の発生頻度は厳密には50%ずつとはな
らず、長期的に見た場合に発生数の差が顕在化するとい
う課題があった。
れたものであり、物理乱数の発生速度を向上できるとと
もに、一様乱数として良好な特性を有する物理乱数を発
生させることができ、さらには汎用のコンピュータから
パソコンやゲーム機のような民生レベルまで幅広い分野
へ適用できるようにした物理乱数発生装置を提供するこ
とを目的とする。
め、本発明の請求項1記載の物理乱数発生装置は、ノイ
ズ信号を出力するノイズ源と、前記ノイズ信号を交流結
合により直流分を除去しつつ増幅するAC結合増幅手段
と、前記AC結合増幅手段により増幅された増幅ノイズ
信号を量子化するA/D変換手段と、前記A/D変換手
段により変換されたディジタル値を構成する下位Nビッ
トと、予め与えられたNビットの一様乱数表より順次取
り出された数値との排他的論理和を求めてNビットの乱
数データを出力する補正処理手段とを具備することを特
徴とするものである。
1ビットに注目し、その値が「1」となる確率をPx
1、「0」となる確率をPx0とする。また、一様乱数
表で与えた乱数の該当するビットが「1」となる確率を
Pr1、「0」となる確率をPr0とする。このとき、
A/D変換後のディジタル値と一様乱数表で与えた乱数
との排他的論理和が「1」となる確率P1、「0」とな
る確率P0はそれぞれ P1=Px0*Pr1+Px1*Pr0 P0=Px0*Pr0+Px1*Pr1 となる。
Pr0=Pr1=0.5であれば、P1=P0=(Px
0+Px1)*0.5=0.5となり、A/D変換器の
微分非直線性のためにPx0≠Px1≠0.5であった
としても、一様乱数との排他的論理和により補正された
後の乱数の一様性が保証される。
直流成分が除去された増幅信号をA/D変換することに
より、変換後のディジタル値の各ビットはそのままビッ
ト単位の乱数データに利用することができるため、1個
の乱数を発生させるのに必要な時間を極めて短くするこ
とができる。また、多数のノイズ源を用いる必要がなく
なることからノイズ源及び乱数発生処理回路を簡素化す
ることができ、ひいては物理乱数発生装置の低価格化に
も寄与する。また、予め与えた一様乱数との簡単な論理
演算処理により、長期的にも安定した一様乱数としての
品質を保証することができる。
装置は、ノイズ信号を出力するノイズ源と、前記ノイズ
信号を交流結合により直流分を除去しつつ増幅するAC
結合増幅手段と、前記AC結合増幅手段により増幅され
た増幅ノイズ信号を量子化するA/D変換手段と、前記
A/D変換手段により量子化されたディジタル値を構成
する下位m×Nビットの各Nビットと、予め与えられた
Nビットの一様乱数表より順次取り出された数値との排
他的論理和を求めてm×Nビットの乱数データを出力す
る補正処理手段とを具備することを特徴とするものであ
る。
間の短縮化とノイズ源及び乱数発生処理回路の簡素化、
さらに、一様乱数表を用いた補正による長期的に安定し
た一様乱数としての品質の点において請求項1記載の発
明と同様な作用効果が得られる他、m×Nビットの乱数
をNビットの一様乱数表一つを用いて生成することによ
り、乱数表のサイズ2m 分の1のオーダーで小さくする
ことができ、乱数発生処理回路の規模を小さくすること
ができる。
装置は、ノイズ信号を出力するノイズ源と、前記ノイズ
信号を交流結合により直流分を除去しつつ増幅するAC
結合増幅手段と、前記AC結合増幅手段により増幅され
た増幅ノイズ信号を量子化するA/D変換手段と、前記
A/D変換手段により量子化されたディジタル値を構成
する下位m×Nビットの各Nビットと、予め与えられた
Nビットの一様乱数表より順次取り出されたm個の異な
る数値との排他的論理和を求めてm×Nビットの乱数デ
ータを出力する補正処理手段とを具備することを特徴と
するものである。
間の短縮化とノイズ源及び乱数発生処理回路の簡素化の
点において請求項1または2記載の発明と同様な作用効
果が得られる他、m個に分割したディジタル値の各々に
対して異なる数値を一様乱数表から取り出して補正に用
いることにより、例えばA/D変換器の特性によりm個
のNビット間に相関があるような場合にも、補正後の乱
数の一様性を向上することができる。
3記載の発明におけるNビットの一様乱数表が、m個の
Nビットの各々に対して1つずつ個別に与えられてなる
ことを特徴とするものである。
間の短縮化とノイズ源及び乱数発生処理回路の簡素化、
さらに、一様乱数表を用いた補正による長期的に安定し
た一様乱数としての品質の点において請求項1乃至3記
載の発明と同様な作用効果が得られる他、一つの一様乱
数表から異なるm個の数値を取り出す請求項3記載の乱
数発生装置に対して乱数表の数は増すものの異なる数値
を取り出す処理が簡略化され、補正に要する処理時間の
短縮化が期待される。
乃至4記載のいずれかの物理乱数発生装置において予め
与えるNビットの一様乱数表を、「0」から「2N −
1」までの数値を1つずつ含む「2N 」個の数値から構
成し、「2N 」個の数値を取り出す度に表中の少なくと
も2箇所以上の数値を相互に入れ替えることを特徴とす
るものである。
行った後の発生乱数が一様であるためには、表から取り
出して使用するNビットの数値の任意のビットが「1」
となる確率Pr1と「0」となる確率Pr0が等しいこ
とが必要である。このためには乱数表を、「0」から
「2N −1」までの数値を1つずつ含むちょうど
「2N」個の数値から構成すれば、最少のNビット一様
乱数表とすることができる。
間の短縮化とノイズ源及び乱数発生処理回路の簡素化の
点において請求項1乃至4記載の発明と同様な作用効果
が得られる他、一様乱数表の数値を一巡して使い切る度
に数値の順序を並べ替えることにより新たな乱数表が構
成されることになり、補正後の乱数の一様性向上が期待
される。
乃至4記載のいすれかの物理乱数発生装置において予め
与えるNビットの一様乱数表を、「0」から「2N −
1」までの数値を少なくとも1つずつ含む素数個の数値
から構成することを特徴とするものである。
おいては、一つの一様乱数表から順次m個の数値を取り
出し、m個のNビットデータの補正に用いている。この
ため、一つのNビットデータに注目すると、乱数表の数
値をm個に1個の割合でしか補正に用いないこととな
る。例えば、今仮にN=4、m=2とし、一様乱数表を
「0」から「2N −1」=15までの数値を1つずつ含
むちょうど「2N 」=16個の数値から構成した場合、
2つのNビットデータの補正には常に同じ8個の数値し
か使われず、一様化される保証はない。この例の場合、
本発明では例えば「0」から「15」までの数値を少な
くとも1つずつ含む17個の数値で乱数表を構成するこ
とにより、これらの全てを補正に用いることができる。
間の短縮化とノイズ源及び乱数発生処理回路の簡素化の
点において請求項1乃至4記載の発明と同様な作用効果
が得られる他、一様乱数表の数値を漏れなく使いきるこ
とが可能となり、補正後の乱数の一様性向上が期待さ
れ、また、乱数表を一つだけ用意すれば良いことから、
乱数発生処理回路を簡素化することができる。
乃至4記載のいずれかの物理乱数発生装置において、N
ビットの一様乱数表より順次取り出した数値とm×Nビ
ットのディジタルデータの各Nビットとの排他的論理和
を求めたm個の結果を並べ替えて、合成されたm×Nビ
ットの乱数データを出力することを特徴とするものであ
る。
間の短縮化とノイズ源及び乱数発生処理回路の簡素化の
点において請求項2乃至4記載の発明と同様な作用効果
が得られる他、一様乱数表を用いて排他的論理和を求め
た後のm個のNビットデータをNビット単位でさらに並
べ替えることにより、補正後の乱数の一様性向上が期待
される。
項7記載の物理乱数発生装置におけるm個の排他的論理
和の並べ替えを、一様乱数表の全ての数値を取り出し終
わる度に1つずつ順位をずらすことにより行うことを特
徴とするものである。
ディジタルデータの最下位から順にm個のNビットデー
タをN1 ,N2 ,・・・ ,Nm とすると、本発明において
は、一様乱数表との排他的論理和を求めた後のm×Nビ
ットを、初めは(N1 ,N2,・・・ ,Nm )の順序で合
成して出力し、次には(N2 ,N3 ,・・・ ,Nm ,
N1 )、あるいは(Nm ,N1 ,N2 ,・・・ ,Nm-1 )
のように順位をずらして合成して出力する。
間の短縮化とノイズ源及び乱数発生処理回路の簡素化の
点において請求項2乃至4記載の発明と同様な作用効果
が得られる他、一様乱数表を用いて排他的論理和を求め
た後のm個のNビットデータを簡単な処理によって並べ
替えることにより、補正後の乱数の一様性向上が期待さ
れる。
求項7記載の物理乱数発生装置におけるm個の排他的論
理和の並べ替えを、一様乱数表の全ての数値を取り出し
終わる度にm個中の少なくとも2個以上の順位を入れ替
えることを特徴とするものである。
間の短縮化とノイズ源及び乱数発生処理回路の簡素化の
点において請求項2乃至4記載の発明と同様な作用効果
が得られる他、一様乱数表を用いて排他的論理和を求め
た後のm個のNビットデータをランダムに入れ替えるこ
とにより、補正後の乱数の一様性向上が期待される。
基づいて説明する。
発生装置の全体的な構成を示す。
発生装置は、ノイズ源101と、ノイズ源101から出
力されるノイズ信号102を交流結合により直流分を除
去しつつ増幅するAC結合増幅器103と、前記AC結
合増幅器103により増幅された増幅ノイズ信号104
を量子化するA/D変換器105と、乱数品質の補正に
用いる補正用データ106を出力する補正信号発生器1
07と、前記A/D変換器105により変換されたディ
ジタル値108と前記補正信号発生器107から出力さ
れる補正用データ106を入力して品質の補正を行った
乱数データ109を出力する補正処理器110から構成
されている。
7及び補正処理器110の構成を示す。補正信号発生器
107は、Nビットの一様乱数データ111が格納され
た一様乱数表112と、前記乱数表112からNビット
の補正用データ106を図示しない制御装置の指令によ
り選択して出力するスイッチ113とから構成されてい
る。補正処理器110は論理演算器114からなる。
終了する度に、図示しない制御装置からの指令によりA
/D変換器105の出力であるディジタル値108の下
位Nビット115が取り出されて論理演算器114に入
力される。論理演算器114では、そのNビットデータ
と、スイッチ113で選択された補正用データ106と
の排他的論理和が求められ、これにより求められた結果
がNビットの乱数データ109として出力される。
が除去された増幅信号をA/D変換することにより、変
換後のディジタル値の各ビットをそのままビット単位の
乱数データに利用するようにしたので、1個の乱数を発
生させるのに必要な時間を極めて短くすることができ
る。また、多数のノイズ源を用いる必要がなくなるため
ノイズ源及び乱数発生処理回路を簡素化することができ
る。また、予め表で与えた一様性の保証された乱数との
排他的論理和を求めた結果を乱数データとするため、簡
単な処理回路で長期的にも安定した一様乱数としての品
質が保証される。
2の実施形態を図3を用いて説明する。
発生装置において、図1に示した補正処理器110はm
(本例ではm=2)個の論理演算器114から構成され
る点に特徴がある。
終了する度に、図示しない制御装置からの指令によりA
/D変換器105の出力であるディジタル値108の下
位m×Nビットがm個のNビットデータ201に分割さ
れて論理演算器114にそれぞれ入力される。m個の論
理演算器114ではそれぞれ、入力されたNビットデー
タ201と一様乱数表112よりスイッチ113で選択
されたNビットの補正用データ106との排他的論理和
が求められ、この結果としてm×Nビットの乱数データ
109が得られる。
化とノイズ源及び乱数発生処理回路の簡素化、さらに、
一様乱数表を用いた補正による長期的に安定した一様乱
数としての品質の点において第1の実施の形態と同様な
作用効果が得られる他、m×Nビットの乱数をNビット
の一様乱数表一つを用いて生成するようにしたことによ
り、乱数表のサイズを2m 分の1のオーダーで小さくす
ることができ、乱数発生処理回路の規模を小さくするこ
とができる。なお、分割数mは2には限らない。
3の実施形態を図4を用いて説明する。
発生装置において、図1に示した補正信号発生器107
は、Nビットの一様乱数データ111が格納された一様
乱数表112と、前記一様乱数表112からm個の異な
る補正用Nビットデータ1061 〜106m を図示しな
い制御装置の指令により選択して出力するm個選択スイ
ッチ301とから構成されている。図1に示した補正処
理器110は、第2の実施形態と同様にm個の論理演算
器114からなる。
D変換が終了する度に、図示しない制御装置からの指令
によりA/D変換器105の出力であるディジタル値1
08の下位m×NビットがNビット単位でm個に分割さ
れて論理演算器114にそれぞれ入力される。m個の論
理演算器114ではそれぞれ、入力されたNビットデー
タ201と前記m個選択スイッチ301で選択された補
正用Nビットデータ1061 〜106m との排他的論理
和が求められ、この結果としてm×Nビットの乱数デー
タ109が得られる。
化とノイズ源及び乱数発生処理回路の簡素化の点におい
て第1または第2の実施の形態と同様な作用効果が得ら
れる他、m個に分割したディジタル値の各々に対して異
なる数値を一様乱数表から取り出して補正に用いるよう
にしたことにより、例えばA/D変換器の特性によりm
個のNビット間に相関があるような場合にも、補正後の
乱数の一様性を向上することができる。なお、本実施形
態においても、分割mは2には限らない。
4の実施形態を図5を用いて説明する。
号発生器107は、Nビットの一様乱数データ111が
それぞれ異なる順序で格納されたm個の一様乱数表11
21〜112m と、一様乱数表1121 〜112m から
それぞれ補正用Nビットデータ1061 〜106m を図
示しない制御装置からの指令により順次選択して出力す
るm個選択スイッチ1131 〜113m とから構成され
ている。また、図1に示した補正処理器110はm個の
論理演算器114からなる。
終了する度に、図示しない制御装置からの指令によりA
/D変換器105の出力であるディジタル値108の下
位m×NビットがNビット単位でm個に分割されてそれ
ぞれ論理演算器114に入力される。m個の論理演算器
114ではそれぞれ、入力されたNビットデータ201
と前記m個の選択スイッチ1131 〜113m から出力
された補正用Nビットデータ1061 〜106m との排
他的論理和が求められ、この結果としてm×Nビットの
乱数データ109が得られる。
化とノイズ源及び乱数発生処理回路の簡素化の点におい
て第1乃至第3の実施形態と同様な作用効果が得られる
他、m個のNビットデータに対してそれぞれ異なる一様
乱数表を用意したことにより、補正用データを取り出す
処理が簡略化され、補正に要する処理時間の短縮化が期
待される。なお、本実施形態においても、分割mは2に
は限らない。
5の実施形態を図6を用いて説明する。
号発生器107を構成するNビットの一様乱数表112
は「0」から「2N −1」までの数値を1つずつ含む
「2N」個の数値から構成されている。入替器502
は、「2N 」個の数値を取り出し終える度に、2個選択
スイッチ501により選択された少なくとも2箇所以上
の数値を相互に入れ替える処理を行う。
数データ109として出力したNビットのデータを2つ
保存しておき、この値を例えばN1 、Nm とすると、2
個選択スイッチ501は一様乱数表112に格納されて
いるN1 番目の数値RN1と、Nm 番目の数値RNmとを選
択して入替器502に送る。入替器502はこの2つの
値を入れ替えたものを2個選択スイッチ502を経由し
て一様乱数表112を書き換える。
乱数データ109を用いて選択したが、A/D変換器1
05の出力108のNビットを用いて選択することも可
能である。また、一様乱数表112の入れ替えのための
乱数表を別途与えておくことも可能である。なお、一様
乱数表112の数値の入れ替えは2箇所とは限らない。
2箇所以上の場合、図6の2個選択スイッチ501は該
当する個数の選択スイッチとなり、複数のNビットデー
タに基づく選択を行う。また、入れ替えは一様乱数表か
らの数値の取り出しが一巡する都度行う必要はなく、数
巡に一度あるいは任意の指定点数だけ乱数データを出力
する都度に行うことも可能である。
間の短縮化とノイズ源及び乱数発生処理回路の簡素化の
点において第1乃至第4の実施の形態と同様な作用効果
が得られる他、入れ替えによって新たに生成された一様
乱数表の数値を、次に入れ替えを行う前に全て使うよう
にしたため、補正後の乱数の一様性向上が期待される。
また、乱数表を一つだけ用意すれば良いことから、乱数
発生処理回路を簡素化することができる。
6の実施形態を図7を用いて説明する。
するNビットの一様乱数表112は「0」から「2N −
1」までの数値を少なくとも1つずつ含む素数個の数値
から構成される。
なく順次取り出して補正に使用する場合、図7(a)に
示すように、「2N 」個の数値により構成される一様乱
数表112から2つの補正用Nビットデータを2個選択
スイッチ301により順次取り出すと、一方に取り出さ
れる補正用データ1061 または1062 にはそれぞれ
全体の半分の数値しか使われないこととなる。これに対
して、本実施形態では、図7(b)に示すように
「2N 」個より大きな素数個の数値により一様乱数表1
12が構成されているため、2個選択スイッチ301に
より順次取り出される補正用データ1061 または10
62 には、保存されている全ての数値が現れる。
「2N 」個より大きな個数の数値を用いるために厳密に
は一様性が低下するが、ビット数Nがある程度大きい場
合にはその効果は小さい。
化とノイズ源及び乱数発生処理回路の簡素化の点におい
て第1乃至第4の実施形態と同様な作用効果が得られる
他、一つの一様乱数表112の数値を入れ替えることな
く全て使いきることができるため、乱数発生処理回路の
簡素化と、補正後の乱数の一様性向上が期待される。
7の実施形態を図8を用いて説明する。
るm個の論理演算器1141 〜104m によりNビット
毎に求められた排他的論理和のm個の結果を入替器70
1により並べ替え、この並び替えられた後のm×Nビッ
トデータ(N1 ,N2 ,・・・,Nm )を乱数データとし
て出力するように構成されたものである。
化とノイズ源及び乱数発生処理回路の簡素化の点におい
て第2乃至第4の実施形態と同様な作用効果が得られる
他、一様乱数表を用いて排他的論理和を求めた後のm個
のNビットデータをさらに並べ替えて出力するため、補
正後の乱数の一様性向上が期待される。
8の実施形態を図9を用いて説明する。
の動作に特徴がある。すなわち、本実施形態の入替器7
01は、Nビットの一様乱数表の全ての数値の取り出し
が一巡した時点で、m個の論理演算器1141 〜114
4 の出力である4×Nビットデータ(N1 ,N2 ,
N3 ,N4 )を下位の方向(右)にNビット分シフトさ
せるとともに、最下位にあったNビットデータN1 を最
上位に移す。次に一様乱数表からの数値の取り出しが一
巡する間は、この順序(N2 ,N3 ,N4 ,N1 )に従
って論理演算器1141 〜1144 の出力を入れ換えて
出力する。さらに、入替器701は、次に一様乱数表か
らの数値の取り出しが一巡した時点で、再び下位方向の
Nビット分のシフトを行い、その順序(N3 ,N4 ,N
1 ,N2 )に従って論理演算器1141 〜1144 の出
力の入れ替えを行う。以降、この動作を繰り返す。
位方向(右)にシフトする場合を示したが、上位方向
(左)にシフトする構成も可能である。また、入れ替え
は一様乱数表からの数値の取り出しが一巡する都度行う
必要はなく、数巡に一度あるいは任意の指定点数だけ乱
数データを出力する都度に行うことも可能である。
間の短縮化とノイズ源及び乱数発生処理回路の簡素化の
点において第2乃至第4の実施形態と同様な作用効果が
得られる他、一様乱数表を用いて排他的論理和を求めた
後のm個のNビットデータの並べ替えを簡単な処理によ
って行うことにより、補正後の乱数の一様性向上が期待
される。
9の実施形態を図10を用いて説明する。
入替器701の動作に特徴をもつ。本実施形態の入替器
701は、Nビットの一様乱数表の全ての数値の取り出
しが一巡した時点で、m=4個の論理演算器1141 〜
1144 の出力である4×Nビットデータ(N1 ,
N2 ,N3 ,N4 )のうち2つのNビットデータを制御
装置より与えられた2つの順序指定信号Y1、Y2に基
づいて相互に入れ替える2個入れ替えスイッチ901か
ら構成されている。図10では、順序指定信号902と
してY1=1,Y2=3が与えられたことで、m=4個
の論理演算器1141 〜1144 から出力された4×N
ビットデータ(N1 ,N2 ,N3 ,N4 )のうちのN1
とN3 の各Nビットデータの入れ替えが行われた例が示
されている。
2つの順序指定信号902は、例えば「1」から「m」
の値を不規則な順序で1つずつ含むm値の表を用意して
おき、この表から2つずつ値を読み出すことによって得
られる。あるいはmをk≦Nなる「2のk乗」の値とし
て定義し、図6に示したように乱数データ109を構成
する2つのNビットデータからそれぞれkビットの値を
取り出し、これらにそれぞれ「1」を加えた2つの値を
2つの順序指定信号902として用いるようにしてもよ
い。
は、一様乱数表からの数値の取り出しが一巡する都度行
う必要はなく、数巡に一度あるいは任意の指定点数だけ
乱数データを出力する都度に行うことも可能である。
化とノイズ源及び乱数発生処理回路の簡素化の点におい
て第2乃至第4の実施形態と同様な作用効果が得られる
他、一様乱数表を用いて排他的論理和を求めた後のm個
のNビットデータをランダムに入れ替えることにより、
補正後の乱数の一様性向上が期待される。
したが、本発明は上記の各実施形態に限定されるもので
なく、その趣旨を逸脱しない範囲で種々に変形すること
が可能である。例えば、前記各実施形態では1つのノイ
ズ源から出力されるノイズ信号をAC結合増幅器により
増幅後にA/D変換して得られるディジタル値の下位m
×Nビットをm個のNビットデータとして分割して取り
出す構成を示したが、m個の異なるノイズ源から同様に
して得られるディジタル値の下位Nビットを取り出す構
成とすることも可能である。また、A/D変換器の出力
を計算機に取り込み、補正信号発生器及び補正処理器に
よる処理を全てソフトウェアにより行うことも可能であ
る。
生装置によれば、ノイズ源の出力するノイズ信号のみを
増幅しA/D変換したディジタル値の各ビットを用い、
予め与えた一様乱数との簡単な論理演算処理を行った結
果を乱数データとして出力することにより、物理乱数発
生速度を向上するとともに、一様乱数として良質な特性
を有する物理乱数を提供し、汎用のコンピュータからパ
ソコンやゲーム機のような民生レベルまで幅広い分野へ
適用し得る物理乱数発生装置を提供することができる。
装置の構成例を示すブロック図。
信号発生器と補正処理器の内部構成例を示す図。
装置における補正信号発生器と補正処理器の内部構成例
を示すブロック図。
装置における補正信号発生器と補正処理器の内部構成例
を示すブロック図。
装置における補正信号発生器と補正処理器の内部構成例
を示すブロック図。
装置における一様乱数表を入れ替える機構の内部構成例
を示すブロック図。
装置における補正信号発生器の内部構成例とその動作を
示す図。
装置における補正処理器の内部構成例を示すブロック
図。
装置における補正処理器の動作を示す図。
生装置における補正処理器の動作を示す図。
Claims (9)
- 【請求項1】 ノイズ信号を出力するノイズ源と、 前記ノイズ信号を交流結合により直流分を除去しつつ増
幅するAC結合増幅手段と、 前記AC結合増幅手段により増幅された増幅ノイズ信号
を量子化するA/D変換手段と、 前記A/D変換手段により変換されたディジタル値を構
成する下位Nビットと、予め与えられたNビットの一様
乱数表より順次取り出された数値との排他的論理和を求
めてNビットの乱数データを出力する補正処理手段とを
具備することを特徴とする物理乱数発生装置。 - 【請求項2】 ノイズ信号を出力するノイズ源と、 前記ノイズ信号を交流結合により直流分を除去しつつ増
幅するAC結合増幅手段と、 前記AC結合増幅手段により増幅された増幅ノイズ信号
を量子化するA/D変換手段と、 前記A/D変換手段により量子化されたディジタル値を
構成する下位m×Nビットの各Nビットと、予め与えら
れたNビットの一様乱数表より順次取り出された数値と
の排他的論理和を求めてm×Nビットの乱数データを出
力する補正処理手段とを具備することを特徴とする物理
乱数発生装置。 - 【請求項3】 ノイズ信号を出力するノイズ源と、 前記ノイズ信号を交流結合により直流分を除去しつつ増
幅するAC結合増幅手段と、 前記AC結合増幅手段により増幅された増幅ノイズ信号
を量子化するA/D変換手段と、 前記A/D変換手段により量子化されたディジタル値を
構成する下位m×Nビットの各Nビットと、予め与えら
れたNビットの一様乱数表より順次取り出されたm個の
異なる数値との排他的論理和を求めてm×Nビットの乱
数データを出力する補正処理手段とを具備することを特
徴とする物理乱数発生装置。 - 【請求項4】 前記Nビットの一様乱数表は、m個のN
ビットの各々に対して1つずつ個別に与えられることを
特徴とする請求項3記載の物理乱数発生装置。 - 【請求項5】 前記Nビットの一様乱数表は、「0」か
ら「2N −1」までの数値を1つずつ含む「2N 」個の
数値からなり、「2N 」個の数値を取り出す度に前記一
様乱数表中の少なくとも2個以上の数値を相互に入れ替
えることを特徴とする請求項1乃至4記載のいずれかの
物理乱数発生装置。 - 【請求項6】 前記Nビットの一様乱数表は、「0」か
ら「2N −1」までの数値を少なくとも1つずつ含む素
数個の数値からなることを特徴とする請求項1乃至4記
載のいずれかの物理乱数発生装置。 - 【請求項7】 前記Nビットの一様乱数表より順次取り
出された数値と前記m×Nビット中の各Nビットとの排
他的論理和を求めて得られたm個の結果を並べ替えて、
合成されたm×Nビットの乱数データを出力することを
特徴とする請求項2乃至4記載のいずれかの物理乱数発
生装置。 - 【請求項8】 前記m個の排他的論理和の結果の並べ替
えは、前記Nビットの一様乱数表の全ての数値を取り出
し終わる度に1つずつ順位をずらして行われることを特
徴とする請求項7記載の物理乱数発生装置。 - 【請求項9】 前記m個の排他的論理和の結果の並べ替
えは、前記Nビットの一様乱数表の全ての数値を取り出
し終わる度にm個の中の少なくとも2個以上の順位を相
互に入れ替えて行われることを特徴とする請求項7記載
の物理乱数発生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11060783A JP3034516B1 (ja) | 1999-03-08 | 1999-03-08 | 物理乱数発生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11060783A JP3034516B1 (ja) | 1999-03-08 | 1999-03-08 | 物理乱数発生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP3034516B1 true JP3034516B1 (ja) | 2000-04-17 |
JP2000259395A JP2000259395A (ja) | 2000-09-22 |
Family
ID=13152246
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11060783A Expired - Lifetime JP3034516B1 (ja) | 1999-03-08 | 1999-03-08 | 物理乱数発生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3034516B1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101625857B1 (ko) | 2009-03-30 | 2016-05-31 | 시게이트 테크놀로지 엘엘씨 | 난수 생성 장치 및 그 방법 |
US9182943B2 (en) * | 2013-03-08 | 2015-11-10 | Qualcomm Incorporated | Methods and devices for prime number generation |
CN104461457B (zh) * | 2014-12-30 | 2017-04-19 | 成都三零嘉微电子有限公司 | 一种真随机数发生器及其失调补偿控制方法 |
CN112291056B (zh) | 2019-07-25 | 2024-02-23 | 熵码科技股份有限公司 | 加密密钥生成器及传输系统 |
-
1999
- 1999-03-08 JP JP11060783A patent/JP3034516B1/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2000259395A (ja) | 2000-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2937919B2 (ja) | 疑似乱数発生回路 | |
CN103914506B (zh) | 数据检索装置、数据存储方法和数据检索方法 | |
JP3262602B2 (ja) | 辞書ベースのデータ圧縮/圧縮解除システム | |
US6900747B2 (en) | Method of compressing lookup table for reducing memory, non-linear function generating apparatus having lookup table compressed using the method, and non-linear function generating method | |
JP2002190743A (ja) | Umtsにおけるターボ符号化器のインターリーバ及びインターリービングを遂行するための方法 | |
US20040220988A1 (en) | Parameter generation for interleavers | |
JP3034516B1 (ja) | 物理乱数発生装置 | |
US8732686B2 (en) | Generating optimal instruction sequences for bitwise logical expressions | |
JP5241475B2 (ja) | ハッシュ値演算装置及びハッシュ値演算方法及びハッシュ値演算プログラム | |
Wang et al. | On the use of reducible polynomials as random number generators | |
US20060156187A1 (en) | Method and apparatus for multiple polynomial-based random number generation | |
JP2011028312A (ja) | 演算処理装置、その制御方法および演算処理プログラム | |
KR101872329B1 (ko) | 다중 엔트로피 풀 지원 난수 발생기 | |
JPH10197610A (ja) | ノイズ発生装置およびそれを用いた波形生成装置 | |
CN103856211A (zh) | 计数器、计数方法和分频器 | |
JP2014164342A (ja) | 擬似乱数生成回路および擬似乱数生成方法 | |
JP2014222394A (ja) | 半導体記憶装置および乱数発生器 | |
EP0878932A2 (en) | Circuit and method for arbitrarily shifting M-sequence | |
US20060067380A1 (en) | Device and method for generating a pseudorandom sequence of numbers | |
US5945657A (en) | Constant divider | |
US10990355B1 (en) | Aperiodic pseudo-random number generator based on a linear congruential generator | |
KR102191305B1 (ko) | 경량 엔트로피 관리 장치 및 방법 | |
JP2000298577A (ja) | 乱数生成装置 | |
KR100632928B1 (ko) | 모듈라 곱셈장치 | |
JP4140156B2 (ja) | アドレス発生回路、アドレス発生装置およびアドレス発生方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000201 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080218 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130218 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 14 |
|
EXPY | Cancellation because of completion of term |