JP3034516B1 - 物理乱数発生装置 - Google Patents

Abstract

【要約】 【課題】 物理乱数の発生速度を向上できるとともに、
一様乱数として良好な特性を有する物理乱数を発生させ
ることができる物理乱数発生装置を提供する。 【解決手段】ノイズ源１０１から出力されるノイズ信号
１０２を交流結合により直流分を除去しつつ増幅するＡ
Ｃ結合増幅器１０３と、ＡＣ結合増幅器により増幅され
た増幅ノイズ信号１０４を量子化するＡ／Ｄ変換器１０
５と、Ａ／Ｄ変換器１０５により変換されたディジタル
値を構成する下位Ｎビットと、予め与えられたＮビット
の一様乱数表１１２より順次取り出された数値との排他
的論理和を求めてＮビットの乱数データを出力する補正
処理器１１０とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、物理乱数発生装置
に係り、更に詳しくは汎用のコンピュータからパソコン
やゲーム機のような民生レベルまで幅広い分野へ適用さ
れる物理乱数発生装置に関する。

【０００２】

【従来の技術】物理乱数とは、自然界のランダム現象を
利用して作成された乱数のことを言い、代表的なランダ
ム現象としては放射線の発生や熱雑音等が挙げられる。
従来の物理乱数発生装置では、ノイズ源として放射線や
熱雑音を用い、ノイズ源から発生されるランダム・パル
スの発生間隔または発生頻度を測定している。

【０００３】例えば、単位時間当りの放射線の発生個数
を何度も測定して作成された測定値の頻度分布は、平均
Ｎ、標準偏差Ｎ^1/2 の正規分布に近似する。即ち、１０
０回の測定を行った場合、平均的にはそのうちの９９回
はＮ±３Ｎ^1/2 の範囲の何れかの値になる。測定値の頻
度分布は正規分布なので、このまま正規分布乱数として
用いることができる。ただし、一様乱数から種々の分布
の乱数に変換することができ、一般には分布が一様なほ
うが便利なことが多いため、正規分布を一様乱数に変換
する必要がある。そこで、従来装置では正規分布から一
様乱数を得るために、計数結果の最下位桁の値だけを用
いて頻度分布形状に依存しない乱数を生成している。さ
らに、得られた計数値の最下位桁として１ビットの値を
用いることにより、計測結果を偶数または奇数の２通り
に分類することができ、Ｎが十分に大きければ各々の発
生頻度は理想的には５０％になり、一様乱数として品質
が向上する。

【０００４】別の例では、ツェナーダイオードからの電
子雪崩れ効果によって生じる熱雑音が正規性白色ノイズ
であることが知られている。このノイズ信号を増幅した
後、数ビット以上のＡ／Ｄ変換器により量子化し、その
最下位桁ビットのみに注目した場合、「１」と「０」の
発生頻度は理想的には５０％になることから、これを１
ビットの一様乱数として用いることも行われている。

【０００５】従来装置ではこのような１ビットの乱数デ
ータ発生回路を複数個用意することにより、多ビットの
乱数データを生成している。このような従来技術は、例
えば石田正次の「モンテカルロ法と乱数」（科学基礎論
研究１７．２．２９（１９６５））、あるいは特開平７
−２７３６１３号公報、特開平９−９７１７０号公報
（出願人ニコー電子）、等に記載されている。

【０００６】

【発明が解決しようとする課題】しかし、上述の従来の
一様な物理乱数発生方法においては、計数ノイズ信号か
ら乱数データを得るためにはＮ（１００〜２００）個の
ノイズ信号を計数しなければならいため、１個の乱数を
発生するために多くの時間が必要になるという課題があ
った。

【０００７】また、計数結果として１つのノイズ源から
発生できる乱数データは１ビットのため、例えば計算機
が扱う最少単位であるバイト単位の乱数データを発生す
るためには、８つの互いに相関のないノイズ源と８系統
の乱数発生回路が必要になる。これは装置の小型化・低
価格化を実現するために解決されるべき課題であった。

【０００８】また、ノイズ信号をＡ／Ｄ変換器により量
子化し、その最下位桁の１ビットのみを用いた場合で
も、Ａ／Ｄ変換器固有の微分非直線性の影響によって
「１」と「０」の発生頻度は厳密には５０％ずつとはな
らず、長期的に見た場合に発生数の差が顕在化するとい
う課題があった。

【０００９】本発明はかかる従来の事情に対処してなさ
れたものであり、物理乱数の発生速度を向上できるとと
もに、一様乱数として良好な特性を有する物理乱数を発
生させることができ、さらには汎用のコンピュータから
パソコンやゲーム機のような民生レベルまで幅広い分野
へ適用できるようにした物理乱数発生装置を提供するこ
とを目的とする。

【００１０】

【発明を解決するための手段】上記目的を達成するた
め、本発明の請求項１記載の物理乱数発生装置は、ノイ
ズ信号を出力するノイズ源と、前記ノイズ信号を交流結
合により直流分を除去しつつ増幅するＡＣ結合増幅手段
と、前記ＡＣ結合増幅手段により増幅された増幅ノイズ
信号を量子化するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手
段により変換されたディジタル値を構成する下位Ｎビッ
トと、予め与えられたＮビットの一様乱数表より順次取
り出された数値との排他的論理和を求めてＮビットの乱
数データを出力する補正処理手段とを具備することを特
徴とするものである。

【００１１】ここで、変換後のディジタル値を構成する
１ビットに注目し、その値が「１」となる確率をＰｘ
１、「０」となる確率をＰｘ０とする。また、一様乱数
表で与えた乱数の該当するビットが「１」となる確率を
Ｐｒ１、「０」となる確率をＰｒ０とする。このとき、
Ａ／Ｄ変換後のディジタル値と一様乱数表で与えた乱数
との排他的論理和が「１」となる確率Ｐ１、「０」とな
る確率Ｐ０はそれぞれ Ｐ１＝Ｐｘ０＊Ｐｒ１＋Ｐｘ１＊Ｐｒ０ Ｐ０＝Ｐｘ０＊Ｐｒ０＋Ｐｘ１＊Ｐｒ１ となる。

【００１２】したがって、表で与えた乱数が一様、即ち
Ｐｒ０＝Ｐｒ１＝０．５であれば、Ｐ１＝Ｐ０＝（Ｐｘ
０＋Ｐｘ１）＊０．５＝０．５となり、Ａ／Ｄ変換器の
微分非直線性のためにＰｘ０≠Ｐｘ１≠０．５であった
としても、一様乱数との排他的論理和により補正された
後の乱数の一様性が保証される。

【００１３】上記構成の物理乱数発生装置においては、
直流成分が除去された増幅信号をＡ／Ｄ変換することに
より、変換後のディジタル値の各ビットはそのままビッ
ト単位の乱数データに利用することができるため、１個
の乱数を発生させるのに必要な時間を極めて短くするこ
とができる。また、多数のノイズ源を用いる必要がなく
なることからノイズ源及び乱数発生処理回路を簡素化す
ることができ、ひいては物理乱数発生装置の低価格化に
も寄与する。また、予め与えた一様乱数との簡単な論理
演算処理により、長期的にも安定した一様乱数としての
品質を保証することができる。

【００１４】また、請求項２記載の発明の物理乱数発生
装置は、ノイズ信号を出力するノイズ源と、前記ノイズ
信号を交流結合により直流分を除去しつつ増幅するＡＣ
結合増幅手段と、前記ＡＣ結合増幅手段により増幅され
た増幅ノイズ信号を量子化するＡ／Ｄ変換手段と、前記
Ａ／Ｄ変換手段により量子化されたディジタル値を構成
する下位ｍ×Ｎビットの各Ｎビットと、予め与えられた
Ｎビットの一様乱数表より順次取り出された数値との排
他的論理和を求めてｍ×Ｎビットの乱数データを出力す
る補正処理手段とを具備することを特徴とするものであ
る。

【００１５】本発明の物理乱数発生装置は、乱数発生時
間の短縮化とノイズ源及び乱数発生処理回路の簡素化、
さらに、一様乱数表を用いた補正による長期的に安定し
た一様乱数としての品質の点において請求項１記載の発
明と同様な作用効果が得られる他、ｍ×Ｎビットの乱数
をＮビットの一様乱数表一つを用いて生成することによ
り、乱数表のサイズ２^m 分の１のオーダーで小さくする
ことができ、乱数発生処理回路の規模を小さくすること
ができる。

【００１６】また、請求項３記載の発明の物理乱数発生
装置は、ノイズ信号を出力するノイズ源と、前記ノイズ
信号を交流結合により直流分を除去しつつ増幅するＡＣ
結合増幅手段と、前記ＡＣ結合増幅手段により増幅され
た増幅ノイズ信号を量子化するＡ／Ｄ変換手段と、前記
Ａ／Ｄ変換手段により量子化されたディジタル値を構成
する下位ｍ×Ｎビットの各Ｎビットと、予め与えられた
Ｎビットの一様乱数表より順次取り出されたｍ個の異な
る数値との排他的論理和を求めてｍ×Ｎビットの乱数デ
ータを出力する補正処理手段とを具備することを特徴と
するものである。

【００１７】本発明の物理乱数発生装置は、乱数発生時
間の短縮化とノイズ源及び乱数発生処理回路の簡素化の
点において請求項１または２記載の発明と同様な作用効
果が得られる他、ｍ個に分割したディジタル値の各々に
対して異なる数値を一様乱数表から取り出して補正に用
いることにより、例えばＡ／Ｄ変換器の特性によりｍ個
のＮビット間に相関があるような場合にも、補正後の乱
数の一様性を向上することができる。

【００１８】また、請求項４記載の発明は、前記請求項
３記載の発明におけるＮビットの一様乱数表が、ｍ個の
Ｎビットの各々に対して１つずつ個別に与えられてなる
ことを特徴とするものである。

【００１９】本発明の物理乱数発生装置は、乱数発生時
間の短縮化とノイズ源及び乱数発生処理回路の簡素化、
さらに、一様乱数表を用いた補正による長期的に安定し
た一様乱数としての品質の点において請求項１乃至３記
載の発明と同様な作用効果が得られる他、一つの一様乱
数表から異なるｍ個の数値を取り出す請求項３記載の乱
数発生装置に対して乱数表の数は増すものの異なる数値
を取り出す処理が簡略化され、補正に要する処理時間の
短縮化が期待される。

【００２０】また、請求項５記載の発明では、請求項１
乃至４記載のいずれかの物理乱数発生装置において予め
与えるＮビットの一様乱数表を、「０」から「２^N −
１」までの数値を１つずつ含む「２^N 」個の数値から構
成し、「２^N 」個の数値を取り出す度に表中の少なくと
も２箇所以上の数値を相互に入れ替えることを特徴とす
るものである。

【００２１】既に記したように、乱数表を用いて補正を
行った後の発生乱数が一様であるためには、表から取り
出して使用するＮビットの数値の任意のビットが「１」
となる確率Ｐｒ１と「０」となる確率Ｐｒ０が等しいこ
とが必要である。このためには乱数表を、「０」から
「２^N −１」までの数値を１つずつ含むちょうど
「２^N」個の数値から構成すれば、最少のＮビット一様
乱数表とすることができる。

【００２２】本発明の物理乱数発生装置は、乱数発生時
間の短縮化とノイズ源及び乱数発生処理回路の簡素化の
点において請求項１乃至４記載の発明と同様な作用効果
が得られる他、一様乱数表の数値を一巡して使い切る度
に数値の順序を並べ替えることにより新たな乱数表が構
成されることになり、補正後の乱数の一様性向上が期待
される。

【００２３】また、請求項６記載の発明では、請求項１
乃至４記載のいすれかの物理乱数発生装置において予め
与えるＮビットの一様乱数表を、「０」から「２^N −
１」までの数値を少なくとも１つずつ含む素数個の数値
から構成することを特徴とするものである。

【００２４】例えば請求項３記載の物理乱数発生装置に
おいては、一つの一様乱数表から順次ｍ個の数値を取り
出し、ｍ個のＮビットデータの補正に用いている。この
ため、一つのＮビットデータに注目すると、乱数表の数
値をｍ個に１個の割合でしか補正に用いないこととな
る。例えば、今仮にＮ＝４、ｍ＝２とし、一様乱数表を
「０」から「２^N −１」＝１５までの数値を１つずつ含
むちょうど「２^N 」＝１６個の数値から構成した場合、
２つのＮビットデータの補正には常に同じ８個の数値し
か使われず、一様化される保証はない。この例の場合、
本発明では例えば「０」から「１５」までの数値を少な
くとも１つずつ含む１７個の数値で乱数表を構成するこ
とにより、これらの全てを補正に用いることができる。

【００２５】本発明の物理乱数発生装置は、乱数発生時
間の短縮化とノイズ源及び乱数発生処理回路の簡素化の
点において請求項１乃至４記載の発明と同様な作用効果
が得られる他、一様乱数表の数値を漏れなく使いきるこ
とが可能となり、補正後の乱数の一様性向上が期待さ
れ、また、乱数表を一つだけ用意すれば良いことから、
乱数発生処理回路を簡素化することができる。

【００２６】また、請求項７記載の発明では、請求項２
乃至４記載のいずれかの物理乱数発生装置において、Ｎ
ビットの一様乱数表より順次取り出した数値とｍ×Ｎビ
ットのディジタルデータの各Ｎビットとの排他的論理和
を求めたｍ個の結果を並べ替えて、合成されたｍ×Ｎビ
ットの乱数データを出力することを特徴とするものであ
る。

【００２７】本発明の物理乱数発生装置は、乱数発生時
間の短縮化とノイズ源及び乱数発生処理回路の簡素化の
点において請求項２乃至４記載の発明と同様な作用効果
が得られる他、一様乱数表を用いて排他的論理和を求め
た後のｍ個のＮビットデータをＮビット単位でさらに並
べ替えることにより、補正後の乱数の一様性向上が期待
される。

【００２８】また、請求項８記載の発明では、前記請求
項７記載の物理乱数発生装置におけるｍ個の排他的論理
和の並べ替えを、一様乱数表の全ての数値を取り出し終
わる度に１つずつ順位をずらすことにより行うことを特
徴とするものである。

【００２９】即ち、Ａ／Ｄ変換手段により量子化された
ディジタルデータの最下位から順にｍ個のＮビットデー
タをＮ₁ ，Ｎ₂ ，・・・ ，Ｎ_m とすると、本発明において
は、一様乱数表との排他的論理和を求めた後のｍ×Ｎビ
ットを、初めは（Ｎ₁ ，Ｎ₂，・・・ ，Ｎ_m ）の順序で合
成して出力し、次には（Ｎ₂ ，Ｎ₃ ，・・・ ，Ｎ_m ，
Ｎ₁ ）、あるいは（Ｎ_m ，Ｎ₁ ，Ｎ₂ ，・・・ ，Ｎ_m-1 ）
のように順位をずらして合成して出力する。

【００３０】本発明の物理乱数発生装置は、乱数発生時
間の短縮化とノイズ源及び乱数発生処理回路の簡素化の
点において請求項２乃至４記載の発明と同様な作用効果
が得られる他、一様乱数表を用いて排他的論理和を求め
た後のｍ個のＮビットデータを簡単な処理によって並べ
替えることにより、補正後の乱数の一様性向上が期待さ
れる。

【００３１】さらに、請求項９記載の発明では、前記請
求項７記載の物理乱数発生装置におけるｍ個の排他的論
理和の並べ替えを、一様乱数表の全ての数値を取り出し
終わる度にｍ個中の少なくとも２個以上の順位を入れ替
えることを特徴とするものである。

【００３２】本発明の物理乱数発生装置は、乱数発生時
間の短縮化とノイズ源及び乱数発生処理回路の簡素化の
点において請求項２乃至４記載の発明と同様な作用効果
が得られる他、一様乱数表を用いて排他的論理和を求め
た後のｍ個のＮビットデータをランダムに入れ替えるこ
とにより、補正後の乱数の一様性向上が期待される。

【００３３】

【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。

【００３４】図１に、本発明に係る実施形態の物理乱数
発生装置の全体的な構成を示す。

【００３５】同図に示すように、本実施形態の物理乱数
発生装置は、ノイズ源１０１と、ノイズ源１０１から出
力されるノイズ信号１０２を交流結合により直流分を除
去しつつ増幅するＡＣ結合増幅器１０３と、前記ＡＣ結
合増幅器１０３により増幅された増幅ノイズ信号１０４
を量子化するＡ／Ｄ変換器１０５と、乱数品質の補正に
用いる補正用データ１０６を出力する補正信号発生器１
０７と、前記Ａ／Ｄ変換器１０５により変換されたディ
ジタル値１０８と前記補正信号発生器１０７から出力さ
れる補正用データ１０６を入力して品質の補正を行った
乱数データ１０９を出力する補正処理器１１０から構成
されている。

【００３６】図２に、本実施形態の補正信号発生器１０
７及び補正処理器１１０の構成を示す。補正信号発生器
１０７は、Ｎビットの一様乱数データ１１１が格納され
た一様乱数表１１２と、前記乱数表１１２からＮビット
の補正用データ１０６を図示しない制御装置の指令によ
り選択して出力するスイッチ１１３とから構成されてい
る。補正処理器１１０は論理演算器１１４からなる。

【００３７】すなわち、本実施形態では、Ａ／Ｄ変換が
終了する度に、図示しない制御装置からの指令によりＡ
／Ｄ変換器１０５の出力であるディジタル値１０８の下
位Ｎビット１１５が取り出されて論理演算器１１４に入
力される。論理演算器１１４では、そのＮビットデータ
と、スイッチ１１３で選択された補正用データ１０６と
の排他的論理和が求められ、これにより求められた結果
がＮビットの乱数データ１０９として出力される。

【００３８】このように本実施形態によれば、直流成分
が除去された増幅信号をＡ／Ｄ変換することにより、変
換後のディジタル値の各ビットをそのままビット単位の
乱数データに利用するようにしたので、１個の乱数を発
生させるのに必要な時間を極めて短くすることができ
る。また、多数のノイズ源を用いる必要がなくなるため
ノイズ源及び乱数発生処理回路を簡素化することができ
る。また、予め表で与えた一様性の保証された乱数との
排他的論理和を求めた結果を乱数データとするため、簡
単な処理回路で長期的にも安定した一様乱数としての品
質が保証される。

【００３９】次に、本発明に係る物理乱数発生装置の第
２の実施形態を図３を用いて説明する。

【００４０】同図に示すように、本実施形態の物理乱数
発生装置において、図１に示した補正処理器１１０はｍ
（本例ではｍ＝２）個の論理演算器１１４から構成され
る点に特徴がある。

【００４１】この物理乱数発生装置では、Ａ／Ｄ変換が
終了する度に、図示しない制御装置からの指令によりＡ
／Ｄ変換器１０５の出力であるディジタル値１０８の下
位ｍ×Ｎビットがｍ個のＮビットデータ２０１に分割さ
れて論理演算器１１４にそれぞれ入力される。ｍ個の論
理演算器１１４ではそれぞれ、入力されたＮビットデー
タ２０１と一様乱数表１１２よりスイッチ１１３で選択
されたＮビットの補正用データ１０６との排他的論理和
が求められ、この結果としてｍ×Ｎビットの乱数データ
１０９が得られる。

【００４２】本実施形態によれば、乱数発生時間の短縮
化とノイズ源及び乱数発生処理回路の簡素化、さらに、
一様乱数表を用いた補正による長期的に安定した一様乱
数としての品質の点において第１の実施の形態と同様な
作用効果が得られる他、ｍ×Ｎビットの乱数をＮビット
の一様乱数表一つを用いて生成するようにしたことによ
り、乱数表のサイズを２^m 分の１のオーダーで小さくす
ることができ、乱数発生処理回路の規模を小さくするこ
とができる。なお、分割数ｍは２には限らない。

【００４３】次に、本発明に係る物理乱数発生装置の第
３の実施形態を図４を用いて説明する。

【００４４】同図に示すように、本実施形態の物理乱数
発生装置において、図１に示した補正信号発生器１０７
は、Ｎビットの一様乱数データ１１１が格納された一様
乱数表１１２と、前記一様乱数表１１２からｍ個の異な
る補正用Ｎビットデータ１０６₁ 〜１０６_m を図示しな
い制御装置の指令により選択して出力するｍ個選択スイ
ッチ３０１とから構成されている。図１に示した補正処
理器１１０は、第２の実施形態と同様にｍ個の論理演算
器１１４からなる。

【００４５】しかしてこの物理乱数発生装置では、Ａ／
Ｄ変換が終了する度に、図示しない制御装置からの指令
によりＡ／Ｄ変換器１０５の出力であるディジタル値１
０８の下位ｍ×ＮビットがＮビット単位でｍ個に分割さ
れて論理演算器１１４にそれぞれ入力される。ｍ個の論
理演算器１１４ではそれぞれ、入力されたＮビットデー
タ２０１と前記ｍ個選択スイッチ３０１で選択された補
正用Ｎビットデータ１０６₁ 〜１０６_m との排他的論理
和が求められ、この結果としてｍ×Ｎビットの乱数デー
タ１０９が得られる。

【００４６】本実施形態によれば、乱数発生時間の短縮
化とノイズ源及び乱数発生処理回路の簡素化の点におい
て第１または第２の実施の形態と同様な作用効果が得ら
れる他、ｍ個に分割したディジタル値の各々に対して異
なる数値を一様乱数表から取り出して補正に用いるよう
にしたことにより、例えばＡ／Ｄ変換器の特性によりｍ
個のＮビット間に相関があるような場合にも、補正後の
乱数の一様性を向上することができる。なお、本実施形
態においても、分割ｍは２には限らない。

【００４７】次に、本発明に係る物理乱数発生装置の第
４の実施形態を図５を用いて説明する。

【００４８】本実施形態において、図１に示した補正信
号発生器１０７は、Ｎビットの一様乱数データ１１１が
それぞれ異なる順序で格納されたｍ個の一様乱数表１１
２₁〜１１２_m と、一様乱数表１１２₁ 〜１１２_m から
それぞれ補正用Ｎビットデータ１０６₁ 〜１０６_m を図
示しない制御装置からの指令により順次選択して出力す
るｍ個選択スイッチ１１３₁ 〜１１３_m とから構成され
ている。また、図１に示した補正処理器１１０はｍ個の
論理演算器１１４からなる。

【００４９】この物理乱数発生装置では、Ａ／Ｄ変換が
終了する度に、図示しない制御装置からの指令によりＡ
／Ｄ変換器１０５の出力であるディジタル値１０８の下
位ｍ×ＮビットがＮビット単位でｍ個に分割されてそれ
ぞれ論理演算器１１４に入力される。ｍ個の論理演算器
１１４ではそれぞれ、入力されたＮビットデータ２０１
と前記ｍ個の選択スイッチ１１３₁ 〜１１３_m から出力
された補正用Ｎビットデータ１０６₁ 〜１０６_m との排
他的論理和が求められ、この結果としてｍ×Ｎビットの
乱数データ１０９が得られる。

【００５０】本実施形態によれば、乱数発生時間の短縮
化とノイズ源及び乱数発生処理回路の簡素化の点におい
て第１乃至第３の実施形態と同様な作用効果が得られる
他、ｍ個のＮビットデータに対してそれぞれ異なる一様
乱数表を用意したことにより、補正用データを取り出す
処理が簡略化され、補正に要する処理時間の短縮化が期
待される。なお、本実施形態においても、分割ｍは２に
は限らない。

【００５１】次に、本発明に係る物理乱数発生装置の第
５の実施形態を図６を用いて説明する。

【００５２】本実施形態において、図１に示した補正信
号発生器１０７を構成するＮビットの一様乱数表１１２
は「０」から「２^N −１」までの数値を１つずつ含む
「２^N」個の数値から構成されている。入替器５０２
は、「２^N 」個の数値を取り出し終える度に、２個選択
スイッチ５０１により選択された少なくとも２箇所以上
の数値を相互に入れ替える処理を行う。

【００５３】次に、この入れ替え処理の一例を示す。乱
数データ１０９として出力したＮビットのデータを２つ
保存しておき、この値を例えばＮ₁ 、Ｎ_m とすると、２
個選択スイッチ５０１は一様乱数表１１２に格納されて
いるＮ₁ 番目の数値Ｒ_N1と、Ｎ_m 番目の数値Ｒ_Nmとを選
択して入替器５０２に送る。入替器５０２はこの２つの
値を入れ替えたものを２個選択スイッチ５０２を経由し
て一様乱数表１１２を書き換える。

【００５４】本例では一様乱数表１１２の数値の順番を
乱数データ１０９を用いて選択したが、Ａ／Ｄ変換器１
０５の出力１０８のＮビットを用いて選択することも可
能である。また、一様乱数表１１２の入れ替えのための
乱数表を別途与えておくことも可能である。なお、一様
乱数表１１２の数値の入れ替えは２箇所とは限らない。
２箇所以上の場合、図６の２個選択スイッチ５０１は該
当する個数の選択スイッチとなり、複数のＮビットデー
タに基づく選択を行う。また、入れ替えは一様乱数表か
らの数値の取り出しが一巡する都度行う必要はなく、数
巡に一度あるいは任意の指定点数だけ乱数データを出力
する都度に行うことも可能である。

【００５５】かくして本実施形態によれば、乱数発生時
間の短縮化とノイズ源及び乱数発生処理回路の簡素化の
点において第１乃至第４の実施の形態と同様な作用効果
が得られる他、入れ替えによって新たに生成された一様
乱数表の数値を、次に入れ替えを行う前に全て使うよう
にしたため、補正後の乱数の一様性向上が期待される。
また、乱数表を一つだけ用意すれば良いことから、乱数
発生処理回路を簡素化することができる。

【００５６】次に、本発明に係る物理乱数発生装置の第
６の実施形態を図７を用いて説明する。

【００５７】本実施形態の補正信号発生器１０７を構成
するＮビットの一様乱数表１１２は「０」から「２^N −
１」までの数値を少なくとも１つずつ含む素数個の数値
から構成される。

【００５８】一様乱数表１１２の内容を入れ替えること
なく順次取り出して補正に使用する場合、図７（ａ）に
示すように、「２^N 」個の数値により構成される一様乱
数表１１２から２つの補正用Ｎビットデータを２個選択
スイッチ３０１により順次取り出すと、一方に取り出さ
れる補正用データ１０６₁ または１０６₂ にはそれぞれ
全体の半分の数値しか使われないこととなる。これに対
して、本実施形態では、図７（ｂ）に示すように
「２^N 」個より大きな素数個の数値により一様乱数表１
１２が構成されているため、２個選択スイッチ３０１に
より順次取り出される補正用データ１０６₁ または１０
６₂ には、保存されている全ての数値が現れる。
「２^N 」個より大きな個数の数値を用いるために厳密に
は一様性が低下するが、ビット数Ｎがある程度大きい場
合にはその効果は小さい。

【００５９】本実施形態によれば、乱数発生時間の短縮
化とノイズ源及び乱数発生処理回路の簡素化の点におい
て第１乃至第４の実施形態と同様な作用効果が得られる
他、一つの一様乱数表１１２の数値を入れ替えることな
く全て使いきることができるため、乱数発生処理回路の
簡素化と、補正後の乱数の一様性向上が期待される。

【００６０】次に、本発明に係る物理乱数発生装置の第
７の実施形態を図８を用いて説明する。

【００６１】本実施形態は、補正処理器１１０を構成す
るｍ個の論理演算器１１４₁ 〜１０４_m によりＮビット
毎に求められた排他的論理和のｍ個の結果を入替器７０
１により並べ替え、この並び替えられた後のｍ×Ｎビッ
トデータ（Ｎ₁ ，Ｎ₂ ，・・・，Ｎ_m ）を乱数データとし
て出力するように構成されたものである。

【００６２】本実施形態によれば、乱数発生時間の短縮
化とノイズ源及び乱数発生処理回路の簡素化の点におい
て第２乃至第４の実施形態と同様な作用効果が得られる
他、一様乱数表を用いて排他的論理和を求めた後のｍ個
のＮビットデータをさらに並べ替えて出力するため、補
正後の乱数の一様性向上が期待される。

【００６３】次に、本発明に係る物理乱数発生装置の第
８の実施形態を図９を用いて説明する。

【００６４】本実施形態は、図８に示した入替器７０１
の動作に特徴がある。すなわち、本実施形態の入替器７
０１は、Ｎビットの一様乱数表の全ての数値の取り出し
が一巡した時点で、ｍ個の論理演算器１１４₁ 〜１１４
₄ の出力である４×Ｎビットデータ（Ｎ₁ ，Ｎ₂ ，
Ｎ₃ ，Ｎ₄ ）を下位の方向（右）にＮビット分シフトさ
せるとともに、最下位にあったＮビットデータＮ₁ を最
上位に移す。次に一様乱数表からの数値の取り出しが一
巡する間は、この順序（Ｎ₂ ，Ｎ₃ ，Ｎ₄ ，Ｎ₁ ）に従
って論理演算器１１４₁ 〜１１４₄ の出力を入れ換えて
出力する。さらに、入替器７０１は、次に一様乱数表か
らの数値の取り出しが一巡した時点で、再び下位方向の
Ｎビット分のシフトを行い、その順序（Ｎ₃ ，Ｎ₄ ，Ｎ
₁ ，Ｎ₂ ）に従って論理演算器１１４₁ 〜１１４₄ の出
力の入れ替えを行う。以降、この動作を繰り返す。

【００６５】なお、本例ではｍ個のＮビットデータを下
位方向（右）にシフトする場合を示したが、上位方向
（左）にシフトする構成も可能である。また、入れ替え
は一様乱数表からの数値の取り出しが一巡する都度行う
必要はなく、数巡に一度あるいは任意の指定点数だけ乱
数データを出力する都度に行うことも可能である。

【００６６】かくして本実施形態によれば、乱数発生時
間の短縮化とノイズ源及び乱数発生処理回路の簡素化の
点において第２乃至第４の実施形態と同様な作用効果が
得られる他、一様乱数表を用いて排他的論理和を求めた
後のｍ個のＮビットデータの並べ替えを簡単な処理によ
って行うことにより、補正後の乱数の一様性向上が期待
される。

【００６７】次に、本発明に係る物理乱数発生装置の第
９の実施形態を図１０を用いて説明する。

【００６８】本実施形態も前記第８の実施形態と同様に
入替器７０１の動作に特徴をもつ。本実施形態の入替器
７０１は、Ｎビットの一様乱数表の全ての数値の取り出
しが一巡した時点で、ｍ＝４個の論理演算器１１４₁ 〜
１１４₄ の出力である４×Ｎビットデータ（Ｎ₁ ，
Ｎ₂ ，Ｎ₃ ，Ｎ₄ ）のうち２つのＮビットデータを制御
装置より与えられた２つの順序指定信号Ｙ１、Ｙ２に基
づいて相互に入れ替える２個入れ替えスイッチ９０１か
ら構成されている。図１０では、順序指定信号９０２と
してＹ１＝１，Ｙ２＝３が与えられたことで、ｍ＝４個
の論理演算器１１４₁ 〜１１４₄ から出力された４×Ｎ
ビットデータ（Ｎ₁ ，Ｎ₂ ，Ｎ₃ ，Ｎ₄ ）のうちのＮ₁
とＮ₃ の各Ｎビットデータの入れ替えが行われた例が示
されている。

【００６９】２個入れ替えスイッチ９０１に与えられる
２つの順序指定信号９０２は、例えば「１」から「ｍ」
の値を不規則な順序で１つずつ含むｍ値の表を用意して
おき、この表から２つずつ値を読み出すことによって得
られる。あるいはｍをｋ≦Ｎなる「２のｋ乗」の値とし
て定義し、図６に示したように乱数データ１０９を構成
する２つのＮビットデータからそれぞれｋビットの値を
取り出し、これらにそれぞれ「１」を加えた２つの値を
２つの順序指定信号９０２として用いるようにしてもよ
い。

【００７０】なお、上述したＮビットデータの入れ替え
は、一様乱数表からの数値の取り出しが一巡する都度行
う必要はなく、数巡に一度あるいは任意の指定点数だけ
乱数データを出力する都度に行うことも可能である。

【００７１】本実施形態によれば、乱数発生時間の短縮
化とノイズ源及び乱数発生処理回路の簡素化の点におい
て第２乃至第４の実施形態と同様な作用効果が得られる
他、一様乱数表を用いて排他的論理和を求めた後のｍ個
のＮビットデータをランダムに入れ替えることにより、
補正後の乱数の一様性向上が期待される。

【００７２】以上、本発明に係る９つの実施形態を説明
したが、本発明は上記の各実施形態に限定されるもので
なく、その趣旨を逸脱しない範囲で種々に変形すること
が可能である。例えば、前記各実施形態では１つのノイ
ズ源から出力されるノイズ信号をＡＣ結合増幅器により
増幅後にＡ／Ｄ変換して得られるディジタル値の下位ｍ
×Ｎビットをｍ個のＮビットデータとして分割して取り
出す構成を示したが、ｍ個の異なるノイズ源から同様に
して得られるディジタル値の下位Ｎビットを取り出す構
成とすることも可能である。また、Ａ／Ｄ変換器の出力
を計算機に取り込み、補正信号発生器及び補正処理器に
よる処理を全てソフトウェアにより行うことも可能であ
る。

【００７３】

【発明の効果】以上説明したように本発明の物理乱数発
生装置によれば、ノイズ源の出力するノイズ信号のみを
増幅しＡ／Ｄ変換したディジタル値の各ビットを用い、
予め与えた一様乱数との簡単な論理演算処理を行った結
果を乱数データとして出力することにより、物理乱数発
生速度を向上するとともに、一様乱数として良質な特性
を有する物理乱数を提供し、汎用のコンピュータからパ
ソコンやゲーム機のような民生レベルまで幅広い分野へ
適用し得る物理乱数発生装置を提供することができる。

【図面の簡単な説明】

【図１】 本発明の第１の実施形態に係る物理乱数発生
装置の構成例を示すブロック図。

【図２】 同実施形態の物理乱数発生装置における補正
信号発生器と補正処理器の内部構成例を示す図。

【図３】 本発明の第２の実施形態に係る物理乱数発生
装置における補正信号発生器と補正処理器の内部構成例
を示すブロック図。

【図４】 本発明の第３の実施形態に係る物理乱数発生
装置における補正信号発生器と補正処理器の内部構成例
を示すブロック図。

【図５】 本発明の第４の実施形態に係る物理乱数発生
装置における補正信号発生器と補正処理器の内部構成例
を示すブロック図。

【図６】 本発明の第５の実施形態に係る物理乱数発生
装置における一様乱数表を入れ替える機構の内部構成例
を示すブロック図。

【図７】 本発明の第６の実施形態に係る物理乱数発生
装置における補正信号発生器の内部構成例とその動作を
示す図。

【図８】 本発明の第７の実施形態に係る物理乱数発生
装置における補正処理器の内部構成例を示すブロック
図。

【図９】 本発明の第８の実施形態に係る物理乱数発生
装置における補正処理器の動作を示す図。

【図１０】 本発明の第９の実施形態に係る物理乱数発
生装置における補正処理器の動作を示す図。

【符号の説明】

１０１・・・ ノイズ源 １０３・・・ ＡＣ結合増幅器 １０５・・・ Ａ／Ｄ変換器 １０６・・・ 補正用データ １０７・・・ 補正信号発生器 １０８・・・ Ａ／Ｄ変換器出力デジタルデータ １０９・・・ 乱数データ １１０・・・ 補正処理器 １１１・・・ Ｎビットの数値データ １１２・・・ 一様乱数表 １１３・・・ スイッチ １１４・・・ 論理演算器 １１５・・・ 下位Ｎビット ３０１・・・ ｍ個選択スイッチ ５０１・・・ ２個選択スイッチ ５０２・・・ 入替器 ７０１・・・ 入替器 ９０１・・・ ２個入れ替えスイッチ ９０２・・・ 順序指定信号

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平11−85474（ＪＰ，Ａ) 特開 平11−85472（ＪＰ，Ａ) 特開 平９−97170（ＪＰ，Ａ) 特開 平７−273613（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 7/58

Claims (9)

(57)【特許請求の範囲】
1. 【請求項１】 ノイズ信号を出力するノイズ源と、 前記ノイズ信号を交流結合により直流分を除去しつつ増
   幅するＡＣ結合増幅手段と、 前記ＡＣ結合増幅手段により増幅された増幅ノイズ信号
   を量子化するＡ／Ｄ変換手段と、 前記Ａ／Ｄ変換手段により変換されたディジタル値を構
   成する下位Ｎビットと、予め与えられたＮビットの一様
   乱数表より順次取り出された数値との排他的論理和を求
   めてＮビットの乱数データを出力する補正処理手段とを
   具備することを特徴とする物理乱数発生装置。
2. 【請求項２】 ノイズ信号を出力するノイズ源と、 前記ノイズ信号を交流結合により直流分を除去しつつ増
   幅するＡＣ結合増幅手段と、 前記ＡＣ結合増幅手段により増幅された増幅ノイズ信号
   を量子化するＡ／Ｄ変換手段と、 前記Ａ／Ｄ変換手段により量子化されたディジタル値を
   構成する下位ｍ×Ｎビットの各Ｎビットと、予め与えら
   れたＮビットの一様乱数表より順次取り出された数値と
   の排他的論理和を求めてｍ×Ｎビットの乱数データを出
   力する補正処理手段とを具備することを特徴とする物理
   乱数発生装置。
3. 【請求項３】 ノイズ信号を出力するノイズ源と、 前記ノイズ信号を交流結合により直流分を除去しつつ増
   幅するＡＣ結合増幅手段と、 前記ＡＣ結合増幅手段により増幅された増幅ノイズ信号
   を量子化するＡ／Ｄ変換手段と、 前記Ａ／Ｄ変換手段により量子化されたディジタル値を
   構成する下位ｍ×Ｎビットの各Ｎビットと、予め与えら
   れたＮビットの一様乱数表より順次取り出されたｍ個の
   異なる数値との排他的論理和を求めてｍ×Ｎビットの乱
   数データを出力する補正処理手段とを具備することを特
   徴とする物理乱数発生装置。
4. 【請求項４】 前記Ｎビットの一様乱数表は、ｍ個のＮ
   ビットの各々に対して１つずつ個別に与えられることを
   特徴とする請求項３記載の物理乱数発生装置。
5. 【請求項５】 前記Ｎビットの一様乱数表は、「０」か
   ら「２^N −１」までの数値を１つずつ含む「２^N 」個の
   数値からなり、「２^N 」個の数値を取り出す度に前記一
   様乱数表中の少なくとも２個以上の数値を相互に入れ替
   えることを特徴とする請求項１乃至４記載のいずれかの
   物理乱数発生装置。
6. 【請求項６】 前記Ｎビットの一様乱数表は、「０」か
   ら「２^N −１」までの数値を少なくとも１つずつ含む素
   数個の数値からなることを特徴とする請求項１乃至４記
   載のいずれかの物理乱数発生装置。
7. 【請求項７】 前記Ｎビットの一様乱数表より順次取り
   出された数値と前記ｍ×Ｎビット中の各Ｎビットとの排
   他的論理和を求めて得られたｍ個の結果を並べ替えて、
   合成されたｍ×Ｎビットの乱数データを出力することを
   特徴とする請求項２乃至４記載のいずれかの物理乱数発
   生装置。
8. 【請求項８】 前記ｍ個の排他的論理和の結果の並べ替
   えは、前記Ｎビットの一様乱数表の全ての数値を取り出
   し終わる度に１つずつ順位をずらして行われることを特
   徴とする請求項７記載の物理乱数発生装置。
9. 【請求項９】 前記ｍ個の排他的論理和の結果の並べ替
   えは、前記Ｎビットの一様乱数表の全ての数値を取り出
   し終わる度にｍ個の中の少なくとも２個以上の順位を相
   互に入れ替えて行われることを特徴とする請求項７記載
   の物理乱数発生装置。