JP3033491B2 - Circuit inspection equipment - Google Patents

Circuit inspection equipment

Info

Publication number
JP3033491B2
JP3033491B2 JP8109674A JP10967496A JP3033491B2 JP 3033491 B2 JP3033491 B2 JP 3033491B2 JP 8109674 A JP8109674 A JP 8109674A JP 10967496 A JP10967496 A JP 10967496A JP 3033491 B2 JP3033491 B2 JP 3033491B2
Authority
JP
Japan
Prior art keywords
output
circuit
signal
inspection
digital tester
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8109674A
Other languages
Japanese (ja)
Other versions
JPH09292446A (en
Inventor
喜洋 大倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP8109674A priority Critical patent/JP3033491B2/en
Publication of JPH09292446A publication Critical patent/JPH09292446A/en
Application granted granted Critical
Publication of JP3033491B2 publication Critical patent/JP3033491B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、アナログ回路デ
バイスの検査装置に係り、特にディジタル信号処理を行
うサウンドプロセッサ用LSI等におけるD/Aコンバ
ータのビット抜け検査、歪率の簡易的検査、直線性の検
査等を行うための回路検査装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inspection apparatus for an analog circuit device, and more particularly, to an inspection for missing bits of a D / A converter in a LSI for a sound processor for performing digital signal processing, a simple inspection of a distortion factor, and a linearity. The present invention relates to a circuit inspection device for performing inspection or the like of a circuit.

【0002】[0002]

【従来の技術】従来より、A/Dコンバータ,DSP,
D/Aコンバータ等が集積されたサウンドプロセッサ用
LSIが知られている。この種のLSIのテストには、
例えば1kHzの正弦波信号を入力して、期待波出力が
得られるか否かを検査する歪率測定が行われる。歪率測
定には、代表的にはノッチフィルタが用いられる。ノッ
チフィルタにより1kHzの正弦波信号を除くことによ
り、歪成分を検出することができる。他の歪率測定法と
しては、オシロスコープにより目視で歪率を測定する方
法もある。
2. Description of the Related Art Conventionally, A / D converters, DSPs,
2. Description of the Related Art A sound processor LSI in which a D / A converter and the like are integrated is known. For testing this kind of LSI,
For example, a sine wave signal of 1 kHz is input, and distortion factor measurement is performed to check whether an expected wave output is obtained. A notch filter is typically used for distortion factor measurement. Distortion components can be detected by removing a 1 kHz sine wave signal using a notch filter. As another distortion measurement method, there is a method of visually measuring the distortion with an oscilloscope.

【0003】[0003]

【発明が解決しようとする課題】ノッチフィルタで正確
な歪率測定を行うためには、ツインT型ノッチフィルタ
が必要である。しかし、ツインT型フィルタを用いたと
しても、例えばD/Aコンバータのビット抜けに起因す
る単発パルス的な異常波形歪を検出することは難しい。
また、この種のLSIのテスト項目としては、上述のよ
うなビット抜け以外の波形歪やノイズ、入出力特性の直
線性等があるが、従来これらを簡便にテストする検査装
置はなかった。
In order to accurately measure distortion with a notch filter, a twin T-type notch filter is required. However, even if a twin T-type filter is used, it is difficult to detect a single pulse-like abnormal waveform distortion due to, for example, missing bits of a D / A converter.
Further, test items of this type of LSI include waveform distortion other than the above-mentioned missing bits, noise, and linearity of input / output characteristics. However, there has been no inspection apparatus for simply testing them.

【0004】この発明の目的は、ディジタル・テスタを
用いてアナログ回路デバイスの各種検査を簡便かつ効率
的に行うことを可能とした回路検査装置を提供すること
にある。
It is an object of the present invention to provide a circuit inspection apparatus which can easily and efficiently perform various inspections of an analog circuit device using a digital tester.

【0005】[0005]

【課題を解決するための手段】この発明は、第1に、デ
ィジタル・テスタによってアナログ回路デバイスを検査
する装置であって、検査すべき第1及び第2の回路デバ
イスを併置するためのデバイス搭載手段と、正弦波信号
を出力する発振手段と、この発振手段の出力を複数ステ
ップで減衰した電圧を出力する減衰手段と、この減衰手
段からの複数ステップの出力電圧の一つを前記ディジタ
ル・テスタからの指示により選択して前記第1及び第2
の回路デバイスに入力する選択手段と、前記ディジタル
・テスタからの指示により選択される複数ステップの利
得をもって前記第1及び第2の回路デバイスの出力をそ
れぞれ増幅する第1及び第2の増幅手段と、前記第1及
び第2の増幅手段の出力が順次選択的に入力されてその
出力の基本波成分のみを180°移相する移相手段と、
この移相手段により180°移相した信号と元の信号と
を加算する波形歪検査用加算手段と、前記発振手段の出
力をオフにして前記第1及び第2の回路デバイスに互い
に逆位相の鋸歯状波信号を入力したときの前記第1及び
第2の増幅手段の出力を加算する直線性検査用加算手段
と、前記波形歪検査用加算手段又は直線性検査用加算手
段の加算出力が選択的に入力されて、前記ディジタル・
テスタからの指示により設定される基準電位により前記
加算出力をパルス化して前記ディジタル・テスタに送ら
れる異常検出信号を出力する比較手段とを備えたことを
特徴としている。
SUMMARY OF THE INVENTION The present invention is, firstly, an apparatus for inspecting an analog circuit device by a digital tester, the device being provided for juxtaposing the first and second circuit devices to be inspected. Means, an oscillating means for outputting a sine wave signal, an attenuating means for outputting a voltage obtained by attenuating the output of the oscillating means in a plurality of steps, and one of a plurality of steps of the output voltage from the attenuating means, The first and second
Selecting means for inputting to the circuit devices of the above, and first and second amplifying means for amplifying the outputs of the first and second circuit devices, respectively, with a plurality of steps of gains selected by an instruction from the digital tester. Phase shift means for sequentially and selectively inputting the outputs of the first and second amplifying means and shifting only the fundamental wave component of the output by 180 °;
The waveform distortion inspection adding means for adding the signal shifted by 180 ° to the original signal by the phase shifting means, and the output of the oscillating means to be turned off, the first and second circuit devices having opposite phases to each other. A linearity checking addition means for adding the outputs of the first and second amplifying means when a sawtooth signal is input, and an addition output of the waveform distortion checking addition means or the linearity checking addition means are selected. Input to the digital
A comparison means for pulsing the added output with a reference potential set by an instruction from the tester and outputting an abnormality detection signal sent to the digital tester.

【0006】この発明は、第2に、ディジタル・テスタ
によってアナログ回路デバイスの波形歪を検査する装置
であって、正弦波信号を出力する発振手段と、この発振
手段の出力を複数ステップで減衰した電圧を出力する減
衰手段と、この減衰手段からの複数ステップの出力電圧
の一つを前記ディジタル・テスタからの指示により選択
して前記回路デバイスに入力する選択手段と、前記ディ
ジタル・テスタからの指示により選択される複数ステッ
プの利得をもって前記回路デバイスの出力を増幅する増
幅手段と、この増幅手段の出力の基本波成分のみを18
0°移相する移相手段と、この移相手段により180°
移相した信号と元の信号とを加算する波形歪検査用加算
手段と、この加算手段の出力を所定の基準電位によりパ
ルス化して前記ディジタル・テスタに送られる波形歪検
出信号を出力する比較手段とを備えたことを特徴として
いる。
A second aspect of the present invention is an apparatus for inspecting a waveform distortion of an analog circuit device using a digital tester, wherein the oscillation means outputs a sine wave signal, and the output of the oscillation means is attenuated in a plurality of steps. Attenuating means for outputting a voltage, selecting means for selecting one of a plurality of steps of output voltage from the attenuating means in accordance with an instruction from the digital tester and inputting the selected voltage to the circuit device, and an instruction from the digital tester Amplifying means for amplifying the output of the circuit device with a plurality of steps of gains selected by
0 ° phase shift means, and 180 °
Waveform distortion inspection addition means for adding the phase-shifted signal and the original signal, and comparison means for pulsing the output of the addition means with a predetermined reference potential and outputting a waveform distortion detection signal sent to the digital tester It is characterized by having.

【0007】第1及び第2の発明において好ましくは、
前記移相手段は、前記増幅手段の出力の基本波成分のみ
を90°移相する移相回路を2個接続して構成されたも
のとする。第1及び第2の発明において更に好ましく
は、前記移相手段は、前記増幅手段の出力の基本波成分
のみを90°移相する移相回路を3個又は4個接続し
て、基本波成分が90°ずつ位相がずれた4相出力信号
を得るものであり、かつ前記波形歪検査用加算手段は、
前記4相出力信号のうち180°位相がずれた信号同士
を加算する第1及び第2の加算回路と、これら第1及び
第2の加算回路の加算結果を更に加算する第3の加算回
路とから構成されたものとする。
In the first and second inventions, preferably,
The phase shifting means is configured by connecting two phase shifting circuits for shifting only the fundamental wave component of the output of the amplifying means by 90 °. More preferably, in the first and second inventions, the phase shift means is connected to three or four phase shift circuits for shifting only the fundamental wave component of the output of the amplifying means by 90 °, and Is to obtain a four-phase output signal whose phase is shifted by 90 °, and the waveform distortion inspection adding means includes:
A first and a second adder for adding signals having a phase shift of 180 ° among the four-phase output signals, and a third adder for further adding the addition results of the first and second adders; It is assumed to be composed of

【0008】この発明は、第3に、ディジタル・テスタ
によってアナログ回路デバイスの直線性を検査する装置
であって、併置された検査すべき第1及び第2の回路デ
バイスに互いに逆位相の鋸歯状信号を入力する入力手段
と、前記第1及び第2の回路デバイスの出力電圧を加算
する直線性検査用加算手段と、この加算手段の出力電圧
を所定の基準電位によりパルス化して前記ディジタル・
テスタに送られる前記第1及び第2の回路デバイスの直
線性の差に起因する直線性歪検出信号を出力する比較手
段とを備えたことを特徴としている。
A third aspect of the present invention is an apparatus for testing the linearity of an analog circuit device by a digital tester, wherein the first and second circuit devices to be tested are serrated in opposite phases to each other. An input means for inputting a signal; an addition means for linearity inspection for adding the output voltages of the first and second circuit devices; and an output voltage of the addition means which is pulsed with a predetermined reference potential to generate the digital signal.
And a comparator for outputting a linear distortion detection signal caused by a difference in linearity between the first and second circuit devices sent to the tester.

【0009】第1の発明によると、サウンドプロセッサ
用LSI等の回路デバイスの各種検査を、それぞれの検
査に対応できる回路部を例えばモジュール化して共用す
ることによって、異なる検査毎にテスト回路を別々に用
意することなく、ディジタル・テスタを用いて簡単かつ
効率的に行うことができる。例えば、D/Aコンバータ
のビット抜け検査は、検査すべき二つの回路デバイスに
ついて順次行う。即ち回路デバイスに正弦波信号を供給
してその出力信号の基本波成分を移相手段により180
°移相し、波形歪検査用加算手段により180°移相信
号と原信号とを加算することによりビット抜けによるパ
ルス的な高周波歪成分を取り出し、更にこれを比較手段
によりディジタル化して歪検出信号を得ることができ
る。
According to the first aspect of the invention, various tests of circuit devices such as a sound processor LSI are shared by, for example, modularizing a circuit unit capable of handling each test, so that test circuits are separately provided for different tests. It can be done simply and efficiently using a digital tester without any preparation. For example, the bit missing inspection of the D / A converter is sequentially performed on two circuit devices to be inspected. That is, a sine wave signal is supplied to the circuit device, and the fundamental wave component of the output signal is shifted by 180 degrees by the phase shift means.
The phase-shifted signal is added to the 180 ° phase-shifted signal and the original signal by the waveform distortion inspection addition means to extract a pulse-like high-frequency distortion component due to missing bits, which is further digitized by the comparison means to obtain a distortion detection signal. Can be obtained.

【0010】また、180°移相手段を2段の90°移
相器により構成すると、波形歪検査用加算手段の出力に
は高周波の歪成分と共に低周波の歪成分も含まれること
になるから、比較手段の基準電位を切替えて同様の処理
によって、低周波歪やノイズレベルの簡易的検査(即
ち、厳密な歪率測定ではない、歪の有無の判定)を行う
ことができる。即ち、比較手段の基準電位の切替え設定
によって、D/Aコンバータのビット抜けに起因するパ
ルス的な高周波歪、所定レベル以上の低周波歪、ノイズ
を含む波形歪を一連の検査プロセスの中でディジタル的
に検出判定することができる。
Further, if the 180 ° phase shift means is constituted by two stages of 90 ° phase shifters, the output of the waveform distortion test addition means will include low frequency distortion components as well as high frequency distortion components. By simply switching the reference potential of the comparing means and performing the same processing, a simple inspection of low-frequency distortion or noise level (that is, determination of presence / absence of distortion, which is not strict distortion rate measurement) can be performed. That is, by setting the switching of the reference potential of the comparing means, a pulse-like high-frequency distortion, a low-frequency distortion of a predetermined level or more, and a waveform distortion including noise caused by missing bits of the D / A converter are digitally processed in a series of inspection processes. Can be detected and determined.

【0011】以上のビット抜けや歪率検査には、直線性
検査用加算手段を用いない。D/Aコンバータの変換性
能の一つである直線性の検査については、発振手段及び
減衰手段を用いず、併置した第1及び第2の回路デバイ
スに互いに逆位相の鋸歯状波電圧を入力して、直線性検
査用加算手段によりそれらの出力電圧を加算し、この加
算出力について同様に比較手段でパルス化することによ
り、第1及び第2の回路デバイスの直線性の差に起因す
る直線性歪検出信号を出力することができる。
The above-mentioned bit missing or distortion factor inspection does not use the linearity inspection addition means. Regarding the linearity test, which is one of the conversion performances of the D / A converter, a saw-tooth wave voltage having an opposite phase to each other is inputted to the juxtaposed first and second circuit devices without using the oscillation means and the attenuation means. Then, the output voltages are added by the linearity inspection addition means, and the added output is similarly pulsed by the comparison means, whereby the linearity caused by the difference in linearity between the first and second circuit devices is obtained. A distortion detection signal can be output.

【0012】第2の発明によると、検査すべき回路デバ
イスの入力側には複数ステップで減衰した電圧を出力す
る減衰手段が設けられ、回路デバイスの出力側には複数
ステップの利得をもって前記回路デバイスの出力を増幅
する増幅手段が設けられるから、検査すべき回路デバイ
スに対する各種の入力信号レベルを選んだ場合にも、異
常判定を行う比較手段の基準電位を調整することなく常
に一定の判定レンジで検査を行うことができる。
According to the second aspect of the present invention, the input side of the circuit device to be inspected is provided with attenuating means for outputting a voltage attenuated in a plurality of steps, and the output side of the circuit device has a plurality of steps of gain. Amplifying means for amplifying the output of the circuit device, even when various input signal levels for the circuit device to be inspected are selected, without adjusting the reference potential of the comparing means for performing abnormality determination, always in a fixed determination range. Inspection can be performed.

【0013】第3の発明によると、検査すべき二つの回
路デバイスの直線性を比較するものであるから、不良の
場合にいずれが不良であるかの判定は別途行うものとし
て、2個ずつの同時検査が可能であり、従って製品のス
クリーニング等の大幅な時間短縮が図られることにな
る。
According to the third aspect of the present invention, since the linearity of two circuit devices to be inspected is compared, it is determined separately which one is defective in the case of a defect. Simultaneous inspection is possible, so that the time required for product screening and the like can be greatly reduced.

【0014】[0014]

【発明の実施の形態】以下、図面を参照して、この発明
の実施例を説明する。図1は、この発明の一実施例によ
る回路検査装置の全体構成を示す。デバイス搭載手段1
には、ディジタル・テスタ2によって検査すべき第1,
第2の二つの回路デバイス3(3a,3b)が併置して
搭載されるようになっている。回路デバイス3はこの実
施例の場合、図2に示すようなサウンドプロセッサ用L
SIであって、入力アナログ信号Ainをディジタル信号
に変換するA/Dコンバータ、変換されたディジタル信
号を処理するDSP、及び処理された信号をアナログ信
号Aout に変換して出力するD/Aコンバータを含む。
このLSIは図2に示すように、ディジタル信号Dinが
入力可能なものである。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows the overall configuration of a circuit inspection apparatus according to one embodiment of the present invention. Device mounting means 1
Include the first and second to be tested by the digital tester 2.
The second two circuit devices 3 (3a, 3b) are mounted side by side. In this embodiment, the circuit device 3 is an L for a sound processor as shown in FIG.
An A / D converter for converting an input analog signal Ain into a digital signal, a DSP for processing the converted digital signal, and a D / A converter for converting the processed signal into an analog signal Aout and outputting the analog signal Aout Including.
This LSI can receive a digital signal Din as shown in FIG.

【0015】回路デバイス3の入力側及び出力側の各回
路は、図1に示すブロック毎にモジュール化されてい
る。入力側には、ディジタル・テスタ2により発振周波
数及び出力レベルが制御されて正弦波信号を出力する発
振器4、この発振器4の出力信号を複数ステップで減衰
する減衰器5、及びこの減衰器5の出力から所定の減衰
レベルの信号を選択して回路デバイス3に入力するため
の選択手段6が設けられている。
Each circuit on the input side and the output side of the circuit device 3 is modularized for each block shown in FIG. On the input side, an oscillator 4 whose oscillation frequency and output level are controlled by the digital tester 2 to output a sine wave signal, an attenuator 5 for attenuating the output signal of the oscillator 4 in a plurality of steps, and an attenuator 5 Selection means 6 is provided for selecting a signal of a predetermined attenuation level from the output and inputting the signal to the circuit device 3.

【0016】減衰器5は、この実施例の場合図3に示す
ように、入力バッファ31と抵抗減衰器32、及び8ス
テップの出力A1,A2,…,A8を出す出力バッファ
33により構成される。具体的に実施例の場合、0dB
〜−42dBまで、−6dBステップで減衰された出力
電圧が得られるようになっている。
As shown in FIG. 3, the attenuator 5 comprises an input buffer 31, a resistance attenuator 32, and an output buffer 33 for outputting eight steps of outputs A1, A2,..., A8. . Specifically, in the case of the embodiment, 0 dB
An output voltage attenuated in steps of -6 dB up to -42 dB can be obtained.

【0017】選択手段6は、図4に示すように、減衰器
5からの各ステップの出力に対応して配置された、例え
ばCMOS構成のアナログ転送ゲート41(411 ,4
12,…,418 )と、これらの転送ゲート41をディ
ジタル・テスタ2からの3ビットの制御信号B1,B
2,B3(図1の制御信号に対応する)により選択的
にオン制御するためのデコーダ42、及び選択された電
圧を取り出すバッファ増幅器43を有する。3ビットの
制御信号B1,B2,B3は正論理のCMOSレベルで
あって、これにより下表1に示すように、−6dBステ
ップの減衰器3の出力の一つが選択されて、検査すべき
回路デバイス3に供給される。
As shown in FIG. 4, the selecting means 6 is arranged in accordance with the output of each step from the attenuator 5, and is, for example, a CMOS analog transfer gate 41 (411, 4).
.., 418) and these transfer gates 41 are connected to the 3-bit control signals B1, B from the digital tester 2.
2, a decoder 42 for selectively turning on according to B3 (corresponding to the control signal in FIG. 1), and a buffer amplifier 43 for extracting a selected voltage. The 3-bit control signals B1, B2, and B3 are CMOS levels of positive logic, and as shown in Table 1 below, one of the outputs of the attenuator 3 having a step of -6 dB is selected, and the circuit to be inspected is selected. It is supplied to the device 3.

【0018】[0018]

【表1】 [Table 1]

【0019】回路デバイス3の出力端には、予備的にD
/Aコンバータ7(7a,7b)が設けられている。こ
れは、回路デバイス3が出力段にD/Aコンバータをも
たないA/Dコンバータである場合に使用するためで、
特性が正確なものとする。そして回路デバイス3の出力
とD/Aコンバータ7の出力をディジタル・テスタ2か
らの制御により切替えるスイッチ回路SWa,SWbが
設けられ、これらのスイッチ回路SWa,SWbにより
選択された信号がそれぞれ、ビットクロック成分を除去
するためのフィルタ8(8a,8b)に供給される。
The output terminal of the circuit device 3
/ A converter 7 (7a, 7b) is provided. This is to be used when the circuit device 3 is an A / D converter having no D / A converter in the output stage.
The characteristics are accurate. Switch circuits SWa and SWb for switching the output of the circuit device 3 and the output of the D / A converter 7 under the control of the digital tester 2 are provided, and the signals selected by these switch circuits SWa and SWb are bit clock signals, respectively. It is supplied to a filter 8 (8a, 8b) for removing components.

【0020】フィルタ8の後段にはそれぞれ、ディジタ
ル・テスタ2からの指示により任意に選択できる複数ス
テップの利得をもって回路デバイス3の出力を増幅する
増幅器9(9a,9b)が設けられている。これは、回
路デバイス3への入力レベルを切替え可能としている
が、入力レベルの如何に拘らず、良,不良を判定する後
続の回路に対しては0dBの一定レベルの信号を与える
ためである。
At the subsequent stage of the filter 8, there are provided amplifiers 9 (9a, 9b) for amplifying the output of the circuit device 3 with a plurality of steps of gain that can be arbitrarily selected according to an instruction from the digital tester 2. This is because the input level to the circuit device 3 can be switched, but a signal of a constant level of 0 dB is given to a subsequent circuit that determines good or bad regardless of the input level.

【0021】この増幅器9a,9bは、それぞれ具体的
には、図5に示すように、利得調整部を持つ2段の利得
可変増幅器51,52と、ディジタル・テスタ2からの
3ビットずつの制御信号C1,C2,…,C6(図1の
制御信号に対応する)をデコードして利得制御を行う
ためのデコーダ53と、出力バッファ54とから構成さ
れる。6ビットの制御信号C1,C2,…,C6は、正
論理のCMOSレベルであって、これにより例えば下表
2に従って利得制御される。
As shown in FIG. 5, the amplifiers 9a and 9b each have two stages of variable gain amplifiers 51 and 52 each having a gain adjuster, and control of three bits each from the digital tester 2. A decoder 53 for decoding signals C1, C2,..., C6 (corresponding to the control signal in FIG. 1) and performing gain control, and an output buffer 54. The 6-bit control signals C1, C2,..., C6 are CMOS levels of positive logic, and the gain is controlled according to, for example, Table 2 below.

【0022】[0022]

【表2】 [Table 2]

【0023】増幅器9の出力は、検査項目に応じて異な
るルートに転送される。回路デバイス3のビット抜けを
含む波形歪を検査するルートには、二つの増幅器9の出
力がスイッチ回路SW3により切替えられて順次選択的
に入力されて基本波成分のみが180°移相される移相
手段10が設けられている。更にこの移相手段10によ
り180°移相された信号と元の信号を加算する波形歪
検査用加算手段12と、この加算手段12の加算出力を
所定の基準電位によりパルス化してディジタル・テスタ
2に送られる異常検出信号を出力する比較手段13が設
けられている。これらの加算手段12と比較手段13と
は一体にモジュール化されている。
The output of the amplifier 9 is transferred to a different route depending on the inspection item. In a route for inspecting waveform distortion including bit omission of the circuit device 3, outputs of the two amplifiers 9 are switched by the switch circuit SW3 and sequentially and selectively input, and only the fundamental wave component is shifted by 180 °. A phase means 10 is provided. Further, an adder 12 for waveform distortion inspection which adds the signal shifted by 180 ° by the phase shifter 10 and the original signal, and a digital tester 2 which pulsates the added output of the adder 12 with a predetermined reference potential and outputs Is provided with a comparison means 13 for outputting an abnormality detection signal sent to the microcomputer. The adding means 12 and the comparing means 13 are integrally modularized.

【0024】移相手段10は具体的には、図6に示すよ
うに、増幅器9の出力の基本波成分のみを90°移相す
る4個の移相回路61a,61b,61c及び61dが
直列に接続されて構成される。これらの移相回路61a
〜61dは例えば、図7に示すように、演算増幅器OP
と抵抗R1〜R3、及びコンデンサCを組み合わせて構
成される。例えば基本波周波数をf0=1kHzとした
とき、図7において、 2kΩ≦R1≦1MΩ, f0=1/2πCR3, 2kΩ≦R3≦1MΩ, を満たすように、各抵抗及びコンデンサの値が設定され
る。
As shown in FIG. 6, the phase shift means 10 is composed of four phase shift circuits 61a, 61b, 61c and 61d for shifting only the fundamental wave component of the output of the amplifier 9 by 90 °. It is connected to and configured. These phase shift circuits 61a
To 61d are, for example, as shown in FIG.
And the resistors R1 to R3 and the capacitor C. For example, when the fundamental frequency is f0 = 1 kHz, in FIG. 7, the values of the resistors and the capacitors are set so as to satisfy 2 kΩ ≦ R1 ≦ 1 MΩ, f0 = 1 / πCR3, 2 kΩ ≦ R3 ≦ 1 MΩ.

【0025】これにより、図8に示すように、f0=1
kHz成分を90°移相し、周波数0で移相量が180
°、周波数∞で移相量が0°となる移相特性が得られ
る。従って、初段の移相回路61aの出力信号D1と、
3段目の移相回路61cの出力信号D3とは、基本波成
分が180°ずれたものとなる。同様に、2段目の移相
回路61bの出力信号D2と、4段目の移相回路61d
の出力信号D4とは、基本波成分が180°ずれたもの
となる。
As a result, as shown in FIG.
The phase of the kHz component is shifted by 90 °, and the phase shift amount is 180 at the frequency of 0.
Thus, a phase shift characteristic in which the phase shift amount is 0 ° at ° and frequency Δ is obtained. Therefore, the output signal D1 of the first-stage phase shift circuit 61a,
The output signal D3 of the third-stage phase shift circuit 61c has a fundamental component shifted by 180 °. Similarly, the output signal D2 of the second-stage phase shift circuit 61b and the fourth-stage phase shift circuit 61d
The output signal D4 has a fundamental wave component shifted by 180 °.

【0026】波形歪検査用加算手段12は、移相手段1
0の4相出力信号の180°位相がずれたもの同士を加
算してビット抜け成分と低周波歪成分を取り出すための
もので、図9に示すように、移相手段10の4相出力信
号のうち、出力信号D1とD3を加算する第1の加算回
路91a、出力信号D2とD4を加算する第2の加算回
路91b、及びこれらの加算結果を更に加算する第3の
加算回路91cにより構成されている。
The waveform distortion inspection addition means 12 includes the phase shift means 1
The four-phase output signal of phase shifter 10 is used for extracting bit missing components and low-frequency distortion components by adding the four-phase output signals of 0 whose phases are shifted by 180 °, and as shown in FIG. Of these, a first addition circuit 91a for adding the output signals D1 and D3, a second addition circuit 91b for adding the output signals D2 and D4, and a third addition circuit 91c for further adding the addition results Have been.

【0027】ここで二つの加算回路91aと91bと
は、基本的に同じ出力を出すものであり、原理上はいず
れか一つあればよい。加算回路91a,91bのいずれ
か一方のみを用いた場合には、第3の加算回路91cも
不要となる。この実施例においては、第1,第2の加算
回路91a,91bを併設する事により、抽出すべき歪
成分について利得を稼ぐと同時に、一方のみに発生する
不要ノイズ成分に対して加算平均により影響を低減する
ことができ、これにより波形歪検出の精度を高いものと
している。
Here, the two adding circuits 91a and 91b basically output the same output, and any one of them may be used in principle. When only one of the adders 91a and 91b is used, the third adder 91c is not required. In this embodiment, by providing the first and second adder circuits 91a and 91b in parallel, gain is obtained for the distortion component to be extracted, and at the same time, the unnecessary noise component generated only on one side is affected by averaging. Can be reduced, thereby increasing the accuracy of waveform distortion detection.

【0028】この波形歪検査用加算手段12の出力は、
一旦モジュールの外に取り出され、ディジタル・テスタ
2により制御されるスイッチ回路SW4により選択され
て、比較手段13に入力される。比較手段13は、図9
に示すように、それぞれ異なる基準電位REF1,RE
F2(REF1<REF2)が与えられた二つのコンパ
レータ92a,92bと、それらの出力の論理和をとる
ORゲート93とから構成されて、REF1〜REF2
の範囲を外れる成分を検出するウインド・コンパレータ
である。このウインド・コンパレータの基準電位REF
1とREF2は、ディジタル・テスタ2からの直流電圧
(VR=1V〜10V)により可変制御される基準電
位設定回路94により作られる。具体的には基準電位設
定回路94では、入力直流電圧VRが電流に変換された
後、微小電圧に変換されて、例えば、REF1=10m
V〜100mV、REF2=100mV〜1000mV
の範囲で基準電位が設定される。なお、比較手段13の
基準電位レンジとは別に、加算手段12のゲインを可変
することにより、見かけ上パルス化のレンジ変更を行う
ことも可能である。
The output of the waveform distortion inspection addition means 12 is:
Once taken out of the module, it is selected by the switch circuit SW4 controlled by the digital tester 2 and input to the comparing means 13. The comparing means 13 is shown in FIG.
As shown in FIG.
It is composed of two comparators 92a and 92b to which F2 (REF1 <REF2) is given, and an OR gate 93 that takes the logical sum of their outputs.
Is a window comparator for detecting a component out of the range. The reference potential REF of this window comparator
1 and REF2 are generated by a reference potential setting circuit 94 variably controlled by a DC voltage (VR = 1V to 10V) from the digital tester 2. Specifically, in the reference potential setting circuit 94, the input DC voltage VR is converted into a current and then into a very small voltage, for example, REF1 = 10 m
V-100mV, REF2 = 100mV-1000mV
The reference potential is set in the range of. In addition, by changing the gain of the adding means 12 separately from the reference potential range of the comparing means 13, it is also possible to apparently change the range of pulse formation.

【0029】直線性検査の場合は、発振器4をオフとし
て第1,第2の回路デバイス3a,3bには正弦波信号
を入れず、代わってディジタル・テスタ2からの鋸歯状
波ディジタルデータ,を各回路デバイス3a,3b
に入力して、図11に示すような互いに逆相の10Hz
〜100Hzの鋸歯状波の出力電圧S1,S2を発生さ
せる。これらの逆相出力電圧は、直線性検査用加算手段
11によって加算される。この加算手段11による加算
結果は、スイッチ回路SW4により選択されて比較手段
13に入力され、やはり所定の基準電位でパルス化され
て、第1,第2の回路デバイス3a,3bの直線性の差
に起因する直線性歪検出信号を出力する。なお、アナロ
グの鋸歯状波発生手段を別途設置して、第1,第2の回
路デバイス3a,3bにアナログ信号して逆相の鋸歯状
波を入力することによっても同様の直線性検査が可能で
ある。
In the case of the linearity test, the oscillator 4 is turned off and the sine wave signal is not supplied to the first and second circuit devices 3a and 3b, but the sawtooth wave digital data from the digital tester 2 is used instead. Each circuit device 3a, 3b
And 10 Hz in opposite phases as shown in FIG.
The output voltages S1 and S2 in the form of sawtooth waves of about 100 Hz are generated. These negative phase output voltages are added by the linearity inspection addition means 11. The result of the addition by the adding means 11 is selected by the switch circuit SW4 and input to the comparing means 13, which is also pulsed at a predetermined reference potential to obtain the difference between the linearity of the first and second circuit devices 3a and 3b. And outputs a linear distortion detection signal caused by the above. A similar linearity test can be performed by separately installing an analog sawtooth wave generating means and inputting an analog signal to the first and second circuit devices 3a and 3b and inputting an opposite-phase sawtooth wave. It is.

【0030】この様に構成された回路検査装置のビット
抜けを含む波形歪検査の原理的動作を、図10を用いて
説明する。この波形歪検査は、二つ併置された回路デバ
イス3a,3bについて前述のように、一つずつ順次行
われる。図10は、そのひとつの回路デバイスの出力が
移相手段10に送られたときの動作波形である。初段移
相回路61aの出力信号D1には例えば図示のようなビ
ット抜け等に起因する高周波の歪成分N1,N2が含ま
れているとする。これらの高周波の歪成分は移相されな
いから、3段目の移相回路61cの出力信号D3にも同
様の歪成分N1,N2が含まれる。これらの出力信号D
1,D3は基本波成分のみが180°ずれているから、
波形歪検査用加算手段12で加算されると、図示のよう
に基本波成分は打ち消されて、高周波の歪成分N1,N
2と低周波の歪成分N0のみが取り出される。
The principle operation of a circuit distortion inspection including a missing bit in the circuit inspection apparatus thus configured will be described with reference to FIG. This waveform distortion inspection is sequentially performed on each of the two juxtaposed circuit devices 3a and 3b one by one as described above. FIG. 10 shows operation waveforms when the output of the one circuit device is sent to the phase shift means 10. It is assumed that the output signal D1 of the first-stage phase shift circuit 61a includes, for example, high-frequency distortion components N1 and N2 due to missing bits as shown in the figure. Since these high-frequency distortion components are not phase-shifted, the output signals D3 of the third-stage phase shift circuit 61c also include similar distortion components N1 and N2. These output signals D
For 1, D3, only the fundamental wave component is shifted by 180 °,
When added by the waveform distortion inspection addition means 12, the fundamental wave component is canceled as shown in the figure, and the high frequency distortion components N1, N
2 and only the low-frequency distortion component N0 are extracted.

【0031】なお、ビット抜けに起因するパルス的な高
周波成分については、例えばf0=1kHzに設定した
180°位相器を1段通して、元の信号と加算すること
によっても検出することが可能である。しかしこうする
と、1kHzより低周波の歪も互いに位相反転して加算
されて打ち消されてしまい、検出できなくなる。この実
施例においては、90°移相回路を2段通して元の信号
と加算することにより、パルス的な高周波成分だけでな
く、低周波の歪成分をも検出することを可能としてい
る。
The pulse-like high-frequency component caused by missing bits can be detected by, for example, passing through a 180 ° phase shifter set at f0 = 1 kHz and adding the original signal. is there. However, in this case, distortions having a frequency lower than 1 kHz are inverted with respect to each other and added to cancel each other, and cannot be detected. In this embodiment, not only a pulse-like high-frequency component but also a low-frequency distortion component can be detected by passing the signal through two stages of a 90 ° phase shift circuit and adding the original signal.

【0032】加算手段12での加算結果を、ウインド・
コンパレータを構成する比較手段13において、図10
に示すような二つの基準電位REF1,REF2により
パルス化すると、高周波の歪成分N1,N2を検出した
異常検出信号を得ることができる。この検出信号がディ
ジタル・テスタ2に送られて、例えば一定時間内に
“H”が検出されたときにNGを出力するという判定が
なされることになる。図10に示す低周波の歪成分やノ
イズ成分についても、比較手段13の基準電位を切替え
設定して同様の動作により異常検出を行うことができ
る。
The result of the addition by the adding means 12 is represented by a window
In comparison means 13 constituting a comparator, FIG.
By pulsing with two reference potentials REF1 and REF2 as shown in (1), an abnormality detection signal in which high-frequency distortion components N1 and N2 are detected can be obtained. This detection signal is sent to the digital tester 2, and for example, when "H" is detected within a predetermined time, it is determined that NG is output. With respect to the low frequency distortion component and the noise component shown in FIG. 10 as well, abnormality detection can be performed by switching and setting the reference potential of the comparison means 13 and performing the same operation.

【0033】図12は、一連の検査処理のディジタル・
テスタ2側のテストフローを簡単に示している。第1,
第2の二つの検査すべき回路デバイスをセットし(S
1)、先ずビット抜け検査を行い(S2)、その合否を
判定する(S3)。次に歪率検査を行い(S4)、同様
に合否を判定し(S5)、以下順次、ノイズレベル検査
(S6)とその合否判定(S7)、直線性検査(S8)
とその合否判定(S9)を繰り返し、良品判定処理(S
10)又は不良判定処理(S11)を行う。
FIG. 12 is a diagram showing a digital signal of a series of inspection processing.
The test flow on the tester 2 side is simply shown. First
The second two circuit devices to be tested are set (S
1) First, a bit missing check is performed (S2), and the pass / fail is determined (S3). Next, a distortion factor inspection is performed (S4), and a pass / fail judgment is similarly made (S5). Thereafter, a noise level test (S6) and its pass / fail judgment (S7) are sequentially performed, and a linearity test (S8).
And the pass / fail judgment (S9) are repeated, and the non-defective judgment processing (S9)
10) or a defect determination process (S11).

【0034】図13は、ビット抜け検査のより具体的な
処理フローである。初期設定ステップS21では、図1
に示すスイッチ回路SW1,SW2,SW3及びSW4
をa接点側に切替え(制御信号,,)、発振器4
の周波数及び出力レベルの設定(制御信号)、選択手
段6による減衰レベルの設定(制御信号)、増幅器9
の利得の設定(制御信号)、比較手段13の基準電位
REF1,REF2の設定(直流電圧=VR)を行
う。
FIG. 13 is a more specific processing flow of the bit missing inspection. In the initial setting step S21, FIG.
Switch circuits SW1, SW2, SW3 and SW4 shown in FIG.
Is switched to the contact a side (control signal ,,), and the oscillator 4
Of the frequency and output level (control signal), the setting of the attenuation level by the selection means 6 (control signal), the amplifier 9
(Control signal), and the reference potentials REF1 and REF2 of the comparing means 13 (DC voltage = VR).

【0035】そして初期設定された条件で、第1の回路
デバイス3aについて検査を行い(S22)、その合否
判定を行い(S23)、検査回数を判定して(S2
4)、定められた回数に達していなければ、選択手段6
での減衰量と増幅器9a,9bの利得を切替えて(S2
5)、同様の検査を所定回数繰り返す。第1の回路デバ
イス3aについて所定回数の検査を行った後、スイッチ
回路SW3をb接点側に切替えると共に、選択手段6及
び増幅器9の条件を初期化して(S26)、第2の回路
デバイス3bについて、同様の検査を入力レベルを切替
えて所定回数繰り返す(S27〜S30)。簡易的歪率
検査及びノイズレベル検査についても、比較手段13の
基準電位設定条件が異なるのみ同様の処理フローとな
る。
Then, under the initially set conditions, the first circuit device 3a is inspected (S22), its pass / fail judgment is made (S23), and the number of inspections is judged (S2).
4) If the predetermined number has not been reached, the selecting means 6
By switching the amount of attenuation in the amplifier and the gains of the amplifiers 9a and 9b (S2
5) The same inspection is repeated a predetermined number of times. After performing a predetermined number of inspections on the first circuit device 3a, the switch circuit SW3 is switched to the contact b side, and the conditions of the selection means 6 and the amplifier 9 are initialized (S26). The same inspection is repeated a predetermined number of times by switching the input level (S27 to S30). The same processing flow also applies to the simple distortion factor test and the noise level test, except that the reference potential setting condition of the comparing means 13 is different.

【0036】直線性の検査の処理フローは、図14のよ
うになる。初期設定ステップS41では、スイッチ回路
SW1,SW2をa接点側に設定し(制御信号)、ス
イッチ回路SW4をb接点側に設定し(制御信号)、
ディジタル鋸歯状波を発生し(データ,)、発振器
4のオフ設定(制御信号)、選択手段6による減衰レ
ベルの設定(制御信号)、増幅器9の利得の設定(制
御信号)、比較手段13の基準電位REF1,REF
2の設定(直流電圧)を行う。そして、直線性異常検
出信号による検査判定を行う(S42,S43)。なお
ノイズ検査については、この直線性検査と同じ処理フロ
ーにより行うことも可能である。
FIG. 14 shows a processing flow of the linearity inspection. In the initial setting step S41, the switch circuits SW1 and SW2 are set to the a contact side (control signal), and the switch circuit SW4 is set to the b contact side (control signal).
A digital saw-tooth wave is generated (data), the oscillator 4 is turned off (control signal), the attenuation level is set by the selection means 6 (control signal), the gain of the amplifier 9 is set (control signal), and the comparison means 13 is set. Reference potentials REF1, REF
Set 2 (DC voltage). Then, an inspection determination is performed based on the linearity abnormality detection signal (S42, S43). Note that the noise inspection can be performed according to the same processing flow as the linearity inspection.

【0037】以上説明したように、この実施例によれ
ば、モジュール化したテスト回路を共用し、ディジタル
・テスタを用いて、サウンドプロセッサ用LSIのよう
なアナログ入出力の回路デバイスのビット抜け、歪率、
ノイズレベル、直線性等の各種検査を効率的に行うこと
ができ、検査時間の短縮、検査コストの削減が可能とな
る。また、回路デバイスの入力側には複数ステップの減
衰量を選択できる減衰器が設けられ、出力側には入力側
での信号減衰分を戻すように複数ステップの利得を選択
できる増幅器が設けられているから、ビット抜けを含む
波形歪検査について、回路デバイスへの入力レベルを種
々変更しても、異常判定を行う比較手段部分のレンジ調
整が不要であるという利点を有する。
As described above, according to this embodiment, a module test circuit is used in common, and a digital tester is used to eliminate bit distortion and distortion in analog input / output circuit devices such as sound processor LSIs. rate,
Various inspections such as noise level and linearity can be efficiently performed, so that inspection time can be reduced and inspection cost can be reduced. Further, an attenuator capable of selecting a plurality of steps of attenuation is provided on the input side of the circuit device, and an amplifier capable of selecting a plurality of steps of gain so as to return the amount of signal attenuation on the input side is provided on the output side. Therefore, the waveform distortion test including missing bits has an advantage that even if the input level to the circuit device is variously changed, it is not necessary to adjust the range of the comparison means for performing the abnormality determination.

【0038】またこの実施例では、波形歪検査のための
移相手段として、90°位相がずれた4相出力信号を得
るように構成し、波形歪検査用加算手段には、これらの
4相出力信号のうち互いに逆相の信号を加算する第1及
び第2の二つの加算回路を併設し、これらの加算結果を
更に加算する第3の加算回路を設けている。これによ
り、検出しようとする波形歪成分について加算利得を大
きくすることができ、不要なノイズ成分は加算平均によ
って低減することができる。従って、精度の高い波形歪
検査が可能になる。更に、直線性検査については、二つ
の回路デバイスの比較により行われるから、効果的な検
査時間の短縮が可能である。
In this embodiment, a four-phase output signal having a 90 ° phase shift is obtained as a phase shift means for waveform distortion inspection, and the four-phase output signal is added to the waveform distortion inspection addition means. A first adder and a second adder for adding signals having phases opposite to each other among the output signals are provided in parallel, and a third adder for further adding these addition results is provided. Thus, the addition gain can be increased for the waveform distortion component to be detected, and unnecessary noise components can be reduced by averaging. Therefore, highly accurate waveform distortion inspection can be performed. Furthermore, since the linearity inspection is performed by comparing two circuit devices, it is possible to effectively reduce the inspection time.

【0039】この発明は、上記実施例に限られない。例
えば移相手段10については、図15に示すように、3
個の90°移相回路151a,151bおよび151c
を用いて構成することもできる。即ち原信号をそのまま
一つの出力信号D1として、先の実施例と同様の90°
ずつ位相がずれた4相出力信号D1〜D4を得ることが
できる。また、90°移相回路については、図16に示
すように、図7とは抵抗R3とコンデンサCの配置を逆
にした構成としてもよい。各抵抗とコンデンサを先の実
施例と同様の条件に設定することにより、図17に示す
移相特性が得られる。従ってこの移相回路を2段縦続接
続して、原信号と180°移相信号とを加算することに
より、先の実施例と同様に高周波歪成分と低周波歪成分
を抽出することができる。
The present invention is not limited to the above embodiment. For example, as shown in FIG.
90 ° phase shift circuits 151a, 151b and 151c
Can also be used. That is, the original signal is used as it is as one output signal D1 at 90 ° as in the previous embodiment.
It is possible to obtain four-phase output signals D1 to D4, each of which is out of phase. Further, as shown in FIG. 16, the 90 ° phase shift circuit may have a configuration in which the arrangement of the resistor R3 and the capacitor C is reversed from that in FIG. The phase shift characteristics shown in FIG. 17 can be obtained by setting the respective resistors and capacitors under the same conditions as in the previous embodiment. Therefore, by connecting these phase shift circuits in cascade in two stages and adding the original signal and the 180 ° phase shift signal, high frequency distortion components and low frequency distortion components can be extracted in the same manner as in the previous embodiment.

【0040】更に、A/D単独の回路デバイスの場合に
は、スイッチ回路SW1,SW2をb接点側に切替えて
出力段にD/Aコンバータ7a,7bを入れることによ
り対応でき、D/A単独の回路デバイスの場合は特性の
正確なA/Dコンバータを入力段に設置するか、あるい
はディジタル・テスタ2からディジタル波形を入力する
ことにより対応することができる。また、A/D,D/
A以外の各種アナログ回路デバイスの歪率、直線性、ノ
イズレベルの検査にも同様にこの発明を適用することが
できる。
Further, in the case of an A / D-only circuit device, it can be dealt with by switching the switch circuits SW1 and SW2 to the contact b side and inserting D / A converters 7a and 7b in the output stage. Can be handled by installing an A / D converter having accurate characteristics in the input stage or by inputting a digital waveform from the digital tester 2. A / D, D /
The present invention can be similarly applied to inspection of the distortion factor, linearity, and noise level of various analog circuit devices other than A.

【0041】[0041]

【発明の効果】以上述べたようにこの発明によれば、デ
ィジタル・テスタを用いて、アナログ回路デバイスの各
種検査を簡単かつ効率的に行うことができる回路検査装
置が得られる。特に、回路デバイスの入力側に複数ステ
ップの減衰量を選択できる減衰器を設け、出力側に入力
側での信号減衰分を戻すように複数ステップの利得を選
択できる増幅器を設けることによって、波形歪検査につ
いて、回路デバイスへの入力レベルを種々変更しても、
異常判定を行う比較手段でのレンジ調整を不要とするこ
とができる。また直線性検査については、二つの回路デ
バイスの比較により行うことにより、検査時間の短縮が
図られる。
As described above, according to the present invention, it is possible to obtain a circuit inspection apparatus that can easily and efficiently perform various inspections of an analog circuit device using a digital tester. In particular, by providing an attenuator capable of selecting a plurality of steps of attenuation on the input side of the circuit device and providing an amplifier capable of selecting a plurality of steps of gain so as to return the signal attenuation on the input side on the output side, the waveform distortion can be reduced. Regarding inspection, even if the input level to the circuit device is variously changed,
Range adjustment by comparison means for performing abnormality determination can be eliminated. Further, the linearity inspection is performed by comparing two circuit devices, thereby shortening the inspection time.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の一実施例による回路検査装置の構
成を示す。
FIG. 1 shows a configuration of a circuit inspection apparatus according to an embodiment of the present invention.

【図2】 同装置が検査対象とする回路デバイスの例を
示す。
FIG. 2 shows an example of a circuit device to be inspected by the apparatus.

【図3】 同装置における減衰器の構成を示す。FIG. 3 shows a configuration of an attenuator in the device.

【図4】 同装置における選択手段の構成を示す。FIG. 4 shows a configuration of a selection unit in the apparatus.

【図5】 同装置における増幅器の構成を示す。FIG. 5 shows a configuration of an amplifier in the device.

【図6】 同装置における移相手段の構成を示す。FIG. 6 shows a configuration of a phase shift means in the apparatus.

【図7】 図6の移相手段に用いる90°移相回路の構
成を示す。
FIG. 7 shows a configuration of a 90 ° phase shift circuit used for the phase shift means of FIG. 6;

【図8】 図7の移相回路の移相特性を示す。FIG. 8 shows phase shift characteristics of the phase shift circuit of FIG. 7;

【図9】 同装置における波形歪検査用加算手段及び比
較手段の構成を示す。
FIG. 9 shows a configuration of a waveform distortion inspection adder and a comparator in the same device.

【図10】 同装置による波形歪検査の動作を説明する
ための波形図である。
FIG. 10 is a waveform chart for explaining an operation of a waveform distortion inspection by the apparatus.

【図11】 同装置による直線性検査に用いる鋸歯状波
信号を示す。
FIG. 11 shows a sawtooth signal used for a linearity test by the apparatus.

【図12】 同装置のディジタル・テスタ側の処理フロ
ーを示す。
FIG. 12 shows a processing flow on the digital tester side of the apparatus.

【図13】 ビット抜け検査の処理フローを示す。FIG. 13 shows a processing flow of a missing bit check.

【図14】 直線性検査の処理フローを示す。FIG. 14 shows a processing flow of a linearity test.

【図15】 他の実施例の移相手段の構成を示す。FIG. 15 shows a configuration of a phase shift unit of another embodiment.

【図16】 他の実施例の90°移相回路の構成を示
す。
FIG. 16 shows a configuration of a 90 ° phase shift circuit of another embodiment.

【図17】 図16の移相回路の移相特性を示す。17 shows a phase shift characteristic of the phase shift circuit of FIG.

【符号の説明】[Explanation of symbols]

1…デバイス搭載手段、2…ディジタル・テスタ、3
a,3b…検査すべき回路デバイス、4…発振器、5…
減衰器、6…選択手段、7a,7b…D/Aコンバー
タ、8a,8b…フィルタ、9a,9b…増幅器、10
…移相手段、11…直線性検査用加算手段、12…波形
歪検査用加算手段、13…比較手段、SW1〜SW4…
スイッチ回路。
1: Device mounting means, 2: Digital tester, 3
a, 3b: circuit device to be inspected, 4: oscillator, 5 ...
Attenuator, 6 ... selecting means, 7a, 7b ... D / A converter, 8a, 8b ... filter, 9a, 9b ... amplifier, 10
... Phase shift means, 11 ... Addition means for linearity inspection, 12 ... Addition means for waveform distortion inspection, 13 ... Comparison means, SW1 to SW4 ...
Switch circuit.

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 ディジタル・テスタによってアナログ回
路デバイスを検査する装置であって、 検査すべき第1及び第2の回路デバイスを併置するため
のデバイス搭載手段と、 正弦波信号を出力する発振手段と、 この発振手段の出力を複数ステップで減衰した電圧を出
力する減衰手段と、 この減衰手段からの複数ステップの出力電圧の一つを前
記ディジタル・テスタからの指示により選択して前記第
1及び第2の回路デバイスに入力する選択手段と、 前記ディジタル・テスタからの指示により選択される複
数ステップの利得をもって前記第1及び第2の回路デバ
イスの出力をそれぞれ増幅する第1及び第2の増幅手段
と、 前記第1及び第2の増幅手段の出力が順次選択的に入力
されてその出力の基本波成分のみを180°移相する移
相手段と、 この移相手段により180°移相した信号と元の信号と
を加算する波形歪検査用加算手段と、 前記発振手段の出力をオフにして前記第1及び第2の回
路デバイスに互いに逆位相の鋸歯状波信号を入力したと
きの前記第1及び第2の増幅手段の出力を加算する直線
性検査用加算手段と、 前記波形歪検査用加算手段又は直線性検査用加算手段の
加算出力が選択的に入力されて、前記ディジタル・テス
タからの指示により設定される基準電位により前記加算
出力をパルス化して前記ディジタル・テスタに送られる
異常検出信号を出力する比較手段とを備えたことを特徴
とする回路検査装置。
1. An apparatus for testing an analog circuit device using a digital tester, comprising: device mounting means for juxtaposing first and second circuit devices to be tested; and oscillating means for outputting a sine wave signal. An attenuating means for outputting a voltage obtained by attenuating the output of the oscillating means in a plurality of steps; and selecting one of the plurality of steps of the output voltage from the attenuating means in accordance with an instruction from the digital tester to select the first and the second output voltages. Selecting means for inputting to the second circuit device; and first and second amplifying means for amplifying outputs of the first and second circuit devices, respectively, with a plurality of steps of gains selected by an instruction from the digital tester. Phase shift means for selectively inputting the outputs of the first and second amplifying means sequentially and shifting only the fundamental wave component of the output by 180 °; A waveform distortion inspection adding means for adding the signal shifted by 180 ° to the original signal by the phase shifting means; and turning off the output of the oscillating means to the first and second circuit devices. A linearity checking addition means for adding the outputs of the first and second amplifying means when a sawtooth signal is input; and an addition output of the waveform distortion checking addition means or the linearity checking addition means. And a comparison means for pulsating the added output with a reference potential set by an instruction from the digital tester and outputting an abnormality detection signal sent to the digital tester. Circuit inspection equipment.
【請求項2】 ディジタル・テスタによってアナログ回
路デバイスの波形歪を検査する装置であって、 正弦波信号を出力する発振手段と、 この発振手段の出力を複数ステップで減衰した電圧を出
力する減衰手段と、 この減衰手段からの複数ステップの出力電圧の一つを前
記ディジタル・テスタからの指示により選択して前記回
路デバイスに入力する選択手段と、 前記ディジタル・テスタからの指示により選択される複
数ステップの利得をもって前記回路デバイスの出力を増
幅する増幅手段と、 この増幅手段の出力の基本波成分のみを180°移相す
る移相手段と、 この移相手段により180°移相した信号と元の信号と
を加算する波形歪検査用加算手段と、 この加算手段の出力を所定の基準電位によりパルス化し
て前記ディジタル・テスタに送られる波形歪検出信号を
出力する比較手段とを備えたことを特徴とする回路検査
装置。
2. An apparatus for inspecting a waveform distortion of an analog circuit device using a digital tester, comprising: oscillating means for outputting a sine wave signal; and attenuating means for outputting a voltage obtained by attenuating the output of the oscillating means in a plurality of steps. Selecting means for selecting one of a plurality of output voltages from the attenuating means in accordance with an instruction from the digital tester and inputting it to the circuit device; and selecting a plurality of steps in accordance with an instruction from the digital tester. Amplifying means for amplifying the output of the circuit device with a gain of: phase shifting means for shifting only the fundamental wave component of the output of the amplifying means by 180 °; and a signal 180 ° shifted by the phase shifting means and the original signal. A waveform distortion inspection adding means for adding a signal to the digital tester; Circuit testing apparatus characterized by comprising a comparison means for outputting a waveform distortion detection signal sent.
【請求項3】 前記移相手段は、前記増幅手段の出力の
基本波成分のみを90°移相する移相回路を2個接続し
て構成されていることを特徴とする請求項1又は2に記
載の回路検査装置。
3. The phase shifter according to claim 1, wherein the phase shifter is configured by connecting two phase shifters for shifting only the fundamental wave component of the output of the amplifier by 90 °. The circuit inspection device according to 1.
【請求項4】 前記移相手段は、前記増幅手段の出力の
基本波成分のみを90°移相する移相回路を3個又は4
個接続して、基本波成分が90°ずつ位相がずれた4相
出力信号を得るものであり、 前記波形歪検査用加算手段は、前記4相出力信号のうち
180°位相がずれた信号同士を加算する第1及び第2
の加算回路と、これら第1及び第2の加算回路の加算結
果を更に加算する第3の加算回路とから構成されている
ことを特徴とする請求項1又は2に記載の回路検査装
置。
4. The phase shift means comprises three or four phase shift circuits for shifting only the fundamental wave component of the output of the amplification means by 90 °.
And a four-phase output signal whose fundamental component is shifted by 90 ° from each other to obtain a four-phase output signal. First and second to add
The circuit inspection apparatus according to claim 1, further comprising: an addition circuit of (1) and a third addition circuit that further adds the addition results of the first and second addition circuits.
【請求項5】 ディジタル・テスタによってアナログ回
路デバイスの直線性を検査する装置であって、 併置された検査すべき第1及び第2の回路デバイスに互
いに逆位相の鋸歯状信号を入力する入力手段と、 前記第1及び第2の回路デバイスの出力電圧を加算する
直線性検査用加算手段と、 この加算手段の出力電圧を所定の基準電位によりパルス
化して前記ディジタル・テスタに送られる前記第1及び
第2の回路デバイスの直線性の差に起因する直線性歪検
出信号を出力する比較手段とを備えたことを特徴とする
回路検査装置。
5. An apparatus for inspecting the linearity of an analog circuit device by a digital tester, comprising: input means for inputting sawtooth signals having phases opposite to each other to first and second circuit devices to be inspected which are juxtaposed. A linearity check adding means for adding output voltages of the first and second circuit devices; and a first voltage which is output to the digital tester by pulsing an output voltage of the adding means with a predetermined reference potential. And a comparing means for outputting a linear distortion detection signal caused by a difference in linearity of the second circuit device.
JP8109674A 1996-04-30 1996-04-30 Circuit inspection equipment Expired - Fee Related JP3033491B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8109674A JP3033491B2 (en) 1996-04-30 1996-04-30 Circuit inspection equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8109674A JP3033491B2 (en) 1996-04-30 1996-04-30 Circuit inspection equipment

Publications (2)

Publication Number Publication Date
JPH09292446A JPH09292446A (en) 1997-11-11
JP3033491B2 true JP3033491B2 (en) 2000-04-17

Family

ID=14516311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8109674A Expired - Fee Related JP3033491B2 (en) 1996-04-30 1996-04-30 Circuit inspection equipment

Country Status (1)

Country Link
JP (1) JP3033491B2 (en)

Also Published As

Publication number Publication date
JPH09292446A (en) 1997-11-11

Similar Documents

Publication Publication Date Title
JP3050825B2 (en) Method for improving measurement accuracy in electronic equipment and electronic equipment with increased measurement accuracy
JP4498184B2 (en) Linearity compensation circuit
KR101330562B1 (en) Current measurement circuit and method of diagnosing faults in same
Pintelon et al. Experimental characterization of operational amplifiers: a system identification approach-Part I: theory and simulations
TWI603097B (en) Active shunt ammeter apparatus and method
US5929628A (en) Apparatus and method for performing amplitude calibration in an electronic circuit tester
WO1997027493A1 (en) Comparator for semiconductor testing device
US7429939B2 (en) Signal analysis using dual converters and cross spectrum
JP2007129718A (en) Digital log amplifier for ultrasonic testing
JP2008286699A (en) Signal input and output device, testing device, and electronic device
JP3033491B2 (en) Circuit inspection equipment
JP4625453B2 (en) Measuring circuit with improved accuracy
KR100555544B1 (en) Apparatus for generating test stimulus signal having current source regardless of internal impedance value of a device under test
US7610178B2 (en) Noise reduction filter for trigger circuit
Gervasoni et al. FPGA-based lock-in amplifier with sub-ppm resolution working up to 6 MHz
JPH08189845A (en) Digital measuring instrument
KR20020084363A (en) Apparatus and method for testing linearity character of analog to digital converter
US6801868B1 (en) Real time calibration method for signal conditioning amplifiers
JP2006279132A (en) Testing device for d/a converter and its testing method
JP3186476B2 (en) Waveform distortion detector
JP3845603B2 (en) Test circuit for semiconductor integrated circuit
CN110337596B (en) Sensor device with a sensor for performing environmental detection by means of sound waves
US6784654B2 (en) Signal reproduction block
WO2023238673A1 (en) Semiconductor integrated circuit and self-diagnostic method
KR101810067B1 (en) Impedance magnitude and phase measurement circuit using sampling scheme

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080218

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090218

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090218

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100218

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110218

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120218

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees