JP3031295B2 - Active matrix type liquid crystal display - Google Patents

Active matrix type liquid crystal display

Info

Publication number
JP3031295B2
JP3031295B2 JP15232097A JP15232097A JP3031295B2 JP 3031295 B2 JP3031295 B2 JP 3031295B2 JP 15232097 A JP15232097 A JP 15232097A JP 15232097 A JP15232097 A JP 15232097A JP 3031295 B2 JP3031295 B2 JP 3031295B2
Authority
JP
Japan
Prior art keywords
liquid crystal
pixel
pixels
crystal display
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP15232097A
Other languages
Japanese (ja)
Other versions
JPH112837A (en
Inventor
道昭 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP15232097A priority Critical patent/JP3031295B2/en
Publication of JPH112837A publication Critical patent/JPH112837A/en
Application granted granted Critical
Publication of JP3031295B2 publication Critical patent/JP3031295B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]

Landscapes

  • Physics & Mathematics (AREA)
  • Liquid Crystal (AREA)
  • Nonlinear Science (AREA)
  • Geometry (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【発明の属する技術分野】本発明は、液晶表示装置に関
し、特にIPS(In Plane Switchin
g)モードのアクティブマトリクス型液晶表示装置に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly to an IPS (In Plane Switch).
g) Mode active matrix type liquid crystal display device.

【0001】[0001]

【従来の技術】従来の一般的なアクティブマトリクス型
液晶表示装置の構成を図8を用いて説明する。従来のア
クティブマトリクス型液晶表示装置では、マトリクス状
に配置された画素に対して、その行および列と同数のゲ
ート線およびデータ線を用いて駆動される。たとえば水
平方向にRGBそれぞれ640画素、垂直方向に480
画素を有するVGA(Video Graphics
Array)方式のカラー表示のアクティブマトリクス
液晶表示装置では、画素の選択信号用として480本の
ゲート線801、各画素に保持する信号電圧の伝送用と
して640×3本のデータ線802が必要となる。さら
にそれぞれのゲート線801とデータ線802の交点に
薄膜トランジスタ(TFT)804が設けられ、それを
介して画素803が接続される。それらゲート線801
およびデータ線802を駆動するためには同数の走査線
ドライバー805および信号線ドライバー806が必要
となる。多階調を表示する場合、デジタル駆動が一般的
であるが、その場合には信号線ドライバ806は6bi
t分解能であれば極性反転駆動も考えあわせると128
レベルの電圧を出力する必要があるため、単にゲート線
に順次に選択パルスを出力するのみの走査線ドライバ8
05に比べてかなり高価であり、コストがかさむ問題を
有していた。
2. Description of the Related Art The structure of a conventional general active matrix type liquid crystal display device will be described with reference to FIG. In a conventional active matrix liquid crystal display device, pixels arranged in a matrix are driven using the same number of gate lines and data lines as the rows and columns. For example, 640 pixels each for RGB in the horizontal direction and 480 pixels in the vertical direction
VGA (Video Graphics) having pixels
An active matrix liquid crystal display device for color display of the (Array) system requires 480 gate lines 801 for a pixel selection signal and 640 × 3 data lines 802 for transmitting a signal voltage held in each pixel. . Further, a thin film transistor (TFT) 804 is provided at an intersection of each gate line 801 and data line 802, and a pixel 803 is connected through the thin film transistor (TFT) 804. Those gate lines 801
To drive the data lines 802, the same number of scanning line drivers 805 and signal line drivers 806 are required. In the case of displaying multiple gradations, digital driving is generally used. In that case, the signal line driver 806 has 6 bi
When the resolution is t, the polarity inversion drive is considered as 128.
Since it is necessary to output a voltage of a level, the scanning line driver 8 merely outputs a selection pulse to the gate line sequentially.
05, which is considerably expensive, and has the problem of increasing costs.

【0002】また、液晶表示装置は携帯の用途も多く、
低消費電力化が求められ、液晶表示装置の消費電力に関
しても、ゲート線のいずれか1本のみにパルスを送出す
る走査線ドライバーに比べて、数が多く、かつ並列に動
作する信号線ドライバーの消費電力は桁ちがいに大き
く、これらデータ線や信号ドライバーの消費電力を小さ
くする必要があった。
[0002] In addition, the liquid crystal display device has many portable uses,
Low power consumption is required, and the power consumption of a liquid crystal display device is larger than that of a scanning line driver that sends a pulse to only one of the gate lines, and the number of signal line drivers that operate in parallel is large. The power consumption is incomparably high, and it is necessary to reduce the power consumption of these data lines and signal drivers.

【0003】これらコストおよび消費電力の問題を解決
する案として、特開平3−38689、特開平5−26
5045、特開平6−148680で開示されたアクテ
ィブマトリクス型液晶表示装置があり、その内容を図9
を用いて説明する(以下、従来例1または倍速駆動法と
呼ぶ)。図9(a)は4列2行分の画素配置を示した平
面図であり、(b)はその駆動方法を説明する図であ
る。たとえば前述したVGA方式のカラー液晶表示を行
うものでは480行×1920列の画素を表示するの
に、走査方向の1表示ラインに対して2本づつ割り当て
られた960本のゲート線901,902および960
本のデータ線903,904を持ち、各データ線903
の左側に配置され、上側に配置される一方のゲート線9
01に接続された第1の薄膜トランジスタを介して駆動
される画素905と、データ線の右に配置され、下側に
配置される他方のゲート線901に接続された第2の薄
膜トランジスタを介して駆動される画素906により構
成される。
[0003] To solve these problems of cost and power consumption, Japanese Patent Application Laid-Open No. 3-38689 and Japanese Patent Application Laid-Open No. 5-26 are proposed.
5045, there is an active matrix type liquid crystal display device disclosed in JP-A-6-148680.
(Hereinafter referred to as Conventional Example 1 or double speed driving method). FIG. 9A is a plan view showing a pixel arrangement of four columns and two rows, and FIG. 9B is a diagram for explaining a driving method thereof. For example, in the above-described VGA type color liquid crystal display, 960 gate lines 901 and 902 and two 960 gate lines 901 and 902 are assigned to one display line in the scanning direction to display pixels of 480 rows × 1920 columns. 960
It has three data lines 903 and 904, and each data line 903
One of the gate lines 9 disposed on the left side of the
01 is driven through the first thin film transistor connected to the first thin film transistor, and is driven through the second thin film transistor connected to the other gate line 901 disposed to the right of the data line and below the data line. 906.

【0004】図9(b)はこれら画素の駆動方法を説明
する図で、水平走査期間915を2分し、第1の走査期
間916と第2の走査期間917に分け、第1の走査期
間916でデータ線903の片側に配置された一方の画
素905を駆動し、第2の走査期間917で他方の画素
906を駆動するように従来の2倍の速度で走査線およ
びデータ線を駆動するものである。また、画素への書き
込みの順序についてはたとえば以下のように行う。デー
タ線903に接続された画素については、ゲート線の順
により、画素905→906→907→908の順に書
き込みを行い、データ線904に接続された画素につい
ても同様に、画素909→910→912→911の順
に書き込みを行う。
FIG. 9B is a diagram for explaining a method of driving these pixels. The horizontal scanning period 915 is divided into two, a first scanning period 916 and a second scanning period 917. At 916, one pixel 905 disposed on one side of the data line 903 is driven, and during the second scanning period 917, the scanning line and the data line are driven at twice the speed of the related art so as to drive the other pixel 906. Things. The order of writing to the pixels is performed, for example, as follows. The pixels connected to the data line 903 are written in the order of the pixels 905 → 906 → 907 → 908 in the order of the gate lines, and the pixels connected to the data line 904 are similarly written in the pixels 909 → 910 → 912. → Write in the order of 911.

【0005】上述のごとく、従来例1の画素アレイ構成
および駆動方法によればデータ線の数と信号ドライバー
の数を半減でき、コストおよび消費電力を削減できるこ
とが言われていた。
As described above, it is said that the number of data lines and the number of signal drivers can be halved, and the cost and power consumption can be reduced according to the pixel array configuration and the driving method of Conventional Example 1.

【0006】しかし、従来例1の駆動方法では以下の問
題点がある。前述の通り、第1の走査期間916におい
て第1の画素905に、第2の走査期間917において
第2の画素906,910に信号が書き込まれるが、こ
の時、第1の画素905は第2の画素906,910の
書き込み時に、画素905と画素906の間の寄生容量
C1および画素905と画素910の間の寄生容量C2
により変動をうける。画素の全体容量をCtot、デー
タ信号の振幅をVDとすると、変動電圧Vpp918は Vpp=(C1−C2)/Ctot*VD となる。画素905と画素906の間にはデータ線があ
るが、画素905と画素910の間には電位線がないた
め、一般にC2はC1より非常に大きく、画素905と
906の間隔および画素905と画素910の間隔を1
0μm程度とすると、Vpp〜300mV程度となる。
However, the driving method of the conventional example 1 has the following problems. As described above, a signal is written to the first pixel 905 in the first scanning period 916 and a signal is written to the second pixels 906 and 910 in the second scanning period 917. At this time, the first pixel 905 At the time of writing to the pixels 906 and 910, the parasitic capacitance C1 between the pixels 905 and 906 and the parasitic capacitance C2 between the pixels 905 and 910.
Subject to fluctuations. Assuming that the total capacitance of the pixel is Ctot and the amplitude of the data signal is VD, the fluctuating voltage Vpp918 becomes Vpp = (C1−C2) / Ctot * VD. Since there is a data line between the pixel 905 and the pixel 906, but there is no potential line between the pixel 905 and the pixel 910, generally, C2 is much larger than C1, the interval between the pixels 905 and 906, and the pixel 905 and the pixel 910 interval is 1
If it is about 0 μm, it will be about Vpp to 300 mV.

【0007】よって第1の画素905と第2の画素90
6,910は一般に300mV程度の電圧差があり、中
間調などを表示した場合、画素の輝度が一定ではなく、
表示品位が劣化する問題を有した。また、これらの表示
品位の劣化を防ぐには、画素間隔を広げる必要があり、
光透過領域が減る問題を有した。
Therefore, the first pixel 905 and the second pixel 90
6,910 generally has a voltage difference of about 300 mV, and when displaying a halftone or the like, the brightness of the pixels is not constant,
There was a problem that the display quality deteriorated. In addition, in order to prevent such display quality deterioration, it is necessary to increase the pixel interval,
There is a problem that the light transmission area is reduced.

【0008】さて、上記例では説明を省略したが、これ
らの駆動方法の提案は、対向した基板間に電界を印加
し、配向した液晶分子の分子軸の方向(以下、ディレク
タと呼ぶ)を基板に対して垂直方向に回転させて表示を
行うTN(Twisted Nematic)モードの
液晶表示装置に関するものである。それに対して広視野
角が可能な液晶表示装置として、基板面に対して平行な
方向に電界を印加し、液晶分子を基板面に平行な面内で
回転させて表示を行うIPS(In PlaneSwi
tching)モードなどがある。IPSモードの液晶
表示装置は、視点を動かしても基本的に液晶分子の短軸
方向のみ見ており、液晶表示装置の視野角依存性が少な
く、TNモードの液晶表示装置に比較して、広視野角を
達成することができる。このためTVモニターの様に複
数人ないしは多方向からみる用途など大画面の広い視野
角を必要とする分野にはIPSモードが使用されると思
われる。
Although description has been omitted in the above example, the proposal of these driving methods is to apply an electric field between the opposing substrates and to set the direction of the molecular axis of the aligned liquid crystal molecules (hereinafter referred to as director) to the substrates. The present invention relates to a TN (Twisted Nematic) mode liquid crystal display device that performs display by rotating in a vertical direction with respect to a liquid crystal display device. On the other hand, as a liquid crystal display device capable of a wide viewing angle, an IPS (In Plane Swi) that performs display by applying an electric field in a direction parallel to the substrate surface and rotating liquid crystal molecules in a plane parallel to the substrate surface.
tching) mode. The IPS mode liquid crystal display device basically looks only in the short axis direction of the liquid crystal molecules even when the viewpoint is moved, has a small viewing angle dependency of the liquid crystal display device, and is wider than the TN mode liquid crystal display device. A viewing angle can be achieved. For this reason, the IPS mode is considered to be used in a field requiring a large viewing angle with a large screen, such as a TV monitor, such as an application viewed from a plurality of persons or from multiple directions.

【0009】そのようなIPSモードの液晶表示装置と
しては、特開平7−36058号公報(以下、従来例
2)に開示されている液晶表示装置などが知られてい
る。図10は従来例2の液晶表示装置を説明する図であ
り、(a)はその平面図であり、(b)はそのTFT部
の断面図であり、(c)はそのデータ線まわりの断面図
である。従来例2の液晶表示装置は図10に示されてい
るように、ゲート線1001とデータ線1002と、共
通線1003と共通電極1005と、画素電極1004
と薄膜トランジスタ1006(Thin Film T
ransistor、以下TFTと呼ぶ)とを備えてい
る。このうちTFTはTFT側ガラス基板1011上に
設けられたゲート電極1007と、該ゲート電極を覆う
ようにして設けられたゲート絶縁膜1012と、このゲ
ート絶縁膜上に形成されたドレイン電極1008および
ソース電極1009ならびにa−Si層1010と、そ
れらをすべて覆うようにして設けられたパッシベーショ
ン膜1013とを備えている。この構造は、ゲート電極
の上部にソースおよびドレイン電極がある構造(ボトム
ゲート構造)であるために、一般には逆スタガ構造と呼
ばれている。またゲート線1001はTFTのゲート電
極1007に対して、データ線1002はドレイン電極
1008に対して、画素電極1004はソース電極10
09に対して、共通線1003は共通電極1005に対
してそれぞれ電気的に接続されている。また、パッシベ
ーション膜1013上には、液晶分子を液晶動作モード
に適した配列や傾き(プレチルト)に制御するための配
向膜1014が設けられており、TFT側ガラス基板1
011から配向膜1014までの構成要素にてTFT基
板1019を形成している。さらにこのTFT基板10
19と、液晶分子が封止された液晶層1021と、およ
び色層1016やブラックマトリクス層1017、配向
膜1015を有するカラーフィルター基板1020(以
下、CF基板と呼ぶ)とで一つの液晶表示装置を形成し
ている。
As such an IPS mode liquid crystal display device, a liquid crystal display device disclosed in Japanese Patent Application Laid-Open No. 7-36058 (hereinafter, Conventional Example 2) is known. FIGS. 10A and 10B are views for explaining the liquid crystal display device of Conventional Example 2, in which FIG. 10A is a plan view, FIG. 10B is a cross-sectional view of the TFT portion, and FIG. FIG. As shown in FIG. 10, the liquid crystal display device of Conventional Example 2 has a gate line 1001, a data line 1002, a common line 1003, a common electrode 1005, and a pixel electrode 1004.
And thin film transistor 1006 (Thin Film T)
(hereinafter referred to as TFT). The TFT includes a gate electrode 1007 provided on a TFT-side glass substrate 1011, a gate insulating film 1012 provided so as to cover the gate electrode, a drain electrode 1008 formed on the gate insulating film, and a source. An electrode 1009, an a-Si layer 1010, and a passivation film 1013 provided so as to cover them all are provided. This structure is generally called an inverted staggered structure because it has a structure in which a source electrode and a drain electrode are provided above a gate electrode (a bottom gate structure). The gate line 1001 is for the gate electrode 1007 of the TFT, the data line 1002 is for the drain electrode 1008, and the pixel electrode 1004 is for the source electrode 107.
09, the common line 1003 is electrically connected to the common electrode 1005, respectively. Further, on the passivation film 1013, an alignment film 1014 for controlling the alignment and tilt (pretilt) of the liquid crystal molecules suitable for the liquid crystal operation mode is provided.
A TFT substrate 1019 is formed by components from 011 to an alignment film 1014. Further, the TFT substrate 10
19, a liquid crystal layer 1021 in which liquid crystal molecules are sealed, and a color filter substrate 1020 (hereinafter, referred to as a CF substrate) including a color layer 1016, a black matrix layer 1017, and an alignment film 1015 to form one liquid crystal display device. Has formed.

【0010】このような特徴を有する従来例2において
は、TNモードに比べ、広視野角化が可能であるが、画
素内に画素電極1004と共通電極1005からなる電
極対を設ける必要があるため、TNモードに比べて光の
透過領域1022が少なく、液晶表示装置の透過率が小
さい。そのため、明るく表示品位に優れた液晶表示装置
を得るためにはバックライト輝度をあげる必要があり、
TNモードに比べて消費電力が大きくなる。
In Conventional Example 2 having such characteristics, a wider viewing angle can be achieved than in the TN mode, but it is necessary to provide an electrode pair including a pixel electrode 1004 and a common electrode 1005 in a pixel. , The light transmission region 1022 is smaller than that in the TN mode, and the transmittance of the liquid crystal display device is small. Therefore, in order to obtain a bright and excellent display quality liquid crystal display device, it is necessary to increase the backlight luminance,
Power consumption is higher than in the TN mode.

【0011】一方、論文“Electric Fiel
d Analysis in TFT−LCDs wi
th In−Plane−Switching Mod
eof Nematic LCs”(Eurodisp
lay '96 Digest 5.1 P.49,以
下、従来例3)にはIPSモードの液晶表示装置におけ
る、データ線の漏れ電界による液晶にかかる電界の乱れ
のメカニズムが述べられている。図11はデータ線の漏
れ電界1116による液晶にかかる電界1115の乱れ
を説明する図である。たとえばデータ線1114には正
極性の12Vの信号電圧がかかっており、画素1101
には負極性の2Vの電圧がかかっており、共通電極11
02には基準電圧7Vがかかっているとする。データ線
1114の漏れ電界1116は図11のように表示部内
部に侵入して、液晶分子を乱してから共通電極1102
に終端する。このため、液晶分子が乱れた領域はCF基
板1112上に設けたブラックマトリクス層1109の
幅を広くして、必要なレベルまで遮光を行う必要があ
る。よって、TNモードに比べて、ますます光透過領域
は小さくなる。
On the other hand, the paper "Electric Field"
d Analysis in TFT-LCDs wi
th In-Plane-Switching Mod
eof Nematic LCs "(Eurodisp
ray '96 Digest 5.1 P.E. 49, hereinafter, the conventional example 3) describes a mechanism of the disturbance of the electric field applied to the liquid crystal due to the leakage electric field of the data line in the IPS mode liquid crystal display device. FIG. 11 is a diagram for explaining the disturbance of the electric field 1115 applied to the liquid crystal due to the leakage electric field 1116 of the data line. For example, a positive signal voltage of 12 V is applied to the data line 1114 and the pixel 1101
Is applied with a negative voltage of 2 V, and the common electrode 11
It is assumed that a reference voltage of 7 V is applied to 02. The leakage electric field 1116 of the data line 1114 penetrates into the display unit as shown in FIG.
To the end. Therefore, in a region where liquid crystal molecules are disturbed, it is necessary to increase the width of the black matrix layer 1109 provided on the CF substrate 1112 to perform light shielding to a required level. Therefore, the light transmission area becomes smaller as compared with the TN mode.

【0012】次に、従来例1で説明した倍速駆動法と、
従来例2、3で説明したIPSモードを単純に組み合わ
せてLCDを構成した場合を仮想した例を以下に説明す
る。図12はそのような液晶表示装置を説明する図であ
り、(a)はその4列2行分の画素の平面図であり、
(b)はその断面図である。データ線1203に画素1
222,1223が接続され、ゲート線1201により
画素1222が、ゲート線1202により画素1223
が選択される。データ線1203に隣接して共通電極1
206を配置し、データ線のない側に第1の画素の画素
電極1225および第2の画素の画素電極1226を配
置する。これらの駆動方法については従来例1と同じで
あるため、説明を省略する。
Next, the double speed driving method described in the first conventional example,
An example in which the LCD is configured by simply combining the IPS modes described in Conventional Examples 2 and 3 will be described below. 12A and 12B are diagrams illustrating such a liquid crystal display device, and FIG. 12A is a plan view of pixels in four columns and two rows, and FIG.
(B) is a sectional view thereof. Pixel 1 on data line 1203
222 and 1223 are connected, the pixel 1222 is connected by the gate line 1201, and the pixel 1223 is connected by the gate line 1202.
Is selected. Common electrode 1 adjacent to data line 1203
206 are arranged, and the pixel electrode 1225 of the first pixel and the pixel electrode 1226 of the second pixel are arranged on the side without the data line. Since these driving methods are the same as those in the conventional example 1, the description is omitted.

【0013】この場合、画素電極1225,1226の
間にデータ線のない分だけ、従来例3のような漏れ電界
の影響を考えなくてすみ、画素電極1225と隣の画素
電極1226の間隔を狭めて光の透過領域を広げること
が可能である。また、データ線の数が半減するため、低
消費電力化が可能となり、また低いコスト化が可能とな
ると思われる。
In this case, since there is no data line between the pixel electrodes 1225 and 1226, it is not necessary to consider the influence of the leakage electric field as in the conventional example 3, and the interval between the pixel electrode 1225 and the adjacent pixel electrode 1226 is reduced. Thus, it is possible to widen the light transmission area. In addition, since the number of data lines is reduced by half, it is considered that power consumption can be reduced and cost can be reduced.

【0014】しかし、倍速駆動方法を単純にIPSモー
ドの液晶表示装置に適用した場合においても、従来例1
の問題点として指摘した通り、第1の画素1225が第
2の画素1226の書き込み時に容量結合により変動し
ないように、画素1225と1226の間の間隔を十分
にとることが必要となる。
However, even when the double speed driving method is simply applied to an IPS mode liquid crystal display device, the conventional example 1 can be used.
As pointed out as a problem, it is necessary to provide a sufficient space between the pixels 1225 and 1226 so that the first pixel 1225 does not fluctuate due to capacitive coupling when writing the second pixel 1226.

【0015】さらに本画素構成において、たとえば画素
1226を正極性の12V、画素1225を負極性の2
V、共通電極1106を基準電位の7Vとすると、図1
2のような液晶を駆動する電界1219を乱す不必要な
電界1220が生じ、データ線周りの漏れ電界と同様に
表示領域内の液晶分子を乱すために、画素電極122
5,1226上に大きな遮光領域をCF基板1217上
のブラックマトリクス1214により形成する必要があ
る。このように従来例1の駆動方法をIPS液晶表示装
置に適用する場合にも、その画素構成や画素への書き込
み信号の極性などを十分に考慮しないと、表示品位を劣
化させる問題を有した。
Further, in the present pixel configuration, for example, the pixel 1226 has a positive polarity of 12 V, and the pixel 1225 has a negative polarity of 2 V.
V, the common electrode 1106 is set to a reference potential of 7 V, and FIG.
An unnecessary electric field 1220 that disturbs the electric field 1219 for driving the liquid crystal as shown in FIG. 2 is generated, and disturbs the liquid crystal molecules in the display area as well as the leakage electric field around the data line.
5, 1226, it is necessary to form a large light shielding area by the black matrix 1214 on the CF substrate 1217. As described above, even when the driving method of the conventional example 1 is applied to the IPS liquid crystal display device, there is a problem that the display quality is deteriorated unless the pixel configuration and the polarity of the write signal to the pixel are sufficiently considered.

【0016】[0016]

【発明が解決しようとする課題】以上で説明したよう
に、従来例1の倍速駆動方法では、隣合う画素同士の間
隔を十分に広げ、画素同士の寄生容量を小さくして表示
品位の劣化を防ぐ必要があり、そのため光透過領域が減
る問題を有した。また、この倍速駆動方法を基板面に対
して平行な電界を用いたIPS液晶に適用した場合も、
その画素構成や画素への書き込み信号の極性などを十分
に考慮しないと、表示品位が劣化し、光透過領域が減る
問題を有した。
As described above, in the double-speed driving method of the first conventional example, the distance between adjacent pixels is sufficiently widened, the parasitic capacitance between pixels is reduced, and deterioration of display quality is reduced. Therefore, there is a problem that the light transmission area is reduced. Also, when this double speed driving method is applied to an IPS liquid crystal using an electric field parallel to the substrate surface,
Unless the pixel configuration and the polarity of the write signal to the pixel are sufficiently taken into consideration, there is a problem that the display quality deteriorates and the light transmission area decreases.

【0017】よって、本発明の目的は、従来例1のよう
な倍速駆動方法をIPSモードに適用して、広視野角・
低消費電力・低コストで、さらに光透過領域が広く、表
示品位に優れた明るい液晶表示装置を提供することにあ
る。
Therefore, an object of the present invention is to apply the double speed driving method as in the prior art 1 to the IPS mode to obtain a wide viewing angle and a wide viewing angle.
It is an object of the present invention to provide a bright liquid crystal display device with low power consumption, low cost, a wide light transmission area, and excellent display quality.

【0018】[0018]

【課題を解決するための手段】本発明によれば第1のア
クティブマトリクス型液晶表示として、能動素子基板と
対向基板と、前記両基板間に挟まれた液晶層を備えてお
り、前記能動素子基板表面に画素電極と共通電極からな
るマトリクス状に配置された画素と、ゲート、ドレイン
およびソース電極を有する薄膜トランジスタを有し、前
記液晶層に封止されている液晶分子の分子軸方向を前記
能動素子基板と水平な面内で回転させて表示を行うアク
ティブマトリクス型液晶表示装置において、前記能動素
子基板は、マトリクス状に配置された前記画素の1行に
対して2本づつ割り当てられたゲート線と、前記画素の
2列に対して1本づつ割り当てられたデータ線と、共通
電極に基準電位を供給する共通線を持ち、前記2本のゲ
ート線のうちの一方の走査線により選択される薄膜トラ
ンジスタ(TFT)を介して駆動される第1群の画素
と、もう一方のゲート線により選択される薄膜トランジ
スタ(TFT)を介して駆動される第2群の画素を有す
ることを特徴とするアクティブマトリクス型液晶表示装
置が得られる。
According to the present invention, a first active matrix type liquid crystal display comprises an active element substrate, a counter substrate, and a liquid crystal layer sandwiched between the two substrates. It has pixels arranged in a matrix consisting of pixel electrodes and a common electrode on the substrate surface, and a thin film transistor having a gate, a drain and a source electrode. In an active matrix type liquid crystal display device that performs display by rotating in a plane parallel to an element substrate, the active element substrate is provided with two gate lines assigned to one row of the pixels arranged in a matrix. A data line assigned to each of the two columns of the pixels, and a common line for supplying a reference potential to a common electrode, wherein one of the two gate lines is provided. And a second group of pixels driven via a thin film transistor (TFT) selected by another gate line and a thin film transistor (TFT) selected by the other gate line. As a result, an active matrix liquid crystal display device is obtained.

【0019】また、本発明によれば第2のアクティブマ
トリクス型液晶表示装置として、前記第1の液晶表示装
置において、前記第1群の画素と前記第2群の画素の間
には、両画素で共有する共通電極を有することを特徴と
するアクティブマトリクス型液晶表示装置が得られる。
Further, according to the present invention, as a second active matrix type liquid crystal display device, in the first liquid crystal display device, two pixels are provided between the first group of pixels and the second group of pixels. An active matrix type liquid crystal display device having a common electrode shared by the above is obtained.

【0020】また、本発明によれば第3のアクティブマ
トリクス型液晶表示装置として、前記第2の液晶表示装
置において、前記第1群の画素と第2群の画素の間に共
有した前記共通電極は、前記共通線を兼ねることを特徴
とするアクティブマトリクス型液晶表示装置が得られ
る。
Further, according to the present invention, as a third active matrix type liquid crystal display device, in the second liquid crystal display device, the common electrode shared between the first group of pixels and the second group of pixels is provided. According to the present invention, an active matrix type liquid crystal display device, which also serves as the common line, can be obtained.

【0021】また、本発明によれば、第4のアクティブ
マトリクス型液晶表示装置として、前記第1の液晶表示
装置において、前記第1群の画素と第2群の画素の間に
は一方にはデータ線が他方には前記共通線が配置される
ことを特徴とするアクティブマトリクス型液晶表示装置
が得られる。
Further, according to the present invention, as a fourth active matrix type liquid crystal display device, in the first liquid crystal display device, between the first group of pixels and the second group of pixels, one is provided. An active matrix liquid crystal display device characterized in that the common line is arranged on the other side of the data line is obtained.

【0022】また、本発明によれば、第5のアクティブ
マトリクス型液晶表示装置として、前記第4の液晶表示
装置において、前記画素電極および前記共通電極は走査
線に平行な長辺とデータ線に平行な短辺を持つ長方形型
のパターンにより形成されていることを特徴とするアク
ティブマトリクス型液晶表示装置が得られる。
Further, according to the present invention, as a fifth active matrix type liquid crystal display device, in the fourth liquid crystal display device, the pixel electrode and the common electrode are connected to a long side parallel to a scanning line and a data line. An active matrix liquid crystal display device characterized by being formed by a rectangular pattern having parallel short sides is obtained.

【0023】また、本発明によれば、第6のアクティブ
マトリクス型液晶表示装置として、前記第2または第4
の液晶表示装置において、前記対向基板面内において、
前記第1群の画素と前記第2群の画素が共有する共通電
極または共通線に対向する領域には遮光パターンが存在
しないことを特徴とするアクティブマトリクス型液晶表
示装置が得られる。
Further, according to the present invention, as the sixth active matrix type liquid crystal display device, the second or fourth active matrix type liquid crystal display device can be used.
In the liquid crystal display device of the above, in the surface of the counter substrate,
An active matrix liquid crystal display device is characterized in that no light-shielding pattern exists in a region facing a common electrode or a common line shared by the first group of pixels and the second group of pixels.

【0024】また、本発明によれば第7のアクティブマ
トリクス型液晶表示装置として、前記第1の液晶表示装
置において、前記画素の駆動方法は、各走査線の走査期
間を第1の走査期間および第2の走査期間に分け、第1
の走査期間では前記第1の画素が駆動され、第2の走査
期間では前記第2の画素が駆動され、前記第1群の画素
と、その隣に配置された前記第1の画素とは異なるデー
タ線に接続された前記第2群の画素は、その極性が互い
に同極性であることを特徴とするアクティブマトリクス
型液晶表示装置が得られる。
Further, according to the present invention, as a seventh active matrix type liquid crystal display device, in the first liquid crystal display device, the pixel driving method may be such that the scanning period of each scanning line is set to the first scanning period and the first scanning period. Divided into the second scanning period,
In the scanning period, the first pixel is driven, and in the second scanning period, the second pixel is driven. The first group of pixels is different from the first pixel arranged next to the first group. The second group of pixels connected to the data lines have the same polarity as each other, thereby obtaining an active matrix liquid crystal display device.

【0025】[0025]

【発明の実施の形態】次に本発明の実施の形態を図面を
参照して順次に詳細に説明する。 (第1の実施の形態)図1は本発明の第1の実施形態に
よるアクティブマトリクス液晶表示装置について説明す
る図であり、(a)はその4列2行分の画素アレイ配置
を示す平面図であり、(b)はその画素部拡大図であ
る。本発明の第1の実施形態のアクティブマトリクス型
液晶表示装置では、能動素子基板(以下、TFT基板)
と対向基板(以下、CF基板)とこれらに挟まれた液晶
層により構成されている。TFT基板上には画素電極が
640×3×480のマトリクス上に配置され、960
本のゲート線101を走査方向の1表示ラインに対して
2本づつ割り当て、320×3本のデータ線103、お
よびゲート線101と平行に配置された480本の共通
線105を備えている。データ線103の左右にはゲー
ト線101により選択されデータ線103の信号を書き
込む画素111および他方のゲート線102により選択
され、データ線103の信号を書き込む画素112が配
置されている。画素111,112はそれぞれ1つの画
素電極118および2つの共通電極116,117をも
ち、一方の共通電極116はデータ線103に隣接して
配置され、他方の共通電極117は画素111と隣のデ
ータ線104に接続された画素113の間に配置され
て、画素111と113で共通電極117を共有してい
る。画素電極118はこれら共通電極116,117の
中央に配置されている。画素電極118はTFT106
のソース電極109に接続され、共通電極116,11
7はゲート線101と平行に配置された共通線105に
接続されており、ゲート線101に供給される選択信号
とデータ線103に供給されるデータ信号とで選択され
た画素において、基板表面と実質的に水平な面内で電界
を生じさせ、この電界115にしたがって液晶分子11
4を基板表面と水平な面内で回転させて表示を行ってい
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, embodiments of the present invention will be sequentially described in detail with reference to the drawings. (First Embodiment) FIG. 1 is a view for explaining an active matrix liquid crystal display device according to a first embodiment of the present invention, and FIG. 1 (a) is a plan view showing a pixel array arrangement of four columns and two rows. And (b) is an enlarged view of the pixel portion. In the active matrix type liquid crystal display device according to the first embodiment of the present invention, an active element substrate (hereinafter, referred to as a TFT substrate)
And a counter substrate (hereinafter referred to as a CF substrate) and a liquid crystal layer interposed therebetween. Pixel electrodes are arranged on a 640 × 3 × 480 matrix on the TFT substrate,
Two gate lines 101 are assigned to one display line in the scanning direction, two by two, and have 320 × 3 data lines 103 and 480 common lines 105 arranged in parallel with the gate lines 101. Pixels 111 which are selected by the gate line 101 and write the signal of the data line 103 and pixels 112 which are selected by the other gate line 102 and write the signal of the data line 103 are arranged on the left and right sides of the data line 103. Each of the pixels 111 and 112 has one pixel electrode 118 and two common electrodes 116 and 117. One common electrode 116 is arranged adjacent to the data line 103, and the other common electrode 117 is a data electrode adjacent to the pixel 111. The pixel 111 and the pixel 113 are arranged between the pixels 113 connected to the line 104 and share a common electrode 117. The pixel electrode 118 is arranged at the center of the common electrodes 116 and 117. The pixel electrode 118 is a TFT 106
Of the common electrodes 116 and 11
Reference numeral 7 is connected to a common line 105 arranged in parallel with the gate line 101. In a pixel selected by the selection signal supplied to the gate line 101 and the data signal supplied to the data line 103, the pixel 7 is connected to the substrate surface. An electric field is generated in a substantially horizontal plane, and the liquid crystal molecules 11 are generated according to the electric field 115.
4 is rotated in a plane parallel to the substrate surface to perform display.

【0026】次に本発明の第1の実施の形態による画素
の層構造を図2を用いて説明する。図2は第1の実施形
態の層構造を示す図であり、(a)はTFT部の断面
図、(b)はデータ線周りの断面図である。本発明の画
素の層構造は、TFTガラス基板121上に設けられた
ボトムゲート構造の逆スタガ型TFTのゲート層を用い
て共通電極116・共通線105およびゲート線102
が形成されており、ドレイン層を用いてデータ線104
と画素電極118,119が形成されており、それらを
覆うようにTFTを保護するためにパッシベーション膜
123が形成されている。さらにパッシベーション膜1
23上には液晶分子を配向させるための配向膜124が
備えられ、TFT側ガラス基板121から配向膜124
までの構成要素にてTFT基板129が形成されてい
る。一方、カラーフィルター基板130はCF側ガラス
基板128と、非表示部を遮光するブラックマトリクス
層127(以下、BM層)と、RGB3原色を持つ顔料
や染料の入った樹脂である色層126と液晶を配向させ
るための配向膜125にて構成されている。
Next, the layer structure of the pixel according to the first embodiment of the present invention will be described with reference to FIG. 2A and 2B are diagrams showing a layer structure of the first embodiment, wherein FIG. 2A is a cross-sectional view of a TFT portion, and FIG. 2B is a cross-sectional view around a data line. The layer structure of the pixel of the present invention is formed by using a common electrode 116, a common line 105, and a gate line 102 by using a gate layer of an inverted staggered TFT having a bottom gate structure provided on a TFT glass substrate 121.
Is formed, and the data line 104 is formed by using the drain layer.
And pixel electrodes 118 and 119 are formed, and a passivation film 123 is formed so as to cover the TFTs and protect the TFTs. Further passivation film 1
An alignment film 124 for aligning liquid crystal molecules is provided on the TFT 23, and the alignment film 124 is
The TFT substrate 129 is formed by the above components. On the other hand, the color filter substrate 130 includes a CF-side glass substrate 128, a black matrix layer 127 (hereinafter, referred to as a BM layer) for shielding non-display portions, a color layer 126 which is a resin containing a pigment or a dye having three primary colors of RGB, and a liquid crystal. Is composed of an alignment film 125 for orienting the substrate.

【0027】BM層127はゲート線102およびデー
タ線104周りの非表示領域には設けられているが、第
1の画素と第2の画素が共有した共通電極117上には
BM層は設けられていない。
Although the BM layer 127 is provided in a non-display area around the gate line 102 and the data line 104, the BM layer is provided on the common electrode 117 shared by the first pixel and the second pixel. Not.

【0028】第1の実施形態による駆動方法は図3のよ
うに行う。図3において(a)は画素の駆動順序をのべ
た図であり、(b)は各ラインや画素の信号を示した図
である。
The driving method according to the first embodiment is performed as shown in FIG. 3A is a diagram showing the driving order of the pixels, and FIG. 3B is a diagram showing a signal of each line or pixel.

【0029】各走査ラインの走査期間142を第1の走
査期間143と第2の走査期間144に分け、第1の走
査期間143でデータ線103の片側に配置された一方
の画素111を駆動し、第2の走査期間144で他方の
画素112を駆動する。また、画素への書き込みについ
てはたとえば以下のように行う。データ線103に接続
された画素については、画素111→112→132→
133の順に書き込みを行い、データ線104に接続さ
れた画素については、画素134→113→135→1
36の順に書き込みを行う。
The scanning period 142 of each scanning line is divided into a first scanning period 143 and a second scanning period 144, and one pixel 111 arranged on one side of the data line 103 is driven in the first scanning period 143. In the second scanning period 144, the other pixel 112 is driven. The writing to the pixel is performed, for example, as follows. For the pixels connected to the data line 103, the pixels 111 → 112 → 132 →
Writing is performed in the order of 133, and for the pixels connected to the data line 104, the pixels 134 → 113 → 135 → 1
Writing is performed in the order of 36.

【0030】これらの画素に対する信号の極性として、
たとえば画素ごとに極性を反転させるドット反転方式
と、共通電極を共有する2画素の極性を一対として、ド
ット反転を行う2H1Vドット反転方式がある。
The polarities of the signals for these pixels are as follows:
For example, there are a dot inversion method in which the polarity is inverted for each pixel, and a 2H1V dot inversion method in which dot inversion is performed by setting the polarity of two pixels sharing a common electrode as a pair.

【0031】図4はドット反転方式を適用した場合を説
明する図であり、(a)は各画素に対する書き込み方式
を示し、(b)は画素アレイの平面図であり、(c)は
その断面図である。ドット方式では各画素ごとに極性を
反転して駆動を行う。図4(b)、(c)に示すとお
り、一方の画素113の画素電極119には正極性の1
2Vがかかっており、他方の画素111の画素電極11
8に負極性の2Vがかかっている。また共通電極11
6,117には基準電位7Vがかかっている。このよう
なドット反転駆動の場合、画素電極118,119と共
通電極116,117でつくられる液晶分子114にか
かる平行電界115のほかに、画素電極118と画素電
極119の間に漏れ電界145が生じ、表示部内の液晶
分子を乱すために表示品位が劣化する。このため、従来
例1の駆動方法をIPSモードに適用する場合には、従
来のドット反転駆動を適用することはできない。
FIGS. 4A and 4B are diagrams for explaining the case where the dot inversion method is applied. FIG. 4A shows a writing method for each pixel, FIG. 4B is a plan view of a pixel array, and FIG. FIG. In the dot method, driving is performed with the polarity inverted for each pixel. As shown in FIGS. 4B and 4C, the pixel electrode 119 of one of the pixels 113 has a positive polarity 1
2V is applied to the pixel electrode 11 of the other pixel 111
8 has a negative polarity of 2V. Common electrode 11
6, 117 is applied with a reference potential of 7V. In the case of such dot inversion driving, in addition to the parallel electric field 115 applied to the liquid crystal molecules 114 formed by the pixel electrodes 118 and 119 and the common electrodes 116 and 117, a leakage electric field 145 is generated between the pixel electrodes 118 and 119. In addition, since the liquid crystal molecules in the display unit are disturbed, display quality is deteriorated. Therefore, when the driving method of the first conventional example is applied to the IPS mode, the conventional dot inversion driving cannot be applied.

【0032】図5は共通電極を共有する2画素の極性を
一対としてドット反転を行う2H1Vドット反転方式を
適用した場合を説明する図であり、(a)は各画素に対
する書き込み方式を示し、(b)は画素アレイの平面図
であり、(c)はその断面図である。2H1Vドット反
転方式では図5(a)のように、共通電極を共有した画
素111,113を画素対とみなし、画素対ごとに極性
を反転して駆動を行う。図5(b)、(c)に示すとお
り、一方の画素113の画素電極119には正極性の1
2Vがかかっており、他方の画素111の画素電極11
8にも正極性の12Vがかかっている。また共通電極1
16,117には基準電位7Vがかかっている。このよ
うな2H1Vドット反転駆動の場合は、前述したような
画素電極119と画素電極118の間に漏れ電界は生じ
ず、したがって液晶分子を乱すことはないため、表示品
位が劣化しない。よって、本実施形態では画素へ書き込
む信号の極性としては、共通電極を共有する2画素の極
性を一対として、ドット反転を行う2H1Vドット反転
方式を適用した。
FIG. 5 is a diagram for explaining a case where a 2H1V dot inversion method in which dot inversion is performed with a pair of polarities of two pixels sharing a common electrode is applied. FIG. 5A shows a writing method for each pixel. (b) is a plan view of the pixel array, and (c) is a cross-sectional view thereof. In the 2H1V dot inversion method, as shown in FIG. 5A, pixels 111 and 113 sharing a common electrode are regarded as a pixel pair, and driving is performed with the polarity inverted for each pixel pair. As shown in FIGS. 5B and 5C, the pixel electrode 119 of one of the pixels 113 has one positive polarity.
2V is applied to the pixel electrode 11 of the other pixel 111
8 also has a positive 12V. Common electrode 1
A reference potential of 7 V is applied to 16, 117. In the case of the 2H1V dot inversion driving, no leakage electric field is generated between the pixel electrode 119 and the pixel electrode 118 as described above, so that the liquid crystal molecules are not disturbed, so that the display quality does not deteriorate. Therefore, in the present embodiment, a 2H1V dot inversion method of performing dot inversion using a pair of polarities of two pixels sharing a common electrode is applied as a polarity of a signal written to a pixel.

【0033】ここで、以上に説明した第1の実施形態の
特徴は、以下の点にある。
The features of the first embodiment described above are as follows.

【0034】データ数を半減できる倍速駆動方法をIP
Sモードに適用したことにより、低消費電力化が可能と
なり、またコストを削減することが可能となる。
A double-speed driving method capable of halving the number of data is IP
By applying to the S mode, power consumption can be reduced and cost can be reduced.

【0035】また、画素111と画素113の間には、
画素電極ではなく、これらの画素が共有する共通電極1
17を配置したことにより、画素111と画素113の
持つ画素電極の間隔を十分とることができ画素間寄生容
量が低減でき、倍速駆動方法で問題となった表示品位の
劣化を防ぐことができる。
Further, between the pixel 111 and the pixel 113,
The common electrode 1 shared by these pixels, not the pixel electrode
By arranging the pixels 17, the distance between the pixel electrodes of the pixels 111 and 113 can be made sufficient, the parasitic capacitance between the pixels can be reduced, and the deterioration of display quality, which is a problem in the double-speed driving method, can be prevented.

【0036】画素111と画素113の間に設けられ
た、これらの共有する共通電極117上にはBM層を配
置する必要がないため、光の透過する表示領域の面積が
従来に比べて大きく増加する。これにより光透過率の高
い明るい表示品質の優れた液晶表示装置が提供できる。
Since there is no need to dispose a BM layer on these shared common electrodes 117 provided between the pixels 111 and 113, the area of the display region through which light is transmitted is greatly increased as compared with the related art. I do. Thus, a liquid crystal display device having high light transmittance and excellent display quality can be provided.

【0037】さらに、画素への書き込みの仕方として、
共通電極を共有する2画素の極性を一対として、ドット
反転を行う2H1Vドット反転方式を適用したことによ
り、画素電極間の漏れ電界が生じず、表示品位の優れた
液晶表示装置を提供できる。 (第2の実施の形態)図6を用いて本発明の第2の実施
形態について説明する。図6は第2の実施形態を示す図
であり、(a)は画素の平面図であり、(b)はその断
面図である。
Further, as a method of writing to the pixel,
By applying the 2H1V dot inversion method of performing dot inversion with a pair of polarities of two pixels sharing a common electrode, it is possible to provide a liquid crystal display device having excellent display quality without causing a leakage electric field between pixel electrodes. (Second Embodiment) A second embodiment of the present invention will be described with reference to FIG. 6A and 6B are diagrams showing a second embodiment, in which FIG. 6A is a plan view of a pixel, and FIG. 6B is a cross-sectional view thereof.

【0038】図6(a)に示すように、TFT基板上に
は画素電極が640×3×480のマトリクス上に配置
され、960本のゲート線601を走査方向の1表示ラ
インに対して2本づつ割り当て、320×3本のデータ
線602、およびデータ線602と平行に配置された3
20本の共通線603を備えている。データ線602の
左右にはゲート線601により選択されデータ線602
の信号を書き込む画素606および他方のゲート線62
0により選択され、データ線602の信号を書き込む画
素607が配置されている。画素606,607はそれ
ぞれ1つの画素電極604および1つの共通電極605
をもち、さらに共通電極を兼ねた共通線603を共有し
ている。
As shown in FIG. 6A, pixel electrodes are arranged on a TFT substrate in a 640 × 3 × 480 matrix, and 960 gate lines 601 are provided for two display lines in the scanning direction. Allocated one by one, 320 × 3 data lines 602, and 3 arranged in parallel with the data lines 602
It has 20 common lines 603. Data lines 602 are selected on the left and right of the data line 602 by the gate line 601.
606 and the other gate line 62 to which the signal of
A pixel 607 which is selected by 0 and writes a signal of the data line 602 is arranged. Pixels 606 and 607 each have one pixel electrode 604 and one common electrode 605
And a common line 603 also serving as a common electrode is shared.

【0039】次に本発明の第2の実施形態の画素の層構
造を図6(b)を用いて説明する。ボトムゲート構造を
持つ逆スタガ型のTFTのゲート層を用いてゲート線6
01が形成されており、ドレイン層を用いてデータ線6
02と画素電極604、および共通線603および共通
電極605,603が形成されており、それらを覆うよ
うにパッシベーション膜610が形成されている。
Next, a layer structure of a pixel according to a second embodiment of the present invention will be described with reference to FIG. The gate line 6 is formed by using an inverted staggered TFT gate layer having a bottom gate structure.
01 is formed, and the data line 6 is formed by using the drain layer.
02, a pixel electrode 604, a common line 603 and common electrodes 605 and 603 are formed, and a passivation film 610 is formed so as to cover them.

【0040】画素アレイへの信号の書き込み順序・極性
は第1の実施形態と同様なので説明を省略する。
The order and polarity of writing signals to the pixel array are the same as in the first embodiment, and a description thereof will be omitted.

【0041】ここで本実施形態の特徴は、第1の実施形
態に比べて画素606と画素607の間に設けられた共
通電極が共通線603を兼ねているために、第1の実施
形態に比べてさらに光が透過する面積が向上する点にあ
る。
The feature of this embodiment is that the common electrode provided between the pixel 606 and the pixel 607 also serves as the common line 603 as compared with the first embodiment. The point is that the area through which light is transmitted is further improved.

【0042】また、共通電極と画素電極が同層にあるた
め、両電極が液晶層に与える電界の対称性が向上し、た
とえば焼き付きやムラ・シミなどの発生の少ない表示品
位に優れた液晶表示装置が得られる。 (第3の実施の形態)次に、本発明の第3の実施形態に
ついて説明する。なお、本実施形態の画素アレイ配置は
第2の実施形態と同じなので説明を省略する。図7は第
3の実施形態を示す図であり、(a)は画素の平面図で
あり、(b)はその断面図である。第2の実施形態と同
様に画素706と707の間には共通線703が配置さ
れている。また画素電極704および共通線703に接
続された共通電極705はその長辺がゲート線701に
平行に配置されている。
Further, since the common electrode and the pixel electrode are in the same layer, the symmetry of the electric field applied to the liquid crystal layer by the two electrodes is improved, and for example, a liquid crystal display excellent in display quality with little occurrence of burn-in, unevenness and stains, etc. A device is obtained. (Third Embodiment) Next, a third embodiment of the present invention will be described. Note that the pixel array arrangement of the present embodiment is the same as that of the second embodiment, and a description thereof will be omitted. 7A and 7B are diagrams showing a third embodiment, in which FIG. 7A is a plan view of a pixel, and FIG. 7B is a sectional view thereof. As in the second embodiment, a common line 703 is arranged between the pixels 706 and 707. The common electrode 705 connected to the pixel electrode 704 and the common line 703 has its long side arranged in parallel with the gate line 701.

【0043】層構造、および画素アレイへの信号の書き
込みの順序・極性は第2の実施形態と同様なので説明を
省略する。
The layer structure and the order / polarity of writing signals to the pixel array are the same as in the second embodiment, and a description thereof will be omitted.

【0044】ここで本実施形態の特徴は、データ線70
2と共通線703および共通電極705が同層で配置さ
れているにもかかわらず、第2の実施形態に比べて隣接
部分の面積が少ないために、新たなメタル層を設けてプ
ロセス数を増加することなく、データ線と共通電極・共
通電極線の間のショートの不良率を低減できることにあ
る。
The feature of this embodiment is that the data line 70
2 and the common line 703 and the common electrode 705 are arranged in the same layer, but the area of the adjacent portion is smaller than that in the second embodiment. Therefore, a new metal layer is provided to increase the number of processes. Therefore, it is possible to reduce a defective rate of a short circuit between the data line and the common electrode / common electrode line.

【0045】[0045]

【発明の効果】以上説明したように、本発明の第1の効
果は、液晶分子の分子軸方向を能動素子基板と水平な面
内で回転させて表示を行うことにより広視野角を可能と
したIPS型の広視野角液晶表示装置において、消費電
力の少ない、低コストの液晶表示装置が提供できる点に
ある。
As described above, the first advantage of the present invention is that a wide viewing angle can be realized by rotating the liquid crystal molecules in the plane parallel to the active element substrate to perform display. In the IPS type wide viewing angle liquid crystal display device described above, a low-cost liquid crystal display device with low power consumption can be provided.

【0046】その理由は、画素1行に対して2本づつ割
り当てられた走査線と画素2列に対して1本づつ割り当
てられたデータ線と、共通電極に接続する共通線を持
ち、2本の走査線のうちの一方の走査線にゲート電極
が、データ線にドレイン電極が接続された薄膜トランジ
スタ(TFT)を介して駆動される第1の画素と、他方
の走査線にゲート電極が、データ線にドレイン電極が接
続された薄膜トランジスタ(TFT)を介して駆動され
る第2の画素を有する画素アレイ配置を行い、さらに第
1の画素と第2の画素は共通電極の一部を共有するため
である。さらに共通電極が共通線を兼ねる場合は、一層
高開口率化ができる。
The reason is that two scanning lines are assigned to one row of pixels, two data lines are assigned to two columns of pixels, and a common line is connected to a common electrode. A first pixel driven through a thin film transistor (TFT) having a gate electrode connected to one of the scan lines, a drain electrode connected to the data line, and a gate electrode connected to the other scan line. A pixel array arrangement having a second pixel driven via a thin film transistor (TFT) with a drain electrode connected to a line is performed, and furthermore, the first pixel and the second pixel share a part of a common electrode. It is. Further, when the common electrode also serves as the common line, the aperture ratio can be further increased.

【0047】また、本発明の第2の効果は、倍速駆動を
適用したIPS型液晶表示装置において、表示品位の優
れた液晶表示装置を提供できることにある。
A second effect of the present invention is that an IPS type liquid crystal display device to which double-speed driving is applied can provide a liquid crystal display device having excellent display quality.

【0048】その理由は共通電極を共有する2画素の極
性を一対として、ドット反転を行う2H1Vドット反転
方式を適用したことにより、画素間に生じる漏れ電界を
低減したことによる。
The reason for this is that the 2H1V dot inversion method of performing dot inversion with the polarity of two pixels sharing a common electrode as a pair reduces the leakage electric field generated between pixels.

【0049】また、本発明の第3の効果は、倍速駆動を
可能にしたIPS型の広視野角液晶表示装置において、
高開口率を保ちつつデータ線・共通線ショートが減り、
歩留まりが向上することである。
The third effect of the present invention is that an IPS type wide viewing angle liquid crystal display device capable of driving at double speed is provided.
Shortening of data line and common line while maintaining high aperture ratio,
It is to improve the yield.

【0050】これはデータ線と共通線が同層の場合に、
共通電極の長辺方向をゲート線と平行に配置することに
より共通電極とデータ線の隣接する部分の面積を少なく
する構造をとることで得られる。
This is because when the data line and the common line are in the same layer,
This is obtained by arranging the long side direction of the common electrode in parallel with the gate line to reduce the area of the portion adjacent to the common electrode and the data line.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のアクティブマトリクス型液晶表示装置
の一部を示す図であり、(a)は4列2行の画素アレイ
の平面図であり、(b)は一部の拡大図である。
FIGS. 1A and 1B are views showing a part of an active matrix type liquid crystal display device of the present invention, wherein FIG. 1A is a plan view of a pixel array of four columns and two rows, and FIG. .

【図2】本発明のアクティブマトリクス型液晶表示装置
の一部を示す図であり、(a)はそのTFT部の断面図
(図1(b)のA−A′断面図)であり、(b)はデー
タ線周りの断面図(図1(b)のB−B′断面図)であ
る。
FIGS. 2A and 2B are diagrams showing a part of an active matrix type liquid crystal display device of the present invention, wherein FIG. 2A is a cross-sectional view of the TFT portion (AA ′ cross-sectional view of FIG. 1B); FIG. 1B is a cross-sectional view around the data line (a cross-sectional view taken along line BB ′ in FIG. 1B).

【図3】本発明のアクティブマトリクス型液晶表示装置
の駆動方式を示す図であり、(a)はその書き込み順序
を示す図であり、(b)は各信号を示す図である。
3A and 3B are diagrams showing a driving method of the active matrix type liquid crystal display device of the present invention, wherein FIG. 3A is a diagram showing a writing order, and FIG. 3B is a diagram showing each signal.

【図4】本発明のアクティブマトリクス型液晶表示装置
の一部を示す図であり、(a)は画素信号の極性を示す
図であり、(b)は画素の平面図であり、(c)はその
データ線周りの断面図である。
4A and 4B are diagrams showing a part of an active matrix type liquid crystal display device of the present invention, wherein FIG. 4A is a diagram showing the polarity of a pixel signal, FIG. 4B is a plan view of a pixel, and FIG. Is a sectional view around the data line.

【図5】(a)は画素信号の極性を示す図であり、
(b)は画素の平面図であり、(c)はそのデータ線周
りの断面図である。
FIG. 5A is a diagram showing the polarity of a pixel signal;
(B) is a plan view of the pixel, and (c) is a cross-sectional view around the data line.

【図6】本発明のアクティブマトリクス型液晶表示装置
の一部を示す図であり、(a)は画素の平面図であり、
(b)はそのデータ線周りの断面図である。
FIG. 6 is a diagram showing a part of an active matrix type liquid crystal display device of the present invention, wherein (a) is a plan view of a pixel,
(B) is a sectional view around the data line.

【図7】本発明のアクティブマトリクス型液晶表示装置
の一部を示す図であり、(a)は画素の平面図であり、
(b)はそのデータ線周りの断面図である。
FIG. 7 is a diagram showing a part of an active matrix type liquid crystal display device of the present invention, wherein (a) is a plan view of a pixel,
(B) is a sectional view around the data line.

【図8】従来のアクティブマトリクス型液晶表示装置の
一部を示す図である。
FIG. 8 is a diagram showing a part of a conventional active matrix liquid crystal display device.

【図9】従来のアクティブマトリクス型液晶表示装置の
駆動方式を示す図であり、(a)はその書き込み順序を
示す図であり、(b)は各信号を示す図である。
9A and 9B are diagrams illustrating a driving method of a conventional active matrix type liquid crystal display device, in which FIG. 9A illustrates a writing order, and FIG. 9B illustrates signals.

【図10】従来のアクティブマトリクス型液晶表示装置
の一部を示す図であり、(a)はその画素の平面図であ
り、(b)はそのTFT部の断面図であり、(c)はそ
のデータ線周りの断面図である。
10A and 10B are diagrams illustrating a part of a conventional active matrix type liquid crystal display device, in which FIG. 10A is a plan view of the pixel, FIG. 10B is a cross-sectional view of the TFT part, and FIG. It is sectional drawing around the data line.

【図11】従来のアクティブマトリクス型液晶表示装置
の画素部のデータ線周りの断面図である。
FIG. 11 is a cross-sectional view around a data line of a pixel portion of a conventional active matrix liquid crystal display device.

【図12】従来のアクティブマトリクス型液晶表示装置
の一部を表す図であり、(a)は4列2行の画素アレイ
の平面図であり、(b)はそのデータ線周りの断面図で
ある。
12A and 12B are diagrams illustrating a part of a conventional active matrix liquid crystal display device, in which FIG. 12A is a plan view of a pixel array of 4 columns and 2 rows, and FIG. 12B is a cross-sectional view around a data line thereof. is there.

【符号の説明】[Explanation of symbols]

101,102 ゲート線 103,104 データ線 105 共通電極線 106 薄膜トランジスタ 107 ゲート電極 108 ドレイン電極 109 ソース電極 110 光透過領域 111,112,113 画素 114 液晶分子 115 電界の方向 116 共通電極 117 画素111と画素113が共有した共通電極 118 画素111の画素電極 119 画素113の画素電極 120 a−Si層 121 TFTガラス基板 122 ゲート絶縁膜 123 パッシベーション膜 124 配向膜(TFT側) 125 配向膜(CF側) 126 色層 127 ブラックマトリクス層 128 CFガラス基板 129 TFT基板 130 CF基板 131 液晶層 132〜136 画素 137 ゲート線101の信号 138 ゲート線102の信号 139 データ線103の信号 140 画素111の電圧 141 画素112の電圧 142 走査期間 143 第1の走査期間 144 第2の走査期間 145 もれ電界 601 ゲート線 602 データ線 603 共通電極線 604 画素電極 605 共通電極 606,607 画素 608 TFTガラス基板 609 ゲート絶縁膜 610 パッシベーション膜 611 配向膜(TFT側) 612 配向膜(CF側) 613 色層 614 ブラックマトリクス層 615 CFガラス基板 616 TFT基板 617 CF基板 618 液晶層 619 画素606と画素607が共有した共通電極 620 光透過領域 701 ゲート線 702 データ線 703 共通電極線 704 画素電極 705 共通電極 706,707 画素 708 TFTガラス基板 709 ゲート絶縁膜 710 パッシベーション膜 711 配向膜(TFT側) 712 配向膜(CF側) 713 色層 714 ブラックマトリクス層 715 CFガラス基板 716 TFT基板 717 CF基板 718 液晶層 719 画素706と画素707が共有した共通電極 720 光透過領域 801 ゲート線 802 データ線 803 画素電極 804 薄膜トランジスタ 805 走査ドライバー 806 信号ドライバー 807 表示部 901,902 ゲート線 903,904 データ線 905〜912 画素 C1 画素905と画素906の間の画素容量 C2 画素905と画素910の間の画素容量 915 走査期間 916 第1の走査期間 917 第2の走査期間 918 画素電圧のシフト 919 ゲート線901の信号 920 ゲート線902の信号 921 データ線903の信号 922 画素905の電圧 923 画素906の電圧 1001 ゲート線 1002 データ線 1003 共通電極線 1004 画素電極 1005 共通電極 1006 薄膜トランジスタ 1007 ゲート電極 1008 ドレイン電極 1009 ソース電極 1010 a−Si層 1011 TFTガラス基板 1012 ゲート絶縁膜 1013 パッシベーション膜 1014 配向膜(TFT側) 1015 配向膜(CF側) 1016 色層 1017 ブラックマトリクス層 1018 CFガラス基板 1019 TFT基板 1020 CF基板 1021 液晶層 1022 光透過領域 1101 画素電極 1102 共通電極 1103 TFTガラス基板 1104 ゲート絶縁膜 1105 パッシベーション膜 1106 配向膜(TFT側) 1107 配向膜(CF側) 1108 色層 1109 ブラックマトリクス層 1110 CFガラス基板 1111 TFT基板 1112 CF基板 1113 液晶層 1114 データ線 1115 液晶にかかる電界 1116 データ線からの漏れ電界 1201,1202 ゲート線 1203,1204 データ線 1205 共通電極線 1206 共通電極 1207 薄膜トランジスタ 1208 TFTガラス基板 1209 ゲート絶縁膜 1210 バッシベーション膜 1211 配向膜(TFT側) 1212 配向膜(CF側) 1213 色層 1214 ブラックマトリクス層 1215 CFガラス基板 1216 TFT基板 1217 CF基板 1218 液晶層 1219 液晶にかかる電界 1220 もれ電界 1221 光透過領域 1222〜1224 画素 1225 画素1222の画素電極 1226 画素1224の画素電極 101, 102 Gate line 103, 104 Data line 105 Common electrode line 106 Thin film transistor 107 Gate electrode 108 Drain electrode 109 Source electrode 110 Light transmission region 111, 112, 113 Pixel 114 Liquid crystal molecule 115 Electric field direction 116 Common electrode 117 Pixel 111 and pixel Common electrode shared by 113 118 Pixel electrode of pixel 111 119 Pixel electrode of pixel 113 120 a-Si layer 121 TFT glass substrate 122 Gate insulating film 123 Passivation film 124 Alignment film (TFT side) 125 Alignment film (CF side) 126 Color Layer 127 Black matrix layer 128 CF glass substrate 129 TFT substrate 130 CF substrate 131 Liquid crystal layer 132-136 Pixel 137 Signal of gate line 101 138 Signal of gate line 102 139 Data line 1 03 signal 140 voltage of pixel 111 141 voltage of pixel 112 142 scanning period 143 first scanning period 144 second scanning period 145 leakage electric field 601 gate line 602 data line 603 common electrode line 604 pixel electrode 605 common electrode 606 607 Pixel 608 TFT glass substrate 609 Gate insulating film 610 Passivation film 611 Alignment film (TFT side) 612 Alignment film (CF side) 613 Color layer 614 Black matrix layer 615 CF glass substrate 616 TFT substrate 617 CF substrate 618 Liquid crystal layer 619 Pixel 606 Common electrode 620 common line shared by pixel 607 and light transmitting region 701 gate line 702 data line 703 common electrode line 704 pixel electrode 705 common electrode 706 and 707 pixel 708 TFT glass substrate 709 gate insulating film 710 Passivation film 711 alignment film (TFT side) 712 alignment film (CF side) 713 color layer 714 black matrix layer 715 CF glass substrate 716 TFT substrate 717 CF substrate 718 liquid crystal layer 719 common electrode shared by pixel 706 and pixel 707 720 light Transmission area 801 Gate line 802 Data line 803 Pixel electrode 804 Thin film transistor 805 Scan driver 806 Signal driver 807 Display unit 901, 902 Gate line 903, 904 Data line 905-912 Pixel C1 Pixel capacitance between pixel 905 and pixel 906 C2 Pixel 905 Pixel capacitance between pixel and pixel 910 915 scanning period 916 first scanning period 917 second scanning period 918 pixel voltage shift 919 signal on gate line 901 920 signal on gate line 902 921 data line 903 Signal 922 Pixel 905 voltage 923 Pixel 906 voltage 1001 Gate line 1002 Data line 1003 Common electrode line 1004 Pixel electrode 1005 Common electrode 1006 Thin film transistor 1007 Gate electrode 1008 Drain electrode 1009 Source electrode 1010 a-Si layer 1011 TFT glass substrate 1012 Gate insulation Film 1013 Passivation film 1014 Alignment film (TFT side) 1015 Alignment film (CF side) 1016 Color layer 1017 Black matrix layer 1018 CF glass substrate 1019 TFT substrate 1020 CF substrate 1021 Liquid crystal layer 1022 Light transmission region 1101 Pixel electrode 1102 Common electrode 1103 TFT Glass substrate 1104 Gate insulating film 1105 Passivation film 1106 Alignment film (TFT side) 1107 Alignment film (CF 1108 Color layer 1109 Black matrix layer 1110 CF glass substrate 1111 TFT substrate 1112 CF substrate 1113 Liquid crystal layer 1114 Data line 1115 Electric field applied to liquid crystal 1116 Leakage electric field from data line 1201, 1202 Gate line 1203, 1204 Data line 1205 Common electrode line 1206 common electrode 1207 thin film transistor 1208 TFT glass substrate 1209 gate insulating film 1210 passivation film 1211 alignment film (TFT side) 1212 alignment film (CF side) 1213 color layer 1214 black matrix layer 1215 CF glass substrate 1216 TFT substrate 1217 CF substrate 1218 liquid crystal Layer 1219 Electric field applied to liquid crystal 1220 Leakage electric field 1221 Light transmission area 1222 to 1224 Pixel 1225 Pixel 1222 Pixel electrodes of the pixel electrode 1226 pixels 1224

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G02F 1/1362 G02F 1/1343 G02F 1/133 G09F 9/30 G09G 3/36 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) G02F 1/1362 G02F 1/1343 G02F 1/133 G09F 9/30 G09G 3/36

Claims (7)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 能動素子基板と、対向基板と、前記両基
板間に挟まれた液晶層を備えており、前記能動素子基板
表面にマトリクス状に配設された画素電極と共通電極か
らなる画素と、ゲート、ドレインおよびソース電極を有
する薄膜トランジスタとを有し、前記液晶層の液晶分子
の分子軸方向を前記能動素子基板と水平な面内で回転さ
せて表示を行うアクティブマトリクス型液晶表示装置に
おいて、前記能動素子基板は、マトリクス状に配設され
た前記画素の1行に対して2本づつ割り当てられたゲー
ト線と、前記画素の2列に対して1本づつ割り当てられ
たデータ線と、共通電極に基準電位を供給する共通線を
持ち、前記画素の1行に対して2本づつ割り当てられた
2本のゲート線のうちの一方のゲート線により選択され
る薄膜トランジスタを介して駆動される第1群の画素
と、もう一方のゲート線により選択される薄膜トランジ
スタを介して駆動される第2群の画素を有することを特
徴とするアクティブマトリクス型液晶表示装置。
1. A pixel comprising: an active element substrate; a counter substrate; and a liquid crystal layer sandwiched between the two substrates. The pixel includes a pixel electrode and a common electrode arranged in a matrix on the surface of the active element substrate. And a thin film transistor having a gate, a drain, and a source electrode, wherein an active matrix type liquid crystal display device performs display by rotating a molecular axis direction of liquid crystal molecules of the liquid crystal layer in a plane horizontal to the active element substrate. The active element substrate includes two gate lines assigned to one row of the pixels arranged in a matrix, and two data lines assigned to two columns of the pixels. A thin film transistor having a common line for supplying a reference potential to a common electrode and selected by one of the two gate lines assigned to each row of the pixel, two by two An active matrix type liquid crystal display device comprising a first group of pixels driven through a thin film transistor and a second group of pixels driven through a thin film transistor selected by another gate line.
【請求項2】 異なるデータ線に接続される隣接する2
画素間に前記両画素で共用する共通電極を配設すること
を特徴とする請求項1記載のアクティブマトリクス型液
晶表示装置。
2. An adjacent 2 connected to different data lines.
2. The active matrix liquid crystal display device according to claim 1, wherein a common electrode shared by both pixels is provided between pixels.
【請求項3】 前記異なるデータ線に接続される隣接す
る2画素が共用する共通電極は、前記データ線と平行な
方向に連通し、共通電極に基準電位を供給する共通線の
一部を兼ねることを特徴とする請求項2記載のアクティ
ブマトリクス型液晶表示装置。
3. A common electrode shared by two adjacent pixels connected to the different data lines communicates in a direction parallel to the data lines and also serves as a part of a common line for supplying a reference potential to the common electrodes. The active matrix type liquid crystal display device according to claim 2, wherein:
【請求項4】 異なるデータ線に接続される隣接する2
画素間には、前記両画素の共通電極に基準電位を供給す
る共通線が配設されることを特徴とする請求項1記載の
アクティブマトリクス型液晶表示装置。
4. An adjacent 2 connected to different data lines.
2. The active matrix type liquid crystal display device according to claim 1, wherein a common line for supplying a reference potential to a common electrode of both pixels is provided between the pixels.
【請求項5】 前記画素を構成する画素電極および前記
共通電極はゲート線に平行な方向に形成されることを特
徴とする請求項4記載のアクティブマトリクス型液晶表
示装置。
5. The active matrix liquid crystal display device according to claim 4, wherein the pixel electrode and the common electrode forming the pixel are formed in a direction parallel to a gate line.
【請求項6】 前記対向基板面内において、前記異なる
データ線に接続される隣接する2画素が共用する共通電
極または共通線に対向する領域には遮光パターンを形成
しないことを特徴とする請求項2または4記載のアクテ
ィブマトリクス型液晶表示装置。
6. The light-shielding pattern is not formed in a region facing a common electrode or a common line shared by two adjacent pixels connected to the different data lines in the surface of the counter substrate. 5. The active matrix liquid crystal display device according to 2 or 4.
【請求項7】 前記異なるデータ線に接続される隣接す
る2画素が互いに同極性であることを特徴とする請求項
1記載のアクティブマトリクス型液晶表示装置。
7. The active matrix liquid crystal display device according to claim 1, wherein two adjacent pixels connected to the different data lines have the same polarity.
JP15232097A 1997-06-10 1997-06-10 Active matrix type liquid crystal display Expired - Lifetime JP3031295B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15232097A JP3031295B2 (en) 1997-06-10 1997-06-10 Active matrix type liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15232097A JP3031295B2 (en) 1997-06-10 1997-06-10 Active matrix type liquid crystal display

Publications (2)

Publication Number Publication Date
JPH112837A JPH112837A (en) 1999-01-06
JP3031295B2 true JP3031295B2 (en) 2000-04-10

Family

ID=15537958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15232097A Expired - Lifetime JP3031295B2 (en) 1997-06-10 1997-06-10 Active matrix type liquid crystal display

Country Status (1)

Country Link
JP (1) JP3031295B2 (en)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3458562B2 (en) * 1995-10-12 2003-10-20 株式会社日立製作所 Liquid crystal display device and manufacturing method thereof
KR100520381B1 (en) * 2000-05-31 2005-10-11 비오이 하이디스 테크놀로지 주식회사 Fringe field switching mode lcd device
JP4540219B2 (en) 2000-12-07 2010-09-08 エーユー オプトロニクス コーポレイション Image display element, image display device, and driving method of image display element
JP4588203B2 (en) 2000-12-14 2010-11-24 レノボ シンガポール プライヴェート リミテッド Display device
JP3788259B2 (en) * 2001-03-29 2006-06-21 株式会社日立製作所 Liquid crystal display
JP3774858B2 (en) * 2001-04-07 2006-05-17 大林精工株式会社 Liquid crystal display device and driving method thereof
JP2003058112A (en) 2001-07-24 2003-02-28 Internatl Business Mach Corp <Ibm> Picture display device, display signal supplying device and display signal supplying method to picture display element
KR100710161B1 (en) * 2002-10-31 2007-04-20 엘지.필립스 엘시디 주식회사 In-Plane Switching Mode Liquid Crystal Display Device
KR100788392B1 (en) * 2003-07-03 2007-12-31 엘지.필립스 엘시디 주식회사 Method for driving In-Plane Switching mode Liquid Crystal Display Device
US7173600B2 (en) 2003-10-15 2007-02-06 International Business Machines Corporation Image display device, pixel drive method, and scan line drive circuit
KR100603835B1 (en) 2004-05-24 2006-07-24 엘지.필립스 엘시디 주식회사 An array substrate for In-Plane switching mode LCD
KR101066482B1 (en) 2004-06-30 2011-09-21 엘지디스플레이 주식회사 In-Plane Switching Mode Liquid Crystal Display Device And Method For Fabricating The Same
KR100978370B1 (en) * 2005-12-29 2010-08-30 엘지디스플레이 주식회사 An array substrate for In-Plane switching mode LCD and method of fabricating of the same
JP5377567B2 (en) 2011-04-25 2013-12-25 株式会社ジャパンディスプレイ Liquid crystal display

Also Published As

Publication number Publication date
JPH112837A (en) 1999-01-06

Similar Documents

Publication Publication Date Title
CN107255895B (en) Array substrate, liquid crystal display device and driving method
KR100611856B1 (en) Liquid crystal device, method for driving the same, and electronic apparatus
US8207923B2 (en) Liquid crystal display panel, method for driving the same, and liquid crystal display apparatus using the same
US8194201B2 (en) Display panel and liquid crystal display including the same
JP2734444B2 (en) Liquid crystal display
US7800570B2 (en) LCD device capable of controlling a viewing angle and method for driving the same
JP5290419B2 (en) Active matrix substrate, liquid crystal panel, liquid crystal display device, liquid crystal display unit, television receiver
US9116568B2 (en) Liquid crystal display device
JP3031295B2 (en) Active matrix type liquid crystal display
US6654075B1 (en) Liquid crystal display device and method for fabricating the same
JPH08179341A (en) Liquid crystal display device and its driving method
US7027028B2 (en) Electrooptic device, driver circuit for electrooptic device, and electronic equipment
JPH10123482A (en) Active matrix type liquid crystal display device and its driving system
US11054682B2 (en) Liquid crystal display device and driving method thereof
JPH09230377A (en) Liquid crystal display device and its drive method
JP2001281626A (en) Liquid crystal display device
KR20020022318A (en) Liquid Crystal Display Device
US8542327B2 (en) Liquid crystal display device
JP3650280B2 (en) Horizontal electric field type active matrix liquid crystal display device
JPH07301814A (en) Matrix type liquid crystal display device
JPH10104578A (en) Active matrix liquid crystal display driving method
JP3164987B2 (en) Active matrix type liquid crystal display
JPH08146386A (en) Liquid crystal display device and its display method
KR102640064B1 (en) Display panels and display devices
EP0851270A2 (en) Active matrix addressed liquid crystal display apparatus

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000111

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080210

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 12

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 12

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 14

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term