JP3014756B2 - エレクトロルミネセンスシリコン素子 - Google Patents

エレクトロルミネセンスシリコン素子

Info

Publication number
JP3014756B2
JP3014756B2 JP4506565A JP50656592A JP3014756B2 JP 3014756 B2 JP3014756 B2 JP 3014756B2 JP 4506565 A JP4506565 A JP 4506565A JP 50656592 A JP50656592 A JP 50656592A JP 3014756 B2 JP3014756 B2 JP 3014756B2
Authority
JP
Japan
Prior art keywords
silicon
porous
layer
conductive material
electroluminescent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4506565A
Other languages
English (en)
Other versions
JPH06509212A (ja
Inventor
キヤナム,レイ・トリーバー
レオン,ウエン・イー
コツクス,テイモシー・イングラム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
UK Secretary of State for Defence
Original Assignee
UK Secretary of State for Defence
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by UK Secretary of State for Defence filed Critical UK Secretary of State for Defence
Publication of JPH06509212A publication Critical patent/JPH06509212A/ja
Application granted granted Critical
Publication of JP3014756B2 publication Critical patent/JP3014756B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00Nanooptics, e.g. quantum optics or photonic crystals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0054Processes for devices with an active region comprising only group IV elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/34Materials of the light emitting region containing only elements of Group IV of the Periodic Table
    • H01L33/346Materials of the light emitting region containing only elements of Group IV of the Periodic Table containing porous silicon
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/902Specified use of nanostructure
    • Y10S977/932Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/949Radiation emitter using nanostructure
    • Y10S977/95Electromagnetic energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Device Packages (AREA)
  • Electroluminescent Light Sources (AREA)

Description

【発明の詳細な説明】 本発明は、エレクトロルミネセンスシリコン素子(el
ectroluminescent silicon device)に係わる。
「光/電子」集積回路における使用のための、シリコ
ンを基体とする発光素子又はシリコン互換性の発光素子
の製造に、大きな関心が寄せられている。こうした素子
の開発を行う過程で、シリコンからの可視エレクトロル
ミネセンスが、その状況の幾つかが簡略的に後述される
様々な状況において観察されている。
R Newman(「シリコンp−n接合からの可視光(“Vi
sible Light from Silicon p−n Junction")」,Phys.R
ev.Vol 100,p700(1955))と、ChynowethとMcKay
(「シリコンにおけるなだれ降伏からの光子放出(“Ph
oton Emission from Avalanche Breakdown in Silic
o")」,Phys.Rev.,Vol 102,p369(1956))は、バルク
シリコンp−n接合(bulk silicon p−n junction)が
「なだれ降伏」に至るまで逆方向バイアス電圧を印加さ
れる時に、非常に広い帯域のエレクトロルミネセンス発
光が生じることを論述している。この発光は、約3eVか
ら1eV未満までを範囲とし、非常に低効率であり、典型
的には電子1つ当たり10-5個の光子である。
二酸化ケイ素層が非常に小さな(50Å幅未満)ケイ素
クリスタライトを含む「金属/二酸化ケイ素/ケイ素」
構造からの可視エレクトロルミネセンスも、観察されて
いる。これは、Di Maria他によって、論文「小さなケイ
素の島を含む二酸化ケイ素薄膜におけるエレクトロルミ
ネセンスの研究(“Electroluminescence Studies in S
ilicon Dioxide Film Containing Tiny Silicon Island
s")」(J.Appl.Phys.,Vol 56,p401(1984))において
論述されている。この場合も同様に、その発光は非常に
低効率であり、典型的には電子1つ当たり10-6個の光子
である。
W WaringとE A Benjaminは、論文「シリコンの陽極酸
化の途上のルミネセンス(“Luminescence during Anod
ic Oxidation of Silico"」(J.Electrochem.Soc.,Vol
11,p1256(1964))において、バルクシリコン表面がそ
の表面を酸化することが可能な電解質中で陽極バイアス
印加される時の、そのバルクシリコン表面からの可視エ
レクトロルミネセンスを論述している。この場合も同様
に、その発光は非常に低効率であり、これに加えて、そ
の発光は、その界面における化学変化の結果として生じ
るが故に不安定である。この分野における更に新しい研
究成果が、A P Baraban他によって、論文「ケイ素/二
酸化ケイ素/電解質の系におけるエレクトロルミネセン
ススペクトル(“Electroluminescence Spectra in the
System Silicon−Silicon Dioxide−Electrolyte")」
(Soviet Electrochem.,Vol 20,p507(1984))におい
て論述されている。
A Geeは、論文「電解質と接触しているシリコン陽極
における電気化学ルミネセンス(“Electrochemilumine
scence at a Silicon Anode in Contact with an Elect
rolyte")」(J.Electrochem.Soc.,Vol 107,p787(196
0))において、様々な電解質中で陽極バイアスを受け
ることによる、バルクp型シリコン(bulk p−type sil
icon)上に化学的に形成されたステイン薄膜(stain fi
lm)からの可視エレクトロルミネセンスを論述してい
る。この発光は、上記薄膜の陽極酸化の結果として生
じ、不可逆的である。
従って、シリコンからエレクトロルミネセンスを得る
ための上記の諸方法は、幾つかの欠点、主に、非常に低
い効率又は不可逆性という欠点を有する。これらの欠点
の故に、上記の諸方法は、実際的なエレクトロルミネセ
ンスシリコン素子の製造には適していない。
最近になって、L T Canhamは、論文「ウェーハの電気
化学的及び化学的溶解によるシリコン量子ワイヤアレイ
の製造(“Silicon Quantum Wire Array Fabrication b
y Electrochemical and Chemical Dissolution of Wafe
rs")」(Appl.Phys.,Vol 57,p1046(1990))におい
て、バルクシリコンウェーハの表面層内における自立形
シリコン量子ワイヤアレイの形成を論述している。自立
形ワイヤとは、別の材料の中に沈められていないか又は
埋め込まれてはいないワイヤであると理解される。この
ワイヤ自体は互いに絶縁された列である必要はなく、連
結されてもよい。量子ワイヤとは、担体の量子閉じ込め
(quantum confinement)がそのワイヤ内で起こるのに
十分なだけワイヤ直径が小さいワイヤである。これによ
る結果は、当該材料(この場合にはシリコン)のバンド
ギャップ(band gap)が大きく増大するということであ
る。可視赤色ホトルミネセンスが、適切な照射を受けた
量子ワイヤアレイから放出される。しかし、このような
アレイの抵抗率は高く、従って、従来の集積回路構成要
素において求められる低印加バイアス電圧では、こうし
たアレイが高度のエレクトロルミネセンスを生じさせる
とは考えられない。この研究は他でも行われており、適
切にドーピングされた自立形シリコン量子ワイヤが、適
切な電流を維持することが可能であり且つエレクトロル
ミネセンスを示すことが可能である低抵抗率のアレイを
与えるであろうということを、研究者たちが提案し続け
てきた。これにも係わらず、上記のエレクトロルミネセ
ンスの特徴が示されるように適切にドーピングされたシ
リコン量子ワイヤは、現在まで報告されてはいない。
本発明の目的は、別の形のエレクトロルミネセンスシ
リコン素子を提供することである。
本発明は、表面が不動態化された量子ワイヤを包含す
る多孔質領域を含むシリコン材料と、前記多孔質領域内
の伝導性材料との複合構造を有し、前記伝導性材料が、 (a)量子ワイヤを通しての電気伝導を増大させるよう
に形成され、 (b)量子ワイヤを非発光性にする程度には、量子ワイ
ヤの表面不動態化を大きく劣化させることがなく、 (c)量子ワイヤ内の少数担体密度を増大させるように
形成される ことを特徴とするエレクトロルミネセンスシリコン素子
を提供する。
本明細書で使用される術語「表面不動態化(surface
passivation)」と術語「表面不動態化された(surface
passivated)」は、低密度の無放射再結合中心(non−
radiative recombination centre)を有する表面の形成
に関連する。更に詳細な説明は、Phys Rev Letters,Vol
57,p 249、1986から得られる。
本発明の実施例が、シリコンの陽極酸化に基づく従来
技術の素子を特徴付ける安定性を大きく上回る度合いの
安定性を伴って、低バイアス電圧でエレクトロルミネセ
ンスを示すことか観察されている。
本発明は、1つの側面では、表面不動態化された量子
ワイヤを包含する多孔質領域を含むシリコン材料と、前
記多孔質領域内の伝導性材料との複合構造を有し、前記
伝導性材料が、 (a)電気的に連続した電流経路が前記多孔質領域を通
って延在することを確保するように形成され、 (b)量子ワイヤを非発光性にする程には、量子ワイヤ
の表面不動態化を大きく劣化させることがなく、 (c)量子ワイヤの中に少数担体を注入するように形成
される ことを特徴とするエレクトロルミネセンスシリコン素子
を提供する。
本発明は、別の側面では、表面不動態化を伴う量子ワ
イヤを有する多孔質シリコン層と、伝導性材料との複合
構造を有し、前記伝導性材料が、 (a)前記多孔質シリコン層の内側表面の全体に亙っ
て、電気的に連続した電流経路を形成し、 (b)前記多孔質シリコン層の表面不動態化を大きく劣
化させることがなく、 (c)量子ワイヤの中に少数担体を効率的に注入するこ
とが可能である ことを特徴とするエレクトロルミネセンスシリコン素子
を提供する。
前記複合構造は、10ボルト以下の、望ましくは5ボル
ト以下のバイアス電圧を受けて、少なくとも1mAcm-2
電流密度を維持することが可能であることが好ましい。
前記伝導性材料は、電解質か、金属か、半金属であっ
てよい。
前記多孔質シリコンは、1×1018cm-3より大きく且つ
1×1021cm-3より大きくはないドープ剤不純物濃度を有
する、多量のドーピングが行われたn型又はp型のシリ
コン材料の中に細孔を形成することによって作られるこ
とが可能である。或いは、この代わりに、前記多孔質シ
リコンは、1×1011cm-3〜1×1018cm-3の範囲内のドー
プ剤不純物濃度を有する、少量のドーピングが行われた
n型又はp型のシリコン材料の中に細孔を形成すること
によって作られることも可能である。
本発明は、その別の側面では、表面不動態化を伴う量
子ワイヤを含む多孔質シリコン層と、伝導性材料との複
合構造の形成を含むことを特徴とする、エレクトロルミ
ネセンスシリコン素子の製造方法を提供する。
この複合構造の形成は、上記多孔質シリコン層の中へ
の金属の電気めっきを含んでもよく、或いは、その代わ
りに、上記多孔質シリコン層の中への電解質の注入を含
んでもよい。
本発明は、その別の側面では、 (a)表面不動態化を伴う量子ワイヤを含む多孔質シリ
コンを形成することと、 (b)上記量子ワイヤを非発光性にすることなしに上記
伝導性材料を通る電気伝導を増大させるように形成され
た伝導性材料を、上記多孔質シリコンの中に入り込ませ
ること を含むことを特徴とする、エレクトロルミネセンスシリ
コン素子の製造方法を提供する。
伝導性材料を多孔質シリコンの中に入り込ませる上記
段階は、その多孔質シリコンの中に伝導性材料を導入す
るための電気化学的手順を含むことが可能である。この
段階は、その多孔質シリコンの中に金属を電気めっきす
ることを含んでもよい。
上記多孔質シリコンを形成する上記段階は、1×1018
cm-3より大きく且つ1×1021cm-3より大きくはないドー
プ剤不純物濃度を有する、多量のドーピングが行われた
n型又はp型のシリコン材料の中に細孔を形成すること
を含んでよい。この代わりに、上記多孔質シリコンを形
成する上記段階は、1×1011cm-3〜1×1018cm-3の範囲
内のドープ剤不純物濃度を有する、少量のドーピングが
行われたn型又はp型のシリコン材料の中に細孔を形成
することを含んでもよい。
本発明は、上記方法で作られるエレクトロルミネセン
スシリコン素子も提供する。
本発明が更に詳細に理解されるように、以下では、本
発明の実施例が、次の添付図面を参照して、単なる例示
として説明される。
図1は、本発明のエレクトロルミネセンスシリコン素
子の垂直断面を概略的に示す。
図2は、量子ワイヤにおける結合性と分岐とを図解す
る。
図3は、多孔質シリコン層の中に電気めっきされた金
属を含む、本発明のエレクトロルミネセンスシリコン素
子の垂直断面を概略的に示す。
図4と図5は、図3による素子と比較基準用の素子と
のエレクトロルミネセンス特性と伝導特性をグラフの形
で示す。
図6は、本発明の電気めっきされた素子からのエレク
トロルミネセンス発光スペクトルと、比較用の多孔質シ
リコン層からのエレクトロルミネセンス発光スペクトル
とをグラフの形で示す。
図7は、多孔質シリコン層の深さに対応した電気めっ
きスズの分布をグラフの形で示す。
図8(a)は、多孔質シリコン層の非電気めっき区域
における電圧に応じた電流の変化を示す。
図8(b)は、多孔質シリコン層のスズ電気めっき区
域における電圧に応じた電流の変化を示す。
図1を参照すると、この図には、本発明のエレクトロ
ルミネセンス素子の断面が概略的に図解されている。こ
の素子は全体として参照符号10で示される。この素子
は、点線12Aで示される当初の上部表面と下部表面12Bと
を有する厚さ400μmのシリコンウェーハから作られ
た、シリコン構造物12を含む。このシリコン構造物12
は、バルクシリコン層14と多孔質シリコン層16とを含
む。バルクシリコン層14は、原型ウェーハと概ね同一の
厚さを有し、一点破線14Aで示されるように垂直方向に
縮小された形で示される。多孔質シリコン層16は、0.1
〜50μmの範囲内の厚さを有する。厳密に言えば、「層
(layer)」という表現は、層14と層16が析出によって
作られるのではないが故に正しくないが、この術語は、
当業では素子の層(stratum)を表すために一般的に使
用される。構造12のようなシリコン構造物の製造は、L
T Canhamによって、論文「ウェーハの電気化学的及び化
学的溶解によるシリコン量子ワイヤアレイの製造(“Si
licon Quantum Wire Array Fabrication by Electroche
mical and Chemical Dissolution of Wafers")」(App
l.Phys.Lett.,Vol 57,p1046(1990))において論述さ
れている。この多孔質シリコン層16は、絶縁された量子
ワイヤ18が量子ワイヤ間の細孔20によって画定されるよ
うに、互いに結合する細孔20を形成するために十分に溶
解させられる。量子ワイヤ18は、バルクシリコン層14か
ら直立している。量子ワイヤ18の形状と幅は一定不変で
はなく、細孔径は量子ワイヤ径よりも大きい。ワイヤ18
と細孔20が、図解を容易にするために、概略的な形で図
1に示されている。
第1の実施例では、素子10は、5×1018cm-3のヒ素ド
ナー濃度を有する、多量のドーピングが行われたn型
(n+)シリコンウェーハから作られる。多孔質シリコン
層16は78%の多孔度と13μmの厚さを有し、その形成後
に17カ月間に亙って空気中でエージングされたものであ
る。この多孔質シリコン層16は、紫外光で照射された時
に可視(オレンジ色)ホトルミネセンスを放出した。空
気中でのエージングの結果として、バルク層14とワイヤ
18との露出表面が、酸化された水素化ケイ素の表面層22
を有した。層22のような表面層が、低密度の無放射再結
合中心を有するが故に、シリコン量子ワイヤの下に位置
する表面不動態化をもたらす。ワイヤ18が、シリコン構
造物12と組み合わされた複合「電解質/半導体」構造25
を形成するために、電解質24の中に浸された。電解質24
は、濃度0.5M:0.1Mを有するH2SO4:Na2S2O8の水溶液であ
った。白金電極26が電解質24中に浸され、オーム接続
(Ohmic connection)28が、バルクシリコン層14に与え
られた。
量子ワイヤを含む層16のような多孔質シリコン層は、
電解質24が存在しない時に、高い電気抵抗率を有する。
層16を連続媒質として取り扱うことによって、電気抵抗
率が決定されることが可能であり、106Ohm cmよりも数
桁大きい典型的な抵抗値が、それに関して測定されてい
る。従って、電解質24が存在しない時には、そのシリコ
ン構造物は、層14と層16とに垂直な矢印29に対して平行
な方向に高い抵抗率を有する。しかし、シリコン構造物
12がマイナスであって陰極を形成し、且つ白金電極26が
プラスであり陽極を形成するように、素子10がマイナス
電圧を印加された時には、この素子は、5ボルト未満の
バイアス電圧において、数mAcm-2程度の適切な電流密度
を通過させた。電流密度を決定するために、多孔質シリ
コン層16の上部表面の1cm2の幾何学的区域が電解質に露
出され、この構造物12の他の表面領域はマスキングされ
た。この場合には、白金電極と構造物12の間を流れる電
流は数mAであった。電流密度が、細孔の内側表面積を無
視して、「電流」対「幾何学的面積」の比率として計算
された。約1ボルト以上のバイアス電圧の場合には、素
子10のこの実施例は、裸眼で見ることが可能なオレンジ
色のエレクトロルミネセンスを放出した。このエレクト
ロルミネセンス放出は、数時間に亙っての試験時間内で
はエレクトロルミネセンスの減少が観察されなかったが
故に、安定していると見なされた。これは、従来技術の
類似の構造における陽極酸化に組み合わされたルミネセ
ンスの場合の数秒台の寿命とは対照的である。更に、こ
の試験に使用されたシリコン構造物12が、その構造物12
が電解質24から取り出されてUV光に晒された時に、減少
することないホトルミネセンスを放出することが観察さ
れた。従って、このエレクトロルミネセンス放出は、時
間の経過につれて強度が低減するエレクトロルミネセン
ス放出を生じさせる、不動態化表面層22に対して生じる
時間依存的な化学的変化の結果ではなかった。この代わ
りに、このエレクトロルミネセンス放出は、ペルオキソ
硫酸イオン(S2O8 2-)還元によって少数担体(この場合
には正孔)を量子ワイヤ18の中に注入したことの結果で
あると考えられる。低印加電圧におけるシリコン基体の
素子からの、裸眼で見ることが可能なエレクトロルミネ
センス放出の実現が、従来技術を凌駕する重要な利点を
もたらす。
図2を参照すると、この図には、シリコン構造物32の
断面図が概略的に図解されている。この図は正確な縮尺
率で描かれてはいない。特徴を明瞭に示すために、個々
の領域の相対的寸法が変えられている。このシリコン構
造物32は、350〜400μmの範囲内の厚さのバルクシリコ
ンウェーハの非エッチング部分34を含む(一部分しか示
されていない)。この部分34は、以下では「ウェーハ3
4」と呼ばれる。シリコン量子ワイヤ層36はウェーハ34
から延び、0.1〜50μmの範囲内の厚さである。ウェー
ハ34は、典型的には直径2.5nmである量子ワイヤ38のよ
うな個々の量子ワイヤを含む。図2は、ワイヤの結合性
と分岐とを図解し、この図は、図1における多孔質層16
内の同じワイヤ18の図解よりも、細孔の重なり合いによ
って生じさせられた量子ワイヤをより適切に図解してい
る。しかし、シリコン量子ワイヤは、この図に図示され
てはいない顕微鏡的な粗さと起伏のある直径とを有する
ことが認められている。
素子10の第2の実施例は、5×1015cm-3のヒ素ドナー
濃度を有する、少量のドーピングが行われたn型(n-
シリコンウェーハを用いた。この実施例では、多孔質シ
リコン層16は76%の多孔度と0.4μmの厚さを有し、電
解質中に沈められる前に、17カ月間に亙って空気中でエ
ージングされた。その電解質は上記の実施例で使用され
たものと同じであった。1ボルト以上のバイアス電圧に
よって、そのシリコン構造物を陰極として用いて、バイ
アスが印加された時に、オレンジ色の可視エレクトロル
ミネセンスが観察された。
素子10の第3の実施例では、5×1018cm-3のボロン・
アクセプター濃度を有する、多量のドーピングが行われ
たp型(p+)シリコンウェーハを用いた。この実施例で
は、多孔質シリコン層16は75%の多孔度と4.3μmの厚
さを有し、電解質中に沈められる前に、15カ月間に亙っ
て空気中でエージングされた。その電解質は上記の諸実
施例で使用されたものと同じであった。5ボルト以上の
バイアス電圧によって、そのシリコン構造物を陰極とし
て用いて、バイアスが印加された時に、オレンジ色の可
視エレクトロルミネセンスが観察された。
素子10の第4の実施例では、5×1018cm-3のボロン・
アクセプター濃度を有する、多量のドーピングが行われ
たp型(p+)シリコンウェーハを用いた。この実施例で
は、多孔質シリコン層16は72%の多孔度と1.2μmの厚
さを有し、16カ月間に亙ってエージングされた。この実
施例では、5ボルト以上のバイアス電圧によって、その
シリコン構造物を陰極として用いることにより、バイア
ス印加された時に、オレンジ色の可視エレクトロルミネ
センスが同様に生じた。
比較のために、量子ワイヤの有効な密度ををもたらす
には低すぎるように意図的に決定された多孔度を有する
点を除いて素子10と同等である素子が作られた。この比
較用の素子は、5×1018cm-3のヒ素ドナー濃度を有す
る、多量のドーピングが行われたn型(n+)シリコンウ
ェーハから作られた。この素子は、44%の多孔度と5μ
mの厚さを有する多孔質シリコン層16を有し、17カ月間
に亙って空気中でエージングされた。この素子は、素子
10と同一の電解質と電気接続とを含んでいたが、その多
孔質シリコン層の多孔度と厚さの点で素子10とは異なっ
ていた。この素子は、30ボルトまでのバイアス電圧によ
る陰極バイアスを受けても、可視エレクトロルミネセン
スを示さなかった。更に、この比較用の素子の多孔質シ
リコン層は可視ホトルミネセンスも示さなかった。これ
は、この素子が(素子10の場合の多孔度に比較して)は
るかに低い多孔度を有することに起因すると考えられ、
このことは、この素子が絶縁量子ワイヤを有効な度合い
にまで包含することがなかったということを示してい
る。
更に一般的に言えば、シリコン量子ワイヤがその中に
沈められる材料は、必ずしも電解質である必要はなく、
半導体か半金属か伝導性ポリマーのような伝導性材料で
あってよい。この材料が電解質であるか別の種類の伝導
性材料であるかに係わらず、量子ワイヤに接触する材料
は、幾つかの基準を満たさなければならない。以下で3
つの基準が言及される。これらの基準は、本発明の素子
への組み込みに対するその伝導性材料の適合性に関する
試験をもたらす。
この伝導性材料は、低温度すなわち300℃より低い温
度において使用可能な、多孔質シリコン層16の中への溶
浸処置に、適合可能でなければならない。300℃を越え
る高温度においては、その表面不動態化層22が劣化し、
多孔質層16からのホトルミネセンスが完全に又は部分的
に消失することになる。これに加えて、このようなより
一層高い温度では、多孔質層16が、その層自体を再形成
し始め、ワイヤ18の幅を増大させてワイヤ18の数を減少
させる可能性がある。従って、担体の量子閉じ込めが失
われる可能性がある。しかし、表面不動態化と量子閉じ
込めとが重大な劣化を被らない場合、又は、そした劣化
の全てが後で相殺される場合には、より高温度における
素子製造が実現可能である。
上記伝導性材料は適切な伝導性を持たなければならな
い。しかし、多孔質層の中への溶浸に適合するためにそ
の伝導性材料が持たなければならない最小バルク伝導率
を画定することは適切ではない。これは、この伝導性材
料の伝導率が、バルク状態の場合と細孔内の存在の場合
との間で相違するからである。複合構造25(上記シリコ
ン構造物12と上記伝導性材料との組み合わせ)によって
維持されるべき最小電流密度を画定することの方が、よ
り適切である。実際は、この複合構造25は、10ボルト未
満の順方向バイアスにおいて1mAcm-2以上の電流密度を
維持するのに十分なだけの伝導性を持たなければならな
い。この場合、この電流密度は、上記で説明された通り
に測定される。
上記伝導性材料で細孔体積を概ね満たすこと、又は、
少なくとも上記伝導性材料が下記で説明されるように電
気的に連続していることを可能にするのに十分なだけ伝
導性材料を細孔体積内に入り込ませることのどちらか
が、可能でなければならない。伝導性材料に対する電気
接点(例えば電極26)とバルクシリコンとの間に、良好
な電気的接続がなければならない。これが実現されるた
めには、その伝導性材料が、表面層22を完全に覆う物理
的に連続した層を形成する必要はない。例えば、上記電
極とシリコン構造物12との間に良好な接続を生じさせる
伝導性材料の網状組織を形成することで十分である。重
要なことは、伝導性材料24が量子ワイヤ表面の大部分に
対する接触をもたらし、エレクトロルミネセンスの発生
のために必要とされるようにバイアス下でワイヤ18内を
電流が流れることを可能にするということである。この
伝導性材料24は、例えば10ボルト未満の低電圧において
大きな電流密度が複合構造25内を流れることを可能にす
る。この伝導性材料24は、電気的に連続した伝導経路
が、一方の素子端子(電極26)から他方の素子端子(オ
ーム接続28)へと、伝導性材料24と量子ワイヤ18とバル
クシリコン14とを通って形成されることを確実なものに
する。
伝導性材料24は、酸化された水素化ケイ素の表面層22
との安定した界面を形成しなければならず、且つ、その
層によって与えられる表面の不動態化を大きく劣化させ
ることがあってはならない。即ち、多孔質層16は、伝導
性材料が細孔20の中に入り込まされ終わった後も、依然
としてホトルミネセンスを生じさせることが可能でなけ
ればならない。このことは、伝導性材料の受入れ可能性
に関する好適な品質管理試験をもたらす。
この伝導性材料は、素子10が低バイアス電圧にある時
に、シリコン量子ワイヤ18内の少数担体の密度の増大を
もたらすことが可能でなければならない。この伝導性材
料は、量子ワイヤ18の中に適切な効率で少数担体を注入
することによって、このことを実現することが可能であ
る。注入効率は、S M Szeによって“Physics of Semico
nductor Devices",Wiley and Sons,New York(1981)p2
68において説明されているように、「少数担体電流」対
「適切な接合部を通過する総電流」の比率として定義さ
れる少数担体注入率gを使用して定量化されることが多
い。
量子ワイヤ18内の少数担体の密度は、高温担体誘導衝
撃イオン化(hot carrier−induced impact ionisatio
n)によって増大させられることも可能である。高電界
によって加速された高温多数担体(hot majority carri
er)が、アクロスザバンドギャップ・イオン化(acros
−the−band gap ionisation)によって正孔対を生じさ
せる。
本明細書で使用される術語「少数担体」は、次の原則
に基づいて使用される。多数担体のタイプである特定の
担体タイプが、印加バイアス下でシリコン量子ワイヤ18
中を流れる電流の大部分の原因である。少数担体は、多
数担体とは反対の符号を有する。本発明の実施例におい
てエレクトロルミネセンスが量子ワイヤ18中に観察され
るが故に、少数担体と多数担体の再結合が量子ワイヤ18
中で起こると考えられる。量子ワイヤ18が上記のように
高い抵抗率を有するが故に、量子ワイヤ18は、量子ワイ
ヤがそれから形成された原型シリコンウェーハの電気的
特性を維持していないように見える。従って、バルクシ
リコン14の多数担体のタイプ(n型又はp型)は、量子
ワイヤ18内に多数担体電流の流れを生じさせる電荷担体
のタイプと同一であっても反対であってもよい。
通常の「金属/半導体」接合(ショットキー接合)
は、一般的に、非常に低い少数担体注入率を示し、即
ち、10-5<g<10-3である。例えば、A C Y YuとE H Sn
owによって測定されたように(「金属/シリコン接点の
少数担体注入(“Minority Carrier Injection of Meta
l−Silicon Contacts")」,Solid State Electronics,V
ol 12,p155(1969))、「金/バルクn型シリコン」接
合の場合には、ND=1016cm-3のドーピングレベルにおい
て、低バイアス電圧下でg=5×10-5である。「金属/
絶縁体/半導体(MIS)」接合を形成するために金属層
と半導体層との間に薄い絶縁層を組み込むことが、低バ
イアス下における少数担体注入率を増大させることが可
能である。2ボルトのバイアスにおける10-1程度のgの
値が、最適の厚さの界面酸化物層を含むバルクMISシリ
コン構造物に関して報告されている(H C CardとE H Rh
oderick,Solid State Electronics,Vol 16,P365(197
3))。更に高いg値が、p−n同種接合(homojunctio
n)とp−n異種接合(heterojunction)とを用いて得
られることが可能である。S R Morrisonは、J.Appl.Phy
s.,Vol 53,P123(1982)において、溶液中の特定のイオ
ンからのバルクn型シリコンの中への正孔注入を定量化
した。ペルオキソ硫酸イオンのような強力な酸化剤はシ
リコンの中に正孔を比較的効率良く注入する(g=1
0-1)。これとは対照的に、プロトンのような弱い酸化
剤は非効率的な正孔注入剤であり、僅かな少数担体電流
しか生じさせない(g<10-5)。
本発明の素子では、少数担体は伝導性材料24からシリ
コン量子ワイヤ18の中に注入されなければならない。上
記の公表データは、様々な状況下のバルクシリコンに関
するものであって、シリコン量子ワイヤの中への少数担
体の注入に関するデータは公表されていない。しかし、
材料24は、10ボルト以下のバイアス電圧において10-4
上の、ワイヤ18の中への注入率gを生じさせることが可
能でなければならない。10ボルト以下のバイアス電圧に
おいて注入率gが10-4以上である材料は、本明細書の目
的に適った少数担体の効率的な注入を可能にする。
本発明の素子は、1×1018cm-3より大きく且つ1×10
21cm-3より大きくはないトープ剤不純物濃度を有する、
多量のドーピングが行われたn型又はp型のシリコン材
料から作られることが可能である。或いは、この代わり
に、本発明の素子は、1×1011cm-3〜1×1018cm-3の範
囲内のドープ剤不純物濃度を有する、少量のドーピング
が行われたn型又はp型のシリコン材料から作られるこ
とも可能である。
図3を参照すると、この図には、金属被覆の形で伝導
性材料を含む、参照符号40によって全体的に示された本
発明の素子が、概略的に示されている。素子40の横方向
の外側領域は、参照符号40Aで示される波形の縁で示さ
れるように省略されている。素子40は、図1と同様の理
想化された形状で示される。素子40は、バルクシリコン
ウェーハ44と多孔質シリコン層46とを有するシリコン構
造物42を含む。ウェーハ44は、点線44Aによって示され
るように縮小された中央領域を有する。多孔質層46は、
金属48によって電気めっきされ、この金属48は上記の諸
実施例の電解質24に取って代わる。多孔質層46は、参照
符号52で示されるような界面酸化物層をその各々が有す
る、参照符号50で示されるような量子ワイヤを含む。金
属48は酸化物52上に層を形成し、穴54のような不連続部
分をその層上に有する。多孔質層46の上には、半透明な
伝導性電極層56が載り、ウェーハ44がオーム接点(Ohmi
c contact)58を有する。
素子40の第1の実施例が、4×1018cm-3のボロンアク
セプター濃度を有するp+シリコンウェーハから、次のよ
うに作られた。ウェーハを、同体積割合のエタノールと
「HF/水」溶液(40重量%のHFを含む)とを含む電解質
(以下では電解質Iと呼ばれる)の中で陽極酸化した。
この陽極酸化は、暗闇の中で15秒間に亙って100mAcm-2
の電流密度で行われた。これは、厚さ1μmの多孔質層
46を生じさせ、この後で、この多孔質層46を240℃で20
分間に亙って空気中でアニーリングした。この多孔質層
46は、UV照射を受けて可視ホトルミネセンスを示した。
この後で、多孔質層46の上部表面を、9mm2の区域だけを
露出させるようにマスキングした。10gm/リットルのAuC
l3と2.9gm/リットルのNaClとを含む水溶液から多孔質層
46の上記区域の中へ金を電気めっきした。白金陽極が使
用された。10mAcm-2の電流密度を、45秒間に亙って加え
た。これにより、約0.2μmの厚さの金薄膜が、その上
部に金めっき多孔質シリコンの複合体を生じさせた。
素子40のこの第1の実施例のエレクトロルミネセンス
特性と電気特性とが、図4と図5とに別々に示されてお
り、これらの図では、これらの特性が、電気めっき金が
存在しない場合の多孔質層46とシリコンウェーハ44の特
性と比較されている。いずれの場合も、透明電極が各々
の多孔質層の上部表面層に付着させられ、一方の場合に
は、金めっき領域の上に付着させられている。両方の場
合とも、透明電極とウェーハ上のオーム接点との間にバ
イアス電圧が加えられ、この透明電極はプラスであり、
オーム接点はマイナスであった。電流が流れる間、多孔
質層46からのエレクトロルミネセンス放出が、光電子倍
増管を使用して監視された。
図4では、光電子倍増管電流によってナノアンペア単
位で表示されたエレクトロルミネセンスが、バイアス電
圧に対比してプロットされている。グラフ60は本発明の
金めっきされた実施例に係わり、グラフ62は比較用の非
めっき多孔質層に係わる。グラフ60は、この金めっきさ
れた実施例が3ボルトを越えるバイアス電圧でエレクト
ロルミネセンスを示し、このエレクトロルミネセンスは
バイアス電圧の増大に応じて急速に増大するということ
を示している。グラフ62は、上記非めっき多孔質層が、
10ボルトを下回るバイアス電圧では僅かなエレクトロル
ミネセンスしか示さず、そのエレクトロルミネセンス
は、バイアス電圧が10ボルトを越えて増大していくに応
じて緩慢に増大するだけであるということを示してい
る。この非めっき多孔質層は、上記の金めっきされた実
施例によって僅か約8ボルトのバイアスで示されるエレ
クトロルミネセンスを放出するために、60ボルトのバイ
アスを必要とする。
図5では、グラフ64が、本発明の金めっきされた実施
例の場合の、バイアス電圧に対比した電流(ナノアンペ
ア単位)を示し、グラフ66が、比較用の非めっき多孔質
層の場合の、バイアス電圧に対比した電流(ナノアンペ
ア単位)を示している。これらのグラフは、金めっきさ
れた実施例が、比較用の非めっき多孔質層よりもはるか
に高い伝導率を有すということを示している。
図6を参照すると、この図には、上記の本発明の金め
っきされた実施例の場合の、波長(nm)に応じてプロッ
トされたエレクトロルミネセンス放出(任意の単位)の
グラフ70が示されている。グラフ70は、エレクトロルミ
ネセンス放出の大部分が、760nmを中心とする550〜850n
mの範囲内であることを示している。He−Cdレーザから
の青色光が、上記の比較用の非めっき多孔質層からホト
ルミネセンスを得るために使用され、これによって、図
6の第2のグラフ72が与えられた。グラフ72は、めっき
金属が存在しない時のエレクトロルミネセンス放出の大
部分が、660nmを中心とする550〜790nmの範囲内である
ということを示している。従って、比較用の非めっき多
孔質層のホトルミネセンスに比較して、エレクトロルミ
ネセンス放出のスペクトルの範囲が、より一層広く、そ
のエレクトロルミネセンス放出が、より長い波長にシフ
トされている。グラフ70とグラフ72の両方は、強度値全
体のピーク強度で実際強度を割り算することによって計
算された、正規化された強度値を有する。
既に言及したように、素子40の第1の実施例は、多孔
質層の上に載る厚さ0.2μmの金薄膜を有するものであ
るが、この金薄膜は、可視光に対する透明性を得るとい
う観点からは不必要に厚いものである。上に載る金薄膜
を取り除くために、この複合体に、低エネルギーのアル
ゴンイオンによりエッチングを行った。これは、青色レ
ーザ照射によって多孔質層46から得ることが可能な可視
ホトルミネセンスを著しく増大させた。
素子40の第2の実施例が、8×1018cm-3のヒ素ドナー
濃度を有するn+シリコンウェーハから、次のように行な
われた。このウェーハを、暗室の中で10分間に亙って電
流密度7.5mAcm-2において電解質Iの中で陽極酸化し
た。この後で、ウェーハを、同体積割合のエタノールと
「HF/水」溶液(20重量%のHFを含む)とを含む第2の
電解質の中で、6時間に亙って27℃において化学溶解さ
せた。この後で、このウェーハを空気中で2時間に亙っ
て200℃でアニーリングした。フーリエ変換赤外分光分
析(FTIR)は、このアニーリング段階が露出シリコン表
面上にケイ素酸化物層を生じさせることを示している。
この一連の段階は、UV照射を受けて可視ホトルミネセン
スを示す多孔質層46を生じさせた。その後で、この多孔
質層の上部表面を、9Mm2の区域だけを露出させるように
マスキングした。10gm/リットルのAuCl3と2.9gm/リット
ルのNaClとを含む水溶液から多孔質層46の上記区域の中
へ金を電気めっきした。1mAcm-2の電流密度を、10分間
に亙って加えた。これにより、幾分か変色した金薄膜
が、その上部に金めっき多孔質シリコンの複合体を生じ
させた。上記の実施例に関して説明したように電極付与
後にバイアスを印加することによって、この実施例から
もエレクトロルミネセンスが得られた。
本発明の更に別の実施例は、酸化物層52を生じさせる
ためのアニーリングが行われなかった点を除いて、素子
40と同等である。この実施例は、8×1018cm-3のヒ素ド
ナー濃度を有するn+シリコンウェーハから次のように行
われた。このウェーハを、暗室の中で10分間に亙って電
流密度7.5mAcm-2において電解質Iの中で陽極酸化し
た。この後で、ウェーハを、電解質Iの中で、5時間に
亙って27℃において化学溶解させた。この一連の段階
は、UV照射を受けて可視ホトルミネセンスを示す多孔質
層を生じさせた。その後で、この多孔質層の上部表面
を、9mm2の区域だけを露出させるようにマスキングし
た。13gm/リットルのSnSO4と0.4gm/リットルのゼラチン
と0.2gm/リットルのβナフテンと50体積%のエタノール
とを含む酸性(H2SO4)水溶液から、多孔質層66の上記
区域の中にスズを電気めっきした。純粋スズ陽極が使用
された。1mAcm-2の電流密度を、30分間に亙って加え
た。これにより、灰色のスズ薄膜が、その上部にスズめ
っき多孔質シリコンの複合体を生じさせた。この複合体
を110℃において10分間に亙って乾燥した。上記の諸実
施例に関して説明されたように電極付与後にバイアスを
印加することによって、この実施例からもエレクトロル
ミネセンスが得られた。
厚さ約5mmの多量にドーピングされたn型シリコンの
多孔質層の中へのスズ電気めっきが、深さに応じたスズ
の分布の均一性を調べるために行われた。
容認可能な深さ均一性を得るように多孔質シリコンの
中に金属を電気メッキすることは、困難であることが知
られている。このことは、R HerinoとP JanとG Bomchil
によって、論文「多孔質シリコン上のニッケルめっき
(“Nickel Plating on Porous Silicon")」(J.Elect
rochem.Soc.:Solid−State Science and Technology,Vo
l 132,p2513(1985))において論述されている。彼ら
の結果は、約1μmを越える厚さの多孔質層全体に亙っ
てニッケルのニッケルの均一な深さ分布を得る上で、彼
らが困難に直面したということを示している。
深さに応じた金属析出物の均一性を調べるために、エ
ージングされた多孔質シリコン試験層(多孔度64%)と
純粋スズ陽極とを、HCl/SnCl2電気めっき液の中に浸し
た。そのシリコンに陰極を形成するのに適した極性のバ
イアス電圧を印加した。約8時間をかけて電流密度を数
μAcm-2から数mAcm-2へと漸進的に増加した。
図7を参照すると、この図には、比較的厚い多孔質シ
リコン試験層の全体に亙ってのスズ分布を示す二次イオ
ン質量分析(SIMS)の結果が、グラフの形で示されてい
る。曲線80は、厚さに応じた30Siの分布を示し、曲線82
116Snのそれを示し、曲線84は118Snのそれを示し、曲
線86は120Snのそれを示す。曲線80は、上記多孔質試験
層の厚さに対応する点に凹み80aを有する。曲線82、8
4、86は、上記多孔質試験層の厚さのより大きな部分
に、スズが非常に均一に析出したということを示してい
る。SIMSは干渉の影響を受けやすい。この使用における
SIMSの信頼性を検査するために、多孔質シリコン試験層
の厚さの内部における「測定された120Sn」対「測定さ
れた118Sn」の比率を計算した。この比率が、自然発生
したスズに関して適正である1.4であることが発見され
た。
電気めっきを行う前に、この多孔質シリコン試験層
は、紫外光を受けて可視ホトルミネセンスを示した。ス
ズで電気めっきされた後でも、その多孔質シリコン試験
層は依然としてこのホトルミネセンスを生じさせたが、
このことは、その多孔質シリコン試験層の表面不動態化
が上記処理によって、さほど大きく劣化させられていな
いということを示している。
この多孔質シリコン試験層の電気的特性も調べられ
た。各々の場合にその試験層を介した電気接続を形成す
ることが可能となるように、アルミニウム小片を、その
試験層の非めっき済試料とめっき済試料の両方に対して
250℃で焼結した。図8を参照すると、この図には、試
験層の(a)非めっき済区域と(b)めっき済区域とに
関する「電流」対「電圧」のグラフが示されている。非
めっき済区域とめっき済区域とに関する比較結果は、そ
の試験層の伝導率が、めっき済区域の方が著しく大きい
ということを示している。例えば、18Vバイアスにおい
て試験層の非めっき済区域を通って流れる電流は、図8
(a)に線90によって示されるように、0.1μA台であ
る。これとは対照的に、試験層のめっき済区域に関する
同等の電流は、図8(b)に線92によって示されるよう
に、10mA台である。従って、めっき済区域を通る電流
は、非めっき済区域を通る電流の105倍の大きさであ
る。このことは、多孔質シリコン層の中に電気めっきさ
れたスズが前述のように電気的に連続した層を形成する
ということを明白に示している。しかし、そのスズがシ
リコン量子ワイヤの間の細孔を満たす度合い、又は、そ
のスズが表面不動態化層を覆う度合いは、分かっていな
い。
量子ワイヤを含む多孔質シリコン層の中に金属を電気
めっきするための方法は、金とスズの含浸に限定される
ものではない。しかし、金属の電気的に連続した層が形
成されるためには、使用される電気めっき液が、電気毛
管現象が生じる時に少なくともバイアスを受けて、細孔
を十分に湿らせる必要がある。
場合によっては、電気めっきを、多孔質シリコン層の
エッチングによる量子ワイヤアレイの形成に使用される
溶液と同じ溶液の中で行うことも可能である。これは、
デリケートなシリコン構造物をがエッチング液から取り
出し、更に別の処理が行われる前に乾燥させることを必
要としないという利点を与える。更に、電気めっき金を
含む実施例に関して上記で示されたように、表面不動態
化は、部分的な電気化学的処理と、これに続く、空気中
か又は別の種類の基体媒質もしくは蒸気媒質の中でのエ
イジング又はアニーリングとによって行われる代わり
に、そうした電気化学的処理だけによって全て行われる
ことが可能である。
フロントページの続き (72)発明者 レオン,ウエン・イー イギリス国、ウスターシヤー・ダブリ ユ・アール・14・3・ピー・エス、マル バーン、セント・アンドリユース・ロー ド(番地なし)、デイー・アール・エ イ・エレクトロニクス・デイビジヨン・ アール・エス・アール・イー気付 (72)発明者 コツクス,テイモシー・イングラム イギリス国、ウスターシヤー・ダブリ ユ・アール・14・3・ピー・エス、マル バーン、セント・アンドリユース・ロー ド(番地なし)、デイー・アール・エ イ・エレクトロニクス・デイビジヨン・ アール・エス・アール・イー気付 (56)参考文献 特開 平4−356977(JP,A) 特表 平5−502978(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 33/00 H05B 33/00

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項1】表面不動態化された量子ワイヤ(18)を包
    含する多孔質領域(16)を含むシリコン材料(12)と、
    前記多孔質領域(16)内の伝導性材料(24)との複合構
    造(25)を含み、前記伝導性材料(24)が、 (a)前記量子ワイヤ(18)を通しての電気伝導を増大
    させるように形成され、 (b)前記量子ワイヤ(18)を非発光性にする程には、
    前記量子ワイヤの表面不動態化(22)を大きく劣化させ
    ることがなく、 (c)前記量子ワイヤ(18)内の少数担体密度を増大さ
    せるように形成される ことを特徴とする前記エレクトロルミネセンスシリコン
    素子。
  2. 【請求項2】表面不動態化された量子ワイヤ(18)を包
    含する多孔質領域(16)を含むシリコン材料(12)と、
    前記多孔質領域(16)内の伝導性材料(24)との複合構
    造(25)を含み、前記伝導性材料(24)が、 (a)電気的に連続した電流経路が前記多孔質領域(1
    6)を通って延在することを確保するように形成され、 (b)前記量子ワイヤ(18)を非発光性にする程には、
    前記量子ワイヤの表面不動態化(22)を大きく劣化させ
    ることがなく、 (c)前記量子ワイヤ(18)の中に少数担体を注入する
    ように形成される ことを特徴とする前記エレクトロルミネセンスシリコン
    素子。
  3. 【請求項3】表面不動態化(22)を伴う量子ワイヤ(1
    8)を有する多孔質シリコン層(16)と、伝導性材料(2
    4)との複合構造(25)を含み、前記伝導性材料(24)
    が、 (a)前記多孔質シリコン層(16)の内側表面の全体に
    亙って、電気的に連続した層(24)を形成し、 (b)前記多孔質シリコン層(16)の表面不動態化(2
    2)を大きく劣化させることがなく、 (c)前記量子ワイヤ(18)の中に少数担体を効率的に
    注入することが可能である ことを特徴とする前記エレクトロルミネセンスシリコン
    素子。
  4. 【請求項4】前記複合構造(25)が、10ボルト以下のバ
    イアス電圧を受けて、少なくとも1mAcm-2の電流密度を
    維持することが可能であることを特徴とする請求項1、
    2又は3に記載のエレクトロルミネセンスシリコン素
    子。
  5. 【請求項5】前記複合構造(25)が、5ボルト以下のバ
    イアス電圧を受けて、少なくとも1mAcm-2の電流密度を
    維持することが可能であることを特徴とする請求項4に
    記載のエレクトロルミネセンスシリコン素子。
  6. 【請求項6】前記伝導性材料が電解質(24)であること
    を特徴とする請求項1から5のいずれか一項に記載のエ
    レクトロルミネセンスシリコン素子。
  7. 【請求項7】前記伝導性材料が金属(48)又は半金属で
    あることを特徴とする請求項1から5のいずれか一項に
    記載のエレクトロルミネセンスシリコン素子。
  8. 【請求項8】前記多孔質シリコン(16、46)が、1×10
    18cm-3より大きく且つ1×1021cm-3より大きくはないド
    ナー濃度を有する、多量のドーピングが行われたn型バ
    ルクシリコン材料から延びることを特徴とする請求項1
    から7のいずれか一項に記載のエレクトロルミネセンス
    シリコン素子。
  9. 【請求項9】前記多孔質シリコン(16、46)が、1×10
    11cm-3〜1×1018cm-3の範囲内のドナー濃度を有する、
    少量のドーピングが行われたn型バルクシリコン材料か
    ら延びることを特徴とする請求項1から7のいずれか一
    項に記載のエレクトロルミネセンスシリコン素子。
  10. 【請求項10】前記多孔質シリコン(16、46)が、1×
    1018cm-3より大きく且つ1×1021cm-3より大きくはない
    アクセプター濃度を有する、多量のドーピングが行われ
    たp型バルクシリコン材料から延びることを特徴とする
    請求項1から7のいずれか一項に記載のエレクトロルミ
    ネセンスシリコン素子。
  11. 【請求項11】前記多孔質シリコン(16、46)が、1×
    1011cm-3〜1×1018cm-3の範囲内のアクセプター濃度を
    有する、少量のドーピングが行われたp型バルクシリコ
    ン材料から延びることを特徴とする請求項1から7のい
    ずれか一項に記載のエレクトロルミネセンスシリコン素
    子。
JP4506565A 1991-04-17 1992-03-25 エレクトロルミネセンスシリコン素子 Expired - Fee Related JP3014756B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB9108176.0 1991-04-17
GB919108176A GB9108176D0 (en) 1991-04-17 1991-04-17 Electroluminescent silicon device
PCT/GB1992/000547 WO1992019084A1 (en) 1991-04-17 1992-03-25 Electroluminescent silicon device

Publications (2)

Publication Number Publication Date
JPH06509212A JPH06509212A (ja) 1994-10-13
JP3014756B2 true JP3014756B2 (ja) 2000-02-28

Family

ID=10693425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4506565A Expired - Fee Related JP3014756B2 (ja) 1991-04-17 1992-03-25 エレクトロルミネセンスシリコン素子

Country Status (11)

Country Link
US (1) US5561304A (ja)
EP (1) EP0580618B1 (ja)
JP (1) JP3014756B2 (ja)
KR (1) KR100249747B1 (ja)
AT (1) ATE145111T1 (ja)
CA (1) CA2108559C (ja)
DE (1) DE69215084T2 (ja)
DK (1) DK0580618T3 (ja)
ES (1) ES2093822T3 (ja)
GB (2) GB9108176D0 (ja)
WO (1) WO1992019084A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9213824D0 (en) * 1992-06-30 1992-08-12 Isis Innovation Light emitting devices
DE4315075A1 (de) * 1993-02-17 1994-11-10 Fraunhofer Ges Forschung Anordnung zur Plasmaerzeugung
US5689603A (en) * 1993-07-07 1997-11-18 Huth; Gerald C. Optically interactive nanostructure
ES2095793B1 (es) * 1994-01-18 1997-12-16 Univ Madrid Autonoma Metodo de formacion de estructuras luminiscentes de silicio poroso.
FR2716748B1 (fr) * 1994-02-25 1996-06-07 France Telecom Procédé de tapissage ou de remplissage par dépôt en phase gazeuse d'une structure en relief et application de ce procédé pour la fabrication d'éléments semi-conducteurs.
GB2313479B (en) * 1995-03-20 1999-10-20 Secr Defence Electroluminescent device comprising porous silicon
GB2299204A (en) * 1995-03-20 1996-09-25 Secr Defence Electroluminescent device
EP0797258B1 (en) * 1996-03-18 2011-07-20 Sony Corporation Method for making thin film semiconductor, solar cell, and light emitting diode
AU1604200A (en) * 1998-11-02 2000-05-22 Purdue Research Foundation Functionalized porous silicon surfaces
US6432724B1 (en) * 1998-11-25 2002-08-13 Micron Technology, Inc. Buried ground plane for high performance system modules
EP1166329A4 (en) 1999-03-09 2005-03-23 Scripps Research Inst METHOD AND DEVICE FOR THE DESORPTION / IONIZATION OF POROUS, LIGHT ABSORBING PAPERS
WO2002090466A1 (en) * 2001-05-04 2002-11-14 Elam-T Limited Electroluminescent devices
US6989897B2 (en) * 2002-06-12 2006-01-24 Intel Corporation Metal coated nanocrystalline silicon as an active surface enhanced Raman spectroscopy (SERS) substrate
US7400395B2 (en) * 2002-06-12 2008-07-15 Intel Corporation Metal coated nanocrystalline silicon as an active surface enhanced raman spectroscopy (SERS) substrate
US6970239B2 (en) * 2002-06-12 2005-11-29 Intel Corporation Metal coated nanocrystalline silicon as an active surface enhanced Raman spectroscopy (SERS) substrate
US7361313B2 (en) 2003-02-18 2008-04-22 Intel Corporation Methods for uniform metal impregnation into a nanoporous material
JP4760005B2 (ja) * 2004-12-17 2011-08-31 ソニー株式会社 発光素子、発光素子の製造方法および表示装置
CN100347870C (zh) * 2005-11-23 2007-11-07 天津大学 电致发光多孔硅材料的制备方法
EP2082425A4 (en) * 2006-10-05 2011-07-13 Hitachi Chemical Co Ltd HIGH DENSITY SILICON NANOWILS, HIGH SHAPE RATIO, CORRECTLY ALIGNED AND METHODS OF PRODUCTION THEREOF

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3030542A (en) * 1959-06-23 1962-04-17 Westinghouse Electric Corp Electroluminescent device
US3082175A (en) * 1959-11-09 1963-03-19 Westinghouse Electric Corp Method of improving electroluminescent phosphor
US3621321A (en) * 1969-10-28 1971-11-16 Canadian Patents Dev Electroluminescent device with light emitting aromatic, hydrocarbon material
GB8927709D0 (en) * 1989-12-07 1990-02-07 Secretary Of The State For Def Silicon quantum wires
US5206749A (en) * 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
US5324965A (en) * 1993-03-26 1994-06-28 The United States Of America As Represented By The Secretary Of The Army Light emitting diode with electro-chemically etched porous silicon

Also Published As

Publication number Publication date
DK0580618T3 (da) 1996-11-25
GB9108176D0 (en) 1991-06-05
US5561304A (en) 1996-10-01
JPH06509212A (ja) 1994-10-13
CA2108559C (en) 2002-02-19
EP0580618B1 (en) 1996-11-06
ATE145111T1 (de) 1996-11-15
EP0580618A1 (en) 1994-02-02
CA2108559A1 (en) 1992-10-18
ES2093822T3 (es) 1997-01-01
GB9317309D0 (en) 1993-10-27
WO1992019084A1 (en) 1992-10-29
GB2268333A (en) 1994-01-05
GB2268333B (en) 1994-11-23
DE69215084D1 (de) 1996-12-12
KR100249747B1 (ko) 2000-04-01
DE69215084T2 (de) 1997-03-27

Similar Documents

Publication Publication Date Title
JP3014756B2 (ja) エレクトロルミネセンスシリコン素子
Koshida et al. Visible electroluminescence from porous silicon diodes with an electropolymerized contact
Searson et al. The formation, morphology, and optical properties of porous silicon structures
Richter et al. Current-induced light emission from a porous silicon device
US9385247B2 (en) Passivation scheme for solar cells
JP2663048B2 (ja) 電界発光シリコン構造の製造方法
US5834378A (en) Passivation of porous semiconductors for improved optoelectronic device performance and fabrication of light-emitting diode bases on same
US6017773A (en) Stabilizing process for porous silicon and resulting light emitting device
Halliday et al. Electroluminescence from porous silicon using a conducting polyaniline contact
WO1999009600A1 (en) Semiconductor device and method for manufacturing the same
US4082889A (en) Luminescent material, luminescent thin film therefrom, and optical display device therewith
US10461212B2 (en) Method for processing silicon material
GB2299204A (en) Electroluminescent device
Horowitz et al. Protection of n‐GaAs Photoanodes by Photoelectrochemical Grafting of Poly (3‐Methyl‐thiophene) and Poly (3, 4‐Dimethyl‐thiophene) Films
Barillaro et al. Integrated porous-silicon light-emitting diodes: a fabrication process using graded doping profiles
US3365630A (en) Electroluminescent gallium phosphide crystal with three dopants
Das et al. Porous silicon pn junction light emitting diodes
KR100378343B1 (ko) 후면 함몰전극형 태양전지
Lang et al. Technology and RBS analysis of porous silicon light-emitting diodes
Cogan et al. 7.2% efficient polycrystalline silicon photoelectrode
Belyakov et al. Photoresponse and electroluminescence of silicon--structures
Zhang et al. Fabrication of a porous silicon diode possessing distinct red and orange electroluminescent regions
Shi et al. Photoluminescence of Erbium, Zinc and Copper Doped Porous Silicon and a Phenomenological Model for the Metal Electrodeposition
Hérino Porous silicon for microelectronics and optoelectronics
Qi et al. Electroluminescence from novel porous silicon pn junction devices

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees