JP3013482B2 - FM equalization circuit and recording / reproducing apparatus using the same - Google Patents

FM equalization circuit and recording / reproducing apparatus using the same

Info

Publication number
JP3013482B2
JP3013482B2 JP3072798A JP7279891A JP3013482B2 JP 3013482 B2 JP3013482 B2 JP 3013482B2 JP 3072798 A JP3072798 A JP 3072798A JP 7279891 A JP7279891 A JP 7279891A JP 3013482 B2 JP3013482 B2 JP 3013482B2
Authority
JP
Japan
Prior art keywords
signal
delay
output signal
coefficient
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3072798A
Other languages
Japanese (ja)
Other versions
JPH04307467A (en
Inventor
克行 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP3072798A priority Critical patent/JP3013482B2/en
Publication of JPH04307467A publication Critical patent/JPH04307467A/en
Application granted granted Critical
Publication of JP3013482B2 publication Critical patent/JP3013482B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、記録再生装置の映像信
号処理回路に係り、特に再生FM信号の周波数特性を補
正するFM等化回路及びこれを用いた記録再生装置に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video signal processing circuit of a recording and reproducing apparatus , and more particularly to an FM equalizing circuit for correcting a frequency characteristic of a reproduced FM signal and a recording and reproducing apparatus using the same. I do.

【0002】[0002]

【従来の技術】家庭用のビデオテ−プレコ−ダ(以下V
TRと称す)においては、FM変調した輝度信号と低域
変換したクロマ信号とを周波数多重して磁気テ−プに記
録するようにしており、再生時には、磁気ヘッドから再
生された信号からFM輝度信号と低域クロマ信号とに分
離した後、それぞれ処理され出力される。
2. Description of the Related Art A home video tape recorder (hereinafter referred to as V)
TR), an FM-modulated luminance signal and a low-frequency-converted chroma signal are frequency-multiplexed and recorded on a magnetic tape. At the time of reproduction, the signal reproduced from the magnetic head is converted into FM luminance. After being separated into a signal and a low-band chroma signal, each is processed and output.

【0003】再生FM輝度信号は、記録再生の過程で生
じる下側帯波の強調効果により低域が強調されるため、
これを補正するためのFM等化回路が必要となる。FM
等化回路には、コンデンサ、コイル、抵抗で構成される
パッシブ型のものと、遅延素子を用いたコサインイフィ
ルタのものとがある。コサインフィルタは、帯域内で位
相がリニアに変化、即ち群遅延時間がフラットであり、
位相歪が無く性能上パッシブ型に較べ優れている。コサ
インフィルタを用いたFM等化回路の代表的なものとし
ては、例えば特開昭62−248108号公報に示され
ているものがある。これによれば、再生時の信号の状態
を検出してFM等化の周波数特性を変化させることで波
形再現性の良好な再生画像を得ることができる。
[0003] In the reproduced FM luminance signal, a low band is emphasized by an emphasis effect of a lower band wave generated in a recording / reproducing process.
An FM equalization circuit for correcting this is required. FM
The equalizing circuit includes a passive type including a capacitor, a coil, and a resistor, and a cosine filter using a delay element. In the cosine filter, the phase changes linearly within the band, that is, the group delay time is flat,
It has no phase distortion and is superior to the passive type in performance. A typical FM equalizer using a cosine filter is disclosed in, for example, Japanese Patent Application Laid-Open No. 62-248108. According to this, a reproduced image with good waveform reproducibility can be obtained by detecting the state of the signal at the time of reproduction and changing the frequency characteristic of FM equalization.

【0004】[0004]

【発明が解決しようとする課題】ところが従来例で示さ
れるコサインフィルタの構成では、FM等化特性に対し
て特性を変化させる自由度が少ない欠点がある。コサイ
ンフィルタは、遅延素子の遅延時間をτとするとピ−ク
周波数が1/2τ、出力ゼロとなる周波数が0、1/τ
となり、ピ−ク周波数にたいし上下対称の特性となる。
これに対し、VTRで用いられるFM等化特性として
は、VHS規格や8ミリビデオ規格のような規格のこと
なるVTRによってピ−ク量や周波数特性が異なるた
め、周波数特性に対し自由度がある程度大きくないと実
用上問題である。特開昭62−248108号公報に示
されているものは、ピ−ク量の変化に対してはある程度
の自由度を持っているが、周波数特性に対する自由度は
持っていない。
However, the configuration of the cosine filter shown in the conventional example has a disadvantage that the degree of freedom to change the characteristics with respect to the FM equalization characteristics is small. Assuming that the delay time of the delay element is τ, the cosine filter has a peak frequency of ττ, and a frequency at which the output becomes zero is 0, 1 / τ.
Thus, the characteristic is vertically symmetric with respect to the peak frequency.
On the other hand, as for the FM equalization characteristics used in the VTR, since the peak amount and the frequency characteristics are different depending on the VTRs such as the VHS standard and the 8 mm video standard, there is a certain degree of freedom with respect to the frequency characteristics. If not, it is a practical problem. Japanese Unexamined Patent Application Publication No. 62-248108 has a certain degree of freedom with respect to a change in peak amount, but does not have a degree of freedom with respect to frequency characteristics.

【0005】本発明の目的は、かかる問題点を解消し、
コサインフィルタを用い様々なVTRに適した再生FM
等化回路を提供することにある。
An object of the present invention is to solve such a problem,
Reproduced FM suitable for various VTRs using cosine filter
An object of the present invention is to provide an equalizing circuit.

【0006】[0006]

【課題を解決するための手段】上記目的を達成するため
に、本発明は、コサインフィルタの一部の信号を入力側
に帰還することにより狭帯域な周波数特性を実現する一
方、コサインフィルタとは反対の特性(ピ−ク点とゼロ
点の周波数が逆の関係にある)を示すフィルタの出力を
ある一定量加算することで低周波の応答を変化させ、周
波数特性に対する自由度を向上するものである。
In order to achieve the above object, the present invention realizes a narrow band frequency characteristic by feeding back a part of a signal of a cosine filter to an input side. A filter that changes the low-frequency response by adding a certain amount of the output of a filter that shows the opposite characteristic (the peak point and the zero point have the opposite frequency), thereby improving the degree of freedom for the frequency characteristic. It is.

【0007】[0007]

【作用】一個の遅延素子で構成したコサインフィルタの
場合は、コサインフィルタとは反対の特性を示すフィル
タの出力を入力側に負帰還することで通過帯域を狭帯域
化するように作用し、上記フィルタの出力をコサインフ
ィルタの出力に加算することで低域の応答を変化させる
ように作用する。また、遅延素子の帯域を制限し、群遅
延時間がピ−ク周波数の高周波側で増加するようにする
ことで、コサインフィルタの高周波側の帯域を制限する
ように作用する。
In the case of a cosine filter constituted by one delay element, the output of the filter having the opposite characteristic to that of the cosine filter is negatively fed back to the input side, thereby acting to narrow the pass band. By adding the output of the filter to the output of the cosine filter, it acts to change the low-frequency response. Further, the band of the delay element is limited so that the group delay time increases on the high frequency side of the peak frequency, thereby acting to limit the band of the cosine filter on the high frequency side.

【0008】さらに、帰還ル−プにハイパスフィルタを
挿入し、低周波と高周波の帰還係数を変えることでピ−
ク周波数の上側の帯域特性を狭帯域化するように作用す
る。
Further, a high-pass filter is inserted into the feedback loop to change the feedback coefficients of the low frequency and the high frequency so that the peak is reduced.
It acts to narrow the band characteristics above the clock frequency.

【0009】二個の遅延素子で構成したコサインフィル
タの場合は、二個の遅延素子の中点の信号を入力側に
帰還することで通過帯域を狭帯域化するように作用し、
コサインフィルタとは反対の特性を示すフィルタの出力
をコサインフィルタの出力に加算することでFM等化回
路のピ−ク量を変化させるように作用する。
In the case of a cosine filter composed of two delay elements, a signal at the center of the two delay elements is applied to the input side with a negative signal.
By returning , it works to narrow the pass band,
By adding the output of the filter having the opposite characteristic to that of the cosine filter to the output of the cosine filter, it acts to change the peak amount of the FM equalization circuit.

【0010】[0010]

【実施例】以下、本発明の一実施例を図1により説明す
る。図1は本発明によるFM等化回路の一実施例を示す
ブロック図であって、1は入力端子、2、5は減算回
路、3は遅延素子、4、8は加算回路、6、7は係数回
路、9は出力端子である。遅延素子の遅延時間をτとす
ると、遅延素子の伝達関数はexp(−jωτ)で表さ
れ、減算回路5の出力voは次式となる。viは入力信
号を示す。
An embodiment of the present invention will be described below with reference to FIG. FIG. 1 is a block diagram showing an embodiment of an FM equalization circuit according to the present invention, wherein 1 is an input terminal, 2 and 5 are subtraction circuits, 3 is a delay element, 4 and 8 are addition circuits, and 6 and 7 are A coefficient circuit 9 is an output terminal. Assuming that the delay time of the delay element is τ, the transfer function of the delay element is expressed by exp (−jωτ), and the output vo of the subtraction circuit 5 is expressed by the following equation. vi indicates an input signal.

【0011】[0011]

【数1】 (Equation 1)

【0012】帰還係数K1を変化させた場合の特性を、
図3に示す。帰還係数K1を0、0.2、0.5、0.
7と変化させたときのピ−ク周波数f0=1/2τに対
し周波数1/4τのレスポンスは−3dB、−5.1d
B、−10dB、−15.1dBと変化していく。この
ように、帰還係数K1を増加することで狭帯域特性を実
現するものである。
The characteristics when the feedback coefficient K1 is changed are as follows:
As shown in FIG. When the feedback coefficient K1 is 0, 0.2, 0.5, 0.
When the peak frequency f0 is changed to 7 and the peak frequency f0 is 1 / 2.tau., The response of the frequency 1 / 4.tau. Is -3 dB and -5.1 d.
B, -10 dB, and -15.1 dB. As described above, the narrow band characteristic is realized by increasing the feedback coefficient K1.

【0013】また、加算回路4の出力、即ちコサインフ
ィルタとは反対の特性を示すフィルタの出力を係数K2
で調整した後加算回路8でコサインフィルタ即ち減算回
路5の出力に加算することで、図6に示すように周波数
特性を可変できる。図6は、K1=0.5の場合にK2
を0、0.2、0.4、0.6、0.8、1と変化させ
たときの特性である。以上のように、K1、K2を変化
させることでFM等化回路の特性に対しかなりの自由度
を持たせることができる。
The output of the adder circuit 4, that is, the output of the filter having the opposite characteristic to that of the cosine filter, is represented by a coefficient K2.
After the above adjustment, the addition circuit 8 adds the signal to the output of the cosine filter, that is, the subtraction circuit 5, so that the frequency characteristic can be varied as shown in FIG. FIG. 6 shows K2 when K1 = 0.5.
Are changed to 0, 0.2, 0.4, 0.6, 0.8 and 1. As described above, by changing K1 and K2, it is possible to give a considerable degree of freedom to the characteristics of the FM equalization circuit.

【0014】次に、遅延素子の帯域特性によりFM等化
回路の高周波側の特性が可変できることについて、図
4、図5を用いて説明する。図4は、FM輝度信号のス
ペクトラムとFM等化特性を示したものである。19が
FM等化特性、20がFM輝度信号の基本波成分、21
がFM輝度信号の二次歪成分である。VTRの再生にお
いては、FM等化後にFM復調回路を介しビデオ信号に
変換される。このとき、二次歪成分が多い場合は、FM
搬送波信号が復調後のビデオ信号に漏れ込む、所謂キャ
リアリ−ク妨害が生じる。とくに、画面上白から黒に急
激に変化するエッジ部に現れ、画質劣化につながるもの
である。そこで、図4に示すように二次歪成分の中心周
波数f1付近を抑えるように高周波の特性を落とす必要
がある。これを実現する一つの方法として、遅延素子3
を図5に示すような特性に設定すればよい。即ち、振幅
特性としては、二次歪の中心周波数f1付近まで平坦
で、群遅延特性としては、ピ−ク周波数f0付近まで平
坦で、それ以上の周波数において遅延時間が増加するよ
うに設定すればよい。例えば、VHS規格のVTRを例
に取って説明すると、FM搬送波信号は3.4MHzか
ら4.4MHzである。FM等化の中心周波数をFM搬
送波信号の上側の5MHz付近に設定して、8MHz付
近を落とすようにするために、5MHz付近までの遅延
時間を約100ns、8MHz付近の遅延時間を約12
5nsとすることで、所望のFM等化特性を得ることが
できる。
Next, the fact that the characteristics on the high frequency side of the FM equalization circuit can be varied by the band characteristics of the delay element will be described with reference to FIGS. FIG. 4 shows the spectrum of the FM luminance signal and the FM equalization characteristics. 19 is the FM equalization characteristic, 20 is the fundamental wave component of the FM luminance signal, 21
Is a secondary distortion component of the FM luminance signal. In reproducing a VTR, the signal is converted into a video signal via an FM demodulation circuit after FM equalization. At this time, when there are many secondary distortion components, FM
A so-called carrier leak disturbance occurs in which the carrier signal leaks into the demodulated video signal. In particular, it appears on the edge portion of the screen where the color suddenly changes from white to black, which leads to image quality deterioration. Therefore, as shown in FIG. 4, it is necessary to lower the high frequency characteristics so as to suppress the vicinity of the center frequency f1 of the secondary distortion component. One way to achieve this is to use a delay element 3
May be set to the characteristics as shown in FIG. That is, if the amplitude characteristic is set so as to be flat near the center frequency f1 of the secondary distortion, and the group delay characteristic is set so as to be flat near the peak frequency f0 and the delay time is increased at frequencies higher than that. Good. For example, taking a VHS standard VTR as an example, the FM carrier signal is from 3.4 MHz to 4.4 MHz. In order to set the center frequency of FM equalization in the vicinity of the upper 5 MHz of the FM carrier signal and reduce the frequency in the vicinity of 8 MHz, the delay time to the vicinity of 5 MHz is about 100 ns, and the delay time in the vicinity of 8 MHz is about 12 ns.
By setting the time to 5 ns, desired FM equalization characteristics can be obtained.

【0015】以上説明してきたように、本実施例によれ
ば、K1,K2により帯域特性及びピ−ク量を自由に設
定でき、さらに、遅延素子の特性によりピ−ク周波数の
上下の特性をアンバランス設計でき、キャリアリ−クの
原因となるFM二次歪成分を抑圧できる。
As described above, according to the present embodiment, the band characteristics and the peak amount can be freely set by K1 and K2, and the characteristics above and below the peak frequency can be changed by the characteristics of the delay element. An unbalanced design can be performed, and the FM second-order distortion component that causes carrier leakage can be suppressed.

【0016】図2は、実際の回路設計においての遅延時
間合わせを示す実施例である。ここで、減算回路2、
5、加算回路4、8は遅延時間が0と仮定して説明をす
る。各部の遅延時間が合っていないと、所望の特性が得
られないため、それぞれのル−トの遅延条件を求める必
要がある。点線13、14、15、16、17、18、
19で示す各ル−トの遅延時間をそれぞれt1,t2,
t3,t4,t5,t6,t7とすると、t2−t1=
τ、t3=τ、t4−t5=τ、t6=t7のような条
件が必要である。係数回路6で発生する遅延時間をΔτ
1とすると、遅延素子3の遅延時間を(τ−Δτ1)に
定め、各部の遅延合わせのために遅延回路10、遅延回
路11を挿入し、その遅延時間をそれぞれΔτ2、Δτ
3としてΔτ2=Δτ3=Δτ1に定める。また、係数
回路7で発生する遅延時間をΔτ4とすれば、減算回路
5と加算回路8の間に遅延時間Δτ5がΔτ4と等しい
遅延回路12を挿入して遅延補償を行なうことができ
る。
FIG. 2 is an embodiment showing delay time adjustment in an actual circuit design. Here, the subtraction circuit 2,
5, the description will be made assuming that the delay time of the adder circuits 4 and 8 is 0. If the delay time of each part does not match, the desired characteristics cannot be obtained, so it is necessary to find the delay conditions for each route. Dotted lines 13, 14, 15, 16, 17, 18,
The delay time of each route indicated by 19 is t1, t2, respectively.
Assuming that t3, t4, t5, t6, and t7, t2-t1 =
Conditions such as τ, t3 = τ, t4-t5 = τ, and t6 = t7 are required. The delay time generated in the coefficient circuit 6 is Δτ
Assuming that the delay time is 1, the delay time of the delay element 3 is set to (τ−Δτ1), and the delay circuits 10 and 11 are inserted to adjust the delay of each unit.
3 is defined as Δτ2 = Δτ3 = Δτ1. If the delay time generated in the coefficient circuit 7 is Δτ4, a delay circuit 12 having a delay time Δτ5 equal to Δτ4 can be inserted between the subtraction circuit 5 and the addition circuit 8 to perform delay compensation.

【0017】次に、他の実施例を図7により説明する。
本実施例は、FM等化回路の特性をピ−ク周波数にたい
し上下の周波数においてアンバランスにするための一手
段である。図1に示した実施例と同一部分には、同一符
号を付す。加算回路4から減算回路2への帰還ル−トに
係数回路25、ハイパスフィルタ(HPF)24を挿入
して低周波と高周波の帰還係数を変化させるものであ
る。HPF24の具体例を図8に示す。抵抗R1,R
2、コンデンサCからなるラグリ−ド型のHPFで構成
したものであり、周波数特性を図10に示す。周波数f
a,fbで折れ曲がる特性を示し、fa,fbはそれぞ
れ、次式で表せる。
Next, another embodiment will be described with reference to FIG.
This embodiment is one means for making the characteristics of the FM equalization circuit unbalanced at frequencies above and below the peak frequency. The same parts as those in the embodiment shown in FIG. A coefficient circuit 25 and a high-pass filter (HPF) 24 are inserted in the feedback route from the addition circuit 4 to the subtraction circuit 2 to change the low-frequency and high-frequency feedback coefficients. FIG. 8 shows a specific example of the HPF 24. Resistance R1, R
2. It is composed of a rugged HPF comprising a capacitor C, and its frequency characteristics are shown in FIG. Frequency f
It shows the characteristic of bending at a and fb, and fa and fb can be expressed by the following equations, respectively.

【0018】[0018]

【数2】 (Equation 2)

【0019】[0019]

【数3】 (Equation 3)

【0020】例えば、R1=600,R2=400,C
=80pFとした場合、fa=3.3MHz,fb=
8.3MHzになり、係数回路25の係数K3=0.5
とすると、HPF24と係数回路25の総合の帰還係数
をKとすると図10に示すように周波数fa以下の帯域
でK=0.2、周波数fb以上の帯域でK=0.5とな
る。このときのFM等化特性を、図9に示す。ピ−ク周
波数f0の低周波側でK=0.2、高周波側でK=0.
5となり、周波数特性の設定に当り、自由度が広がる。
For example, R1 = 600, R2 = 400, C
= 80 pF, fa = 3.3 MHz, fb =
8.3 MHz, and the coefficient K3 of the coefficient circuit 25 = 0.5
Then, assuming that the total feedback coefficient of the HPF 24 and the coefficient circuit 25 is K, as shown in FIG. 10, K = 0.2 in a band lower than the frequency fa and K = 0.5 in a band higher than the frequency fb. FIG. 9 shows the FM equalization characteristics at this time. K = 0.2 on the low frequency side of the peak frequency f0, K = 0.
5, which increases the degree of freedom in setting the frequency characteristics.

【0021】次に、第二の実施例について図11により
説明する。図11は、2個の遅延素子を用いたコサイン
フィルタによるFM等化回路のブロック図である。30
は入力端子、31、37は減算回路、32、33、34
は係数回路、35、36は遅延素子、38、39は係数
回路、40は出力端子である。遅延素子35、36の遅
延時間をτとすると、遅延素子の伝達関数はexp(−
jωτ)で表される。遅延素子の入力信号をA、τ遅延
した信号をB、2τ遅延した信号をCとすると、加算回
路37により0.25A+0.5B+0.25Cが演算
されてコサインフィルタが構成される。係数回路39の
係数(1−K)は、出力端子40でのピ−ク値が帰還係
数Kにより変化してしまうため入力端子30のレベルに
等しくなるよう補正するためのものである。本実施例
は、τ遅延した信号Bを係数回路38を介して入力側へ
負帰還することにより、コサインフィルタの帯域特性を
狭帯域化するものである。負帰還回路は、減算回路31
で構成される。出力端子40におけるコサインフィルタ
の出力は、次式で表せる。
Next, a second embodiment will be described with reference to FIG. FIG. 11 is a block diagram of an FM equalization circuit using a cosine filter using two delay elements. 30
Is an input terminal, 31, 37 are subtraction circuits, 32, 33, 34
Is a coefficient circuit, 35 and 36 are delay elements, 38 and 39 are coefficient circuits, and 40 is an output terminal. Assuming that the delay time of the delay elements 35 and 36 is τ, the transfer function of the delay element is exp (−
jωτ). Assuming that the input signal of the delay element is A, the signal delayed by τ is B, and the signal delayed by 2τ is C, the addition circuit 37 calculates 0.25A + 0.5B + 0.25C to form a cosine filter. The coefficient (1-K) of the coefficient circuit 39 is used to correct the peak value at the output terminal 40 to be equal to the level of the input terminal 30 because the peak value changes due to the feedback coefficient K. In the present embodiment, the band characteristic of the cosine filter is narrowed by negatively feeding back the signal B delayed by τ to the input side via the coefficient circuit 38. The negative feedback circuit includes a subtraction circuit 31
It consists of. The output of the cosine filter at the output terminal 40 can be expressed by the following equation.

【0022】[0022]

【数4】 (Equation 4)

【0023】本実施例の周波数特性を、図14に示す。
図3で説明したのと同様に、帰還係数Kが大きくなるに
したがい狭帯域な特性が得られる。ピ−ク周波数f0
(=1/2τ)に対し、1/4τのレスポンスは帰還係
数Kが0,0.2,0.5,0.7と変化するにしたが
い、−6dB,−8.1dB,−12.9dB,−1
8.2dBと変化する。図3に示した1個の遅延素子に
よるコサインフィルタに較べ、1/4τにおけるレスポ
ンスが3dBほどさらに低下することが分かる。即ち、
2個の遅延素子によるコサインフィルタのほうがより狭
帯域な特性を得ることができる。
FIG. 14 shows the frequency characteristics of the present embodiment.
As described with reference to FIG. 3, as the feedback coefficient K increases, a narrow band characteristic is obtained. Peak frequency f0
(= 1 / τ), the response of 1 / τ is −6 dB, −8.1 dB, and −12.9 dB as the feedback coefficient K changes to 0, 0.2, 0.5, and 0.7. , -1
It changes to 8.2 dB. It can be seen that the response at 4τ is further reduced by 3 dB as compared with the cosine filter using one delay element shown in FIG. That is,
A cosine filter using two delay elements can obtain a narrower band characteristic.

【0024】図12に、他の実施例を示す。図11の実
施例に対し、ピ−ク周波数におけるピ−ク量の大きさに
自由度を持たせた構成になっている。41、47が係数
回路、39、46がレベル合わせのための係数回路、4
2、43、44が係数回路、45、48が加算回路であ
る。減算回路37でえられるコサインフィルタに対し、
加算回路45でえられるコサインフィルタとは反対の特
性を示すフィルタの出力信号を係数回路47で設定され
る係数K2を掛け加算回路48で加算するものである。
このときの係数K2に対する周波数特性を図15に示
す。帰還係数K1が0.5のときの特性である。係数K
2の変化に伴いピ−ク量が変化することでFM等化回路
の周波数特性としては、自由度が広がることになる。
FIG. 12 shows another embodiment. As compared with the embodiment of FIG. 11, the degree of the peak at the peak frequency has a degree of freedom. 41 and 47 are coefficient circuits; 39 and 46 are coefficient circuits for level adjustment;
2, 43 and 44 are coefficient circuits, and 45 and 48 are addition circuits. For the cosine filter obtained by the subtraction circuit 37,
The output signal of the filter having the opposite characteristic to that of the cosine filter obtained by the addition circuit 45 is multiplied by the coefficient K2 set by the coefficient circuit 47 and added by the addition circuit 48.
FIG. 15 shows frequency characteristics with respect to the coefficient K2 at this time. This is a characteristic when the feedback coefficient K1 is 0.5. Coefficient K
As the peak amount changes with the change of 2, the frequency characteristics of the FM equalization circuit have more degrees of freedom.

【0025】図13は、実際の回路設計における各部の
遅延時間合わせを実現するための実施例である。点線で
示すル−トの遅延時間を、それぞれt8,t9,t1
0,t11,t12,t13,t14とすると、t8=
τ、t10−t9=τ、t12−t11=τ、t13=
t14なる関係が必要となる。説明を簡略化するため、
係数回路52、53、54、60、61、62、加算回
路63、69、減算回路59で発生する遅延時間は、無
いものとして考える。係数回路64、遅延回路56、5
8、66、係数回路68の遅延時間をΔτ6、Δτ7、
Δτ8、Δτ9、Δτ10とすると、遅延素子55、5
7の遅延時間を(τ−Δτ6)として、Δτ6=Δτ7
=Δτ8、Δτ9=Δτ10とすることで各部の遅延合
わせを可能とする。
FIG. 13 shows an embodiment for realizing the delay time adjustment of each part in an actual circuit design. The delay time of the route indicated by the dotted line is represented by t8, t9, and t1, respectively.
Assuming that 0, t11, t12, t13, and t14, t8 =
τ, t10−t9 = τ, t12−t11 = τ, t13 =
The relationship t14 is required. To simplify the explanation,
It is assumed that there is no delay time generated in the coefficient circuits 52, 53, 54, 60, 61, 62, the addition circuits 63, 69, and the subtraction circuit 59. Coefficient circuit 64, delay circuits 56, 5
8, 66, the delay time of the coefficient circuit 68 is Δτ6, Δτ7,
Assuming that Δτ8, Δτ9, and Δτ10, the delay elements 55, 5
7 as (τ−Δτ6), Δτ6 = Δτ7
= Δτ8, Δτ9 = Δτ10, so that the delay adjustment of each unit is enabled.

【0026】図16は、図12に示した実施例におい
て、帰還ル−トにHPF78を係数回路79に直列に接
続した場合の実施例であり、図12と同様の箇所には同
一符号を付す。HPF78は図8に示すようなラグリ−
ド型のHPFで実現できる。図7で示した実施例同様ピ
−ク周波数の上側の帯域を狭帯域化することができる。
以上、説明したように、図11、図12、図13、図1
6に示した実施例は2個の遅延素子を用いたコサインフ
ィルタによるFM等化回路であり、1個の遅延素子を用
いた回路に較べより狭帯域化が可能となる。
FIG. 16 shows an embodiment in which the HPF 78 is connected in series to the coefficient circuit 79 in the feedback route in the embodiment shown in FIG. 12, and the same parts as those in FIG. . The HPF 78 is a ratchet as shown in FIG.
It can be realized by a dope type HPF. As in the embodiment shown in FIG. 7, the band above the peak frequency can be narrowed.
As described above, FIG. 11, FIG. 12, FIG.
The embodiment shown in FIG. 6 is an FM equalization circuit using a cosine filter using two delay elements, and can achieve a narrower band than a circuit using one delay element.

【0027】[0027]

【発明の効果】本発明によれば、コサインフィルタから
なるFM等化回路において出力信号または途中の信号を
入力側に負帰還することにより、FM等化回路の帯域特
性を狭帯域化することが可能となる効果がある。
According to the present invention, it is possible to narrow the band characteristics of the FM equalizer by negatively feeding back the output signal or the intermediate signal to the input side in the FM equalizer comprising a cosine filter. There is a possible effect.

【0028】また、出力されたコサインフィルタの出力
信号にコサインフィルタとは反対の特性を示すフィルタ
の出力信号を加算することでFM等化のピ−ク量を可変
することが可能となり、これを用いて例えばVHS規
格、8ミリビデオ規格など様々な規格のVTRなどの
録再生装置が実現できる
Further, adding the output signal of the filter shown opposite properties Pi of the FM equalizer in the cosine filter to the output signal outputted cosine filter - it is possible to vary the click amount, this used for example VHS standard, serial, such as a VTR of 8-mm video standards such as the various standards
A recording and reproducing device can be realized .

【0029】コサインフィルタに用いる遅延素子の遅延
時間をピ−ク周波数の上側で徐々に増加することによ
り、再生時のFM輝度信号の二次歪成分を低減しキャリ
アリ−ク妨害を防止する効果がある。
By gradually increasing the delay time of the delay element used in the cosine filter above the peak frequency, the effect of reducing the secondary distortion component of the FM luminance signal at the time of reproduction and preventing the carrier leakage interference. There is.

【0030】また、負帰還ル−プにHPFを挿入するこ
とでピ−ク周波数の上下の周波数帯域において特性を変
化させる効果もある。
Inserting the HPF into the negative feedback loop also has the effect of changing the characteristics in frequency bands above and below the peak frequency.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例を示すFM等化回路のブロッ
ク図。
FIG. 1 is a block diagram of an FM equalization circuit showing one embodiment of the present invention.

【図2】本発明の他の実施例を示すFM等化回路のブロ
ック図。
FIG. 2 is a block diagram of an FM equalization circuit showing another embodiment of the present invention.

【図3】本発明による周波数特性を示す同以数特性図。FIG. 3 is a graph showing frequency characteristics according to the present invention.

【図4】本発明による周波数特性及びFM信号スペクト
ラムを示すスペクトラム図。
FIG. 4 is a spectrum diagram showing a frequency characteristic and an FM signal spectrum according to the present invention.

【図5】本発明で使用する遅延素子の周波数特性を示す
同以数特性図。
FIG. 5 is a graph showing frequency characteristics of a delay element used in the present invention.

【図6】本発明による周波数特性を示す同以数特性図。FIG. 6 is a graph showing frequency characteristics according to the present invention.

【図7】本発明の一実施例を示すFM等化回路のブロッ
ク図。
FIG. 7 is a block diagram of an FM equalization circuit showing one embodiment of the present invention.

【図8】本発明で使用するHPFの具体回路図。FIG. 8 is a specific circuit diagram of an HPF used in the present invention.

【図9】本発明による周波数特性を示す同以数特性図。FIG. 9 is a graph showing the frequency characteristics according to the present invention.

【図10】本発明で使用するHPFの周波数特性を示す
同以数特性図。
FIG. 10 is a graph showing frequency characteristics of the HPF used in the present invention.

【図11】本発明の他の実施例を示すFM等化回路のブ
ロック図。
FIG. 11 is a block diagram of an FM equalization circuit showing another embodiment of the present invention.

【図12】本発明の他の実施例を示すFM等化回路のブ
ロック図。
FIG. 12 is a block diagram of an FM equalization circuit showing another embodiment of the present invention.

【図13】本発明の他の実施例を示すFM等化回路のブ
ロック図。
FIG. 13 is a block diagram of an FM equalization circuit showing another embodiment of the present invention.

【図14】本発明による周波数特性を示す同以数特性
図。
FIG. 14 is a graph showing the frequency characteristics according to the present invention.

【図15】本発明による周波数特性を示す同以数特性
図。
FIG. 15 is a graph showing frequency characteristics according to the present invention.

【図16】本発明の他の実施例を示すFM等化回路のブ
ロック図。
FIG. 16 is a block diagram of an FM equalization circuit showing another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

3,35,36,55,57…遅延素子、 6,7,38,41,47,64,68,79…係数回
路、 24,78…ハイパスフィルタ。
3, 35, 36, 55, 57 ... delay element, 6, 7, 38, 41, 47, 64, 68, 79 ... coefficient circuit, 24, 78 ... high-pass filter.

Claims (14)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】FM信号を遅延手段に入力し、該入力信号
と該遅延手段にて遅延した信号とを演算して出力信号を
得るFM等化回路において、該遅延手段の遅延時間をτとし、 周波数1/2τにピークを有する振幅特性を得る第1の
演算手段と、 周波数1/2τに零点を有する振幅特性を得る第2の演
算手段と、 前記第2の演算手段の出力信号を減衰させて 前記入力信
号に負帰還させる手段と、前記第2の演算手段の出力信号を減衰させて前記第1の
演算手段の出力信号に 加算する手段と、 を有したことを特徴とするFM等化回路。
1. An FM equalization circuit for inputting an FM signal to a delay means and calculating an input signal and a signal delayed by the delay means to obtain an output signal, wherein the delay time of the delay means is τ. , first to obtain the amplitude characteristic having a peak at frequency 1 / 2.tau
Calculating means for obtaining an amplitude characteristic having a zero point at a frequency 1 / 2τ;
Calculating means, means for attenuating the output signal of the second calculating means and providing a negative feedback to the input signal, and means for attenuating the output signal of the second calculating means to obtain the first signal.
Means for adding to the output signal of the arithmetic means; and an FM equalization circuit.
【請求項2】FM信号を遅延手段に入力し、該入力信号
と該遅延手段にて遅延した信号とを演算して出力信号を
得るFM等化回路において、 FM等化回路への入力信号が入力する第2の減算手段
と、 該第2の減算手段の出力信号を入力する 遅延時間τの遅
延手段と、該第2の減算手段の出力信号から 該遅延手段にて遅延し
た信号を1:1の比率で減算する第1の減算手段と、 該FM等化回路への 入力信号と該遅延手段にて遅延した
信号とを1:1の比率で加算する第1の加算手段と、 該第1の加算手段の出力信号を減衰させる第1の係数手
と、 記第1の加算手段の出力信号を減衰させる第2の係数
手段と、 該第2の係数手段の出力信号に、前記第1の減算手段の
出力信号を加算する第2の加算手段と、を有し、 前記第2の減算手段は、FM等化回路への入力信号から
前記第1の係数手段の出力信号を減算する ことを特徴と
するFM等化回路。
2. An FM signal is input to delay means, and the input signal is
And the signal delayed by the delay means to calculate the output signal
In the obtained FM equalization circuit, a second subtraction means for inputting an input signal to the FM equalization circuit
If a delay unit of the delay time τ for inputting the output signal of the subtraction means second, a signal delayed by said delay means from the output signal of the second subtraction means 1: first subtracting 1 ratio 1 subtraction means , first addition means for adding an input signal to the FM equalization circuit and a signal delayed by the delay means at a ratio of 1: 1, and an output signal of the first addition means a first coefficient means for attenuate and a second coefficient means for attenuate the output signal before Symbol first addition means, the output signal of said second coefficient means, the first subtraction means possess a second adding means for adding an output signal, wherein the second subtracting means from the input signal to the FM equalizer circuit
An FM equalizer circuit for subtracting an output signal of the first coefficient means .
【請求項3】FM信号を遅延手段に入力し、該入力信号
と該遅延手段にて遅延した信号とを 演算して出力信号を
得るFM等化回路において、 FM等化回路への入力信号が入力する第2の減算手段
と、 該第2の減算手段の出力信号を入力する 遅延時間τの縦
続する2個の遅延手段と、 該2個の遅延手段の中点の信号から、該2個の遅延手段
の前段及び後段の信号を1:0.5の比率で減算する第
1の減算手段と、 記2個の遅延手段の中点の信号を減衰させる第1の係
数手段と、 記第1の減算手段の出力信号を減衰させる第2の係数
手段と、 を有し、 前記第2の減算手段は、FM等化回路への入力信号から
前記第1の係数手段の出力信号を減算する ことを特徴と
するFM等化回路。
3. An FM signal is input to delay means, and the input signal is
And the signal delayed by the delay means to calculate the output signal
In the obtained FM equalization circuit, a second subtraction means for inputting an input signal to the FM equalization circuit
If the two delay means cascade of delay time τ for inputting the output signal of the subtraction means second, from the signal of the middle point of the two delay means, upstream and downstream of said two delay means the signals 1: first subtraction means and a first coefficient means for pre SL is two signals reduced the Decay midpoint of the delay means, prior Symbol first subtraction means for subtracting a proportion of 0.5 possess a second coefficient means for reducing the output signal attenuation and said second subtracting means from the input signal to the FM equalizer circuit
An FM equalizer circuit for subtracting an output signal of the first coefficient means .
【請求項4】FM信号を遅延手段に入力し、該入力信号
と該遅延手段にて遅延した信号とを演算して出力信号を
得るFM等化回路において、 FM等化回路への入力信号が入力する第2の減算手段
と、 該第2の減算手段の出力信号を入力する 遅延時間τの縦
続する2個の遅延手段と、 該2個の遅延手段の中点の信号から、該2個の遅延手段
の前段及び後段の信号を1:0.5の比率で減算する第
1の減算手段と、 記2個の遅延手段の中点の信号を減衰させる第1の係
数手段と、 記2個の遅延手段の中点の信号に、該2個の遅延手段
の前段及び後段の信号を1:0.5の比率で加算する第
1の加算手段と、 該第1の加算手段の出力信号を減衰させる第2の係数手
段と、 該第2の係数手段の出力信号に、前記第1の減算手段の
出力信号を加算する第2の加算手段と、 を有し、 前記第2の減算手段は、FM等化回路への入力信号から
前記第1の係数手段の出力信号を減算する ことを特徴と
するFM等化回路。
4. An FM signal is input to delay means, and the input signal is
And the signal delayed by the delay means to calculate the output signal
In the obtained FM equalization circuit, a second subtraction means for inputting an input signal to the FM equalization circuit
If the two delay means cascade of delay time τ for inputting the output signal of the subtraction means second, from the signal of the middle point of the two delay means, upstream and downstream of said two delay means the signals 1: first subtraction means and, before Symbol a first coefficient means for attenuate the midpoint signal of two delay means, prior SL two delay means for subtracting a proportion of 0.5 the midpoint signal, 1 upstream and downstream signals of the two delay means: a first adding means for adding at a ratio of 0.5, to attenuate the output signal of the first adding means a second coefficient means, the output signal of said second coefficient means, have a, a second adding means for adding an output signal of said first subtracting means, the second subtraction means, FM From the input signal to the equalizer
An FM equalizer circuit for subtracting an output signal of the first coefficient means .
【請求項5】前記遅延手段は、その振幅特性における低
域遮断周波数fcが1/τの周波数以下であり、その群
遅延時間が1/2τまで平坦で1/2τから低域遮断周
波数fcにかけて徐々に増加することを特徴とする請求
項2ないし請求項4記載のFM等化回路。
5. The delay means has a low cut-off frequency fc in the amplitude characteristic which is equal to or lower than a frequency of 1 / τ, and has a flat group delay time of 1 / 2τ and a range of 1 / 2τ to the low cut-off frequency fc. 5. The FM equalizer according to claim 2, wherein the frequency is gradually increased.
【請求項6】前記第1の係数手段は、高域通過型のフィ
ルタ特性を持つことを特徴とする請求項2ないし請求項
5記載のFM等化回路。
6. The FM equalizer according to claim 2, wherein said first coefficient means has a high-pass filter characteristic.
【請求項7】FM変調された輝度信号を記録媒体に記録
あるいは再生する記録再生装置において、 M信号を遅延手段に入力し、該入力信号と該遅延手段
にて遅延した信号とを演算して出力信号を得るFM等化
回路を備え、 該FM等化回路は、該遅延手段の遅延時間をτとし、 周波数1/2τにピークを有する振幅特性を得る第1の
演算手段と、 周波数1/2τに零点を有する振幅特性を得る第2の演
算手段と、 前記第2の演算手段の出力を減衰させて 前記入力信号に
負帰還させる手段と、前記第2の演算手段の出力を減衰させて前記第1の演算
手段の出力に 加算する手段と、 を有した構成であることを特徴とする記録再生装置。
7. A recording and reproducing apparatus for recording or reproducing an FM modulated luminance signal on a recording medium, and enter the F M signal to the delay means calculates a signal delayed by said input signal and said delay means An FM equalization circuit that obtains an output signal by using the first equalization circuit that obtains an amplitude characteristic having a peak at a frequency 1 / 2τ , where τ is a delay time of the delay unit .
Calculating means for obtaining an amplitude characteristic having a zero point at a frequency 1 / 2τ;
Calculation means, means for attenuating the output of the second calculation means to provide a negative feedback to the input signal, and means for attenuating the output of the second calculation means to perform the first calculation.
And a means for adding to an output of the means.
【請求項8】FM変調された輝度信号を記録媒体に記録
あるいは再生する記録再生装置において、FM信号を遅延手段に入力し、該入力信号と該遅延手段
にて遅延した信号とを演算して出力信号を得るFM等化
回路を備え、 該FM等化回路は、 該FM等化回路への入力信号が入力する第2の減算手段
と、 該第2の減算手段の出力信号を入力する 遅延時間τの遅
延手段と、該第2の減算手段の出力信号から 該遅延手段にて遅延し
た信号を1:1の比率で減算する第1の減算手段と、 該FM等化回路への 入力信号と該遅延手段にて遅延した
信号とを1:1の比率で加算する第1の加算手段と、 該第1の加算手段の出力信号を減衰させる第1の係数手
と、 記第1の加算手段の出力信号を減衰させる第2の係数
手段と、 該第2の係数手段の出力信号に、前記第1の減算手段の
出力信号を加算する第2の加算手段と、を有し、 前記第2の減算手段は、該FM等化回路への入力信号か
ら前記第1の係数手段の出力信号を減算する 構成である
ことを特徴とする記録再生装置。
8. A recording / reproducing apparatus for recording / reproducing an FM-modulated luminance signal on / from a recording medium, wherein the FM signal is inputted to a delay means, and the input signal and the delay means are inputted.
FM equalization to obtain the output signal by calculating the signal delayed by
Comprising a circuit, the FM equalizer circuit, a second subtracting means for input signals to the FM equalizer circuit inputs
If a delay unit of the delay time τ for inputting the output signal of the subtraction means second, a signal delayed by said delay means from the output signal of the second subtraction means 1: first subtracting 1 ratio 1 subtraction means , first addition means for adding an input signal to the FM equalization circuit and a signal delayed by the delay means at a ratio of 1: 1, and an output signal of the first addition means a first coefficient means for attenuate and a second coefficient means for attenuate the output signal before Symbol first addition means, the output signal of said second coefficient means, the first subtraction means possess a second adding means for adding an output signal, wherein the second subtraction means, whether the input signal to the FM equalizer circuit
Recording / reproducing apparatus configured to subtract the output signal of the first coefficient means from the output signal .
【請求項9】FM変調された輝度信号を記録媒体に記録
あるいは再生する記録再生装置において、FM信号を遅延手段に入力し、該入力信号と該遅延手段
にて遅延した信号とを演算して出力信号を得るFM等化
回路を備え、 該FM等化回路は、 該FM等化回路への入力信号が入力する第2の減算手段
と、 該第2の減算手段の出力信号を入力する 遅延時間τの縦
続する2個の遅延手段と、 該2個の遅延手段の中点の信号から、該2個の遅延手段
の前段及び後段の信号を1:0.5の比率で減算する第
1の減算手段と、 記2個の遅延手段の中点の信号を減衰させる第1の係
数手段と、 記第1の減算手段の出力信号を減衰させる第2の係数
手段と、 を有し、 前記第2の減算手段は、該FM等化回路への入力信号か
ら前記第1の係数手段の出力信号を減算する 構成である
ことを特徴とする記録再生装置。
9. A recording / reproducing apparatus for recording or reproducing an FM-modulated luminance signal on / from a recording medium, wherein the FM signal is inputted to a delay means, and the input signal and the delay means are inputted.
FM equalization to obtain the output signal by calculating the signal delayed by
Comprising a circuit, the FM equalizer circuit, a second subtracting means for input signals to the FM equalizer circuit inputs
If the two delay means cascade of delay time τ for inputting the output signal of the subtraction means second, from the signal of the middle point of the two delay means, upstream and downstream of said two delay means the signals 1: first subtraction means and a first coefficient means for pre SL is two signals reduced the Decay midpoint of the delay means, prior Symbol first subtraction means for subtracting a proportion of 0.5 possess a second coefficient means for reducing the output signal attenuation and said second subtracting means, either the input signal to the FM equalizer circuit
Recording / reproducing apparatus configured to subtract the output signal of the first coefficient means from the output signal .
【請求項10】FM変調された輝度信号を記録媒体に記
録あるいは再生する記録再生装置において、FM信号を遅延手段に入力し、該入力信号と該遅延手段
にて遅延した信号とを演算して出力信号を得るFM等化
回路を備え、 該FM等化回路は、 該FM等化回路への入力信号が入力する第2の減算手段
と、 該第2の減算手段の出力信号を入力する 遅延時間τの縦
続する2個の遅延手段と、 該2個の遅延手段の中点の信号から、該2個の遅延手段
の前段及び後段の信号を1:0.5の比率で減算する第
1の減算手段と、 記2個の遅延手段の中点の信号を減衰させる第1の係
数手段と、 記2個の遅延手段の中点の信号に、該2個の遅延手段
の前段及び後段の信号を1:0.5の比率で加算する第
1の加算手段と、 該第1の加算手段の出力信号を減衰させる第2の係数手
段と、 該第2の係数手段の出力信号に、前記第1の減算手段の
出力信号を加算する第2の加算手段と、 を有し、 前記第2の減算手段は、該FM等化回路への入力信号か
ら前記第1の係数手段の出力信号を減算する 構成である
ことを特徴とする記録再生装置。
10. A recording / reproducing apparatus for recording or reproducing an FM-modulated luminance signal on / from a recording medium, wherein the FM signal is inputted to a delay means, and the input signal and the delay means are inputted.
FM equalization to obtain the output signal by calculating the signal delayed by
Comprising a circuit, the FM equalizer circuit, a second subtracting means for input signals to the FM equalizer circuit inputs
If the two delay means cascade of delay time τ for inputting the output signal of the subtraction means second, from the signal of the middle point of the two delay means, upstream and downstream of said two delay means the signals 1: first subtraction means and, before Symbol a first coefficient means for attenuate the midpoint signal of two delay means, prior SL two delay means for subtracting a proportion of 0.5 the midpoint signal, 1 upstream and downstream signals of the two delay means: a first adding means for adding at a ratio of 0.5, to attenuate the output signal of the first adding means a second coefficient means, the output signal of said second coefficient means, have a, a second adding means for adding an output signal of said first subtracting means, said second subtracting means, said Input signal to FM equalizer
Recording / reproducing apparatus configured to subtract the output signal of the first coefficient means from the output signal .
【請求項11】前記遅延手段は、その振幅特性における
低域遮断周波数fcが1/τの周波数以下であり、その
群遅延時間が1/2τまで平坦で1/2τから低域遮断
周波数fcにかけて徐々に増加することを特徴とする請
求項8ないし請求項10記載の記録再生装置。
11. The delay means has a low cut-off frequency fc in the amplitude characteristic thereof equal to or lower than a frequency of 1 / τ, and has a group delay time which is flat to 1 / 2τ and extends from 1 / 2τ to the low cut-off frequency fc. 11. The recording / reproducing apparatus according to claim 8, wherein the recording / reproducing apparatus gradually increases.
【請求項12】前記第1の係数手段は、高域通過型のフ
ィルタ特性を持つことを特徴とする請求項8ないし請求
項11記載の記録再生装置。
12. The recording / reproducing apparatus according to claim 8, wherein said first coefficient means has a high-pass filter characteristic.
【請求項13】 FM信号を縦続する2個の遅延手段遅延
手段に入力し、該入力信号と該2個の遅延手段にて遅延
した信号とを演算して出力信号を得るFM等化回路にお
いて、 該遅延手段の遅延時間をτとし、 周波数1/2τにピークを有する振幅特性を得る第1の
演算手段と、 周波数1/2τに零点を有する振幅特性を得る第2の演
算手段と、 前記2個の遅延手段のうち前段の遅延手段の出力を減衰
させて前記入力信号に負帰還させる手段と、 前記第2の演算手段の出力を減衰させて前記第1の演算
手段の出力に加算する手段と、 を有したことを特徴とするFM等化回路。
13. An FM equalization circuit for inputting an FM signal to two cascaded delay means and calculating an input signal and a signal delayed by the two delay means to obtain an output signal. A delay time of the delay means being τ, a first calculation means for obtaining an amplitude characteristic having a peak at a frequency ττ, a second calculation means for obtaining an amplitude characteristic having a zero point at a frequency ττ, A means for attenuating the output of the preceding delay means of the two delay means to negatively feed back the input signal; and attenuating the output of the second arithmetic means and adding the result to the output of the first arithmetic means. Means, and an FM equalization circuit comprising:
【請求項14】 FM変調された輝度信号を記録媒体に記
録あるいは再生する記録再生装置において、 FM信号を縦続する2個の遅延手段に入力し、該入力信
号と該2個の遅延手段にて遅延した信号とを演算して出
力信号を得るFM等化回路を備え、 該FM等化回路は、 該遅延手段の遅延時間をτとし、 周波数1/2τにピークを有する振幅特性を得る第1の
演算手段と、 周波数1/2τに零点を有する振幅特性を得る第2の演
算手段と、 前記2個の遅延手段のうち前段の遅延手段の出力を減衰
させて前記入力信号に負帰還させる手段と、 前記第2の演算手段の出力を減衰させて前記第1の演算
手段の出力に加算する手段と、 を有した構成であることを特徴とする記録再生装置。
14. A recording / reproducing apparatus for recording or reproducing an FM-modulated luminance signal on or from a recording medium. An FM equalization circuit that obtains an output signal by calculating a delayed signal, wherein the FM equalization circuit sets a delay time of the delay unit to τ, and obtains an amplitude characteristic having a peak at a frequency ττ. Calculating means for obtaining an amplitude characteristic having a zero point at a frequency 1 / 2τ; and means for attenuating the output of the preceding delay means of the two delay means and negatively feeding back the input signal. And a means for attenuating the output of the second arithmetic means and adding the result to the output of the first arithmetic means.
JP3072798A 1991-04-05 1991-04-05 FM equalization circuit and recording / reproducing apparatus using the same Expired - Fee Related JP3013482B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3072798A JP3013482B2 (en) 1991-04-05 1991-04-05 FM equalization circuit and recording / reproducing apparatus using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3072798A JP3013482B2 (en) 1991-04-05 1991-04-05 FM equalization circuit and recording / reproducing apparatus using the same

Publications (2)

Publication Number Publication Date
JPH04307467A JPH04307467A (en) 1992-10-29
JP3013482B2 true JP3013482B2 (en) 2000-02-28

Family

ID=13499774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3072798A Expired - Fee Related JP3013482B2 (en) 1991-04-05 1991-04-05 FM equalization circuit and recording / reproducing apparatus using the same

Country Status (1)

Country Link
JP (1) JP3013482B2 (en)

Also Published As

Publication number Publication date
JPH04307467A (en) 1992-10-29

Similar Documents

Publication Publication Date Title
EP0354734B1 (en) Non-linear amplifier and non-linear emphasis/deemphasis circuit using the same
JPH07105929B2 (en) Video signal processor
US4587576A (en) Video signal processing apparatus with pre-emphasis and de-emphasis for use in a recording and reproducing system
JP3013482B2 (en) FM equalization circuit and recording / reproducing apparatus using the same
US4348692A (en) VTR With equalizer
US4617588A (en) Feedback type comb filter
JP3054579B2 (en) VTR equalizer circuit
JPH0533874B2 (en)
JP2901114B2 (en) Magnetic recording / reproducing device
JP3139050B2 (en) FM equalization circuit and recording / reproducing apparatus using the same
JPH0215464A (en) Magnetic picture recording and reproducing device
JP2833932B2 (en) Non-linear emphasis circuit
JPS59189786A (en) Noise reducing circuit of video signal
JPH0137027B2 (en)
JPH0575313B2 (en)
JP3048884B2 (en) VTR video signal reproduction circuit
JPS60145779A (en) Video signal regeneration circuit
JPH03268582A (en) Device for controlling picture quality
JPH02227803A (en) Equalizer circuit
JPH05259743A (en) Fm demodulator
JPH03203007A (en) Regenerative waveform equalization circuit and non-linear regenerative waveform equalization circuit
JPH0346161A (en) Non-linear de-emphasis circuit
JPH0697755A (en) Delay adjusting circuit
JPH04354492A (en) Magnetic recording and reproducing device
JPH0591473A (en) Inversion prevention circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071217

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081217

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees