JP3006994B2 - Active matrix substrate manufacturing method - Google Patents

Active matrix substrate manufacturing method

Info

Publication number
JP3006994B2
JP3006994B2 JP7769794A JP7769794A JP3006994B2 JP 3006994 B2 JP3006994 B2 JP 3006994B2 JP 7769794 A JP7769794 A JP 7769794A JP 7769794 A JP7769794 A JP 7769794A JP 3006994 B2 JP3006994 B2 JP 3006994B2
Authority
JP
Japan
Prior art keywords
electrode
drain electrode
active matrix
substrate
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7769794A
Other languages
Japanese (ja)
Other versions
JPH07287248A (en
Inventor
敦夫 関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP7769794A priority Critical patent/JP3006994B2/en
Publication of JPH07287248A publication Critical patent/JPH07287248A/en
Application granted granted Critical
Publication of JP3006994B2 publication Critical patent/JP3006994B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、液晶などの表示媒体と
組み合わせて表示装置を構成するアクティブマトリクス
基板の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing an active matrix substrate which constitutes a display device in combination with a display medium such as a liquid crystal.

【0002】[0002]

【従来の技術】従来、絶縁性基板上に絵素電極をマトリ
クス状に配列し、これら絵素電極をスイッチング素子を
介して選択的に駆動するアクティブマトリクス表示装置
が実用化されている。このアクティブマトリクス表示装
置内では、選択された絵素電極とこれに対向する対向電
極とに駆動電圧が印加され、これらの電極の間に挟まれ
た表示媒体の光学的特性が変化する。この光学的特性の
変化が表示パターンとして視覚的に認識される。このよ
うなアクティブマトリクス方式の表示装置の中で、液晶
を表示媒体として用いた液晶表示装置は、薄型、低消費
電力、フルカラー化などの利点を有するので、広く用い
られている。また、特に、薄膜トランジスタ(以下TF
Tという)をスイッチング素子として用いたアクティブ
マトリクス表示装置によって、大型で高密度、高コント
ラストの表示が実現されている。
2. Description of the Related Art Conventionally, an active matrix display device in which picture element electrodes are arranged in a matrix on an insulating substrate and these picture element electrodes are selectively driven via switching elements has been put to practical use. In this active matrix display device, a drive voltage is applied to a selected picture element electrode and a counter electrode facing the selected picture element electrode, and the optical characteristics of a display medium sandwiched between these electrodes change. This change in optical characteristics is visually recognized as a display pattern. Among such active matrix display devices, a liquid crystal display device using a liquid crystal as a display medium is widely used because it has advantages such as thinness, low power consumption, full color, and the like. In particular, a thin film transistor (hereinafter referred to as TF)
A large-sized, high-density, high-contrast display is realized by an active matrix display device using (T) as a switching element.

【0003】図5はTFTをスイッチング素子として用
いた従来のアクテイブマトリクス基板の平面図である。
図5において、マトリクス状に配された絵素電極1の間
に、走査線として機能するゲートバス配線2が平行して
それぞれ設けられ、これらゲートバス配線2からはゲー
ト電極3が分岐している。このゲート電極3上にはスイ
ッチング素子としてのTFT4が形成されている。この
ゲートバス配線2に直交して、信号線として機能するソ
ースバス配線5が平行してそれぞれ設けられている。T
FT4のソース電極6は、ソースバス配線5に接続され
ている。また、TFT4のドレイン電極7は絵素電極1
に接続されている。これらゲートバス配線2とソースバ
ス配線5との間には、基板全面に形成されたゲート絶縁
膜が挟まれている。このようにして構成されたアクティ
ブマトリクス基板と対向基板との間に、液晶などの表示
媒体が封入されて、アクティブマトリクス表示装置が構
成される。
FIG. 5 is a plan view of a conventional active matrix substrate using a TFT as a switching element.
In FIG. 5, between pixel electrodes 1 arranged in a matrix, gate bus lines 2 functioning as scanning lines are provided in parallel with each other, and a gate electrode 3 branches from these gate bus lines 2. . On this gate electrode 3, a TFT 4 as a switching element is formed. At right angles to the gate bus lines 2, source bus lines 5 functioning as signal lines are provided in parallel. T
The source electrode 6 of the FT 4 is connected to the source bus line 5. The drain electrode 7 of the TFT 4 is connected to the pixel electrode 1.
It is connected to the. A gate insulating film formed on the entire surface of the substrate is interposed between the gate bus wiring 2 and the source bus wiring 5. A display medium such as a liquid crystal is sealed between the active matrix substrate thus configured and the opposing substrate to form an active matrix display device.

【0004】図6は、図5に示すアクティブマトリクス
基板を用いた表示装置の図5の位置におけるAA’断面
図である。図6において、ガラス基板11上にTaから
なるゲート電極3が2500オングストロームの厚さに
形成され、さらに、ゲート電極3上にはTa25から成
る陽極酸化膜12が3000オングストロームの厚さに
形成されている。この陽極酸化膜12を覆ってガラス基
板11上の全面に、SiNxからなるゲート絶縁膜13
が3000オングストロームの厚さに堆積されている。
FIG. 6 is a sectional view of the display device using the active matrix substrate shown in FIG. In FIG. 6, a gate electrode 3 made of Ta is formed on a glass substrate 11 to a thickness of 2500 angstroms, and an anodic oxide film 12 made of Ta 2 O 5 is formed on the gate electrode 3 to a thickness of 3000 angstroms. Is formed. A gate insulating film 13 made of SiNx is formed on the entire surface of the glass substrate 11 so as to cover the anodic oxide film 12.
Is deposited to a thickness of 3000 Angstroms.

【0005】さらに、ゲート電極3の上方のゲート絶縁
膜13上には、真性半導体非晶質シリコン(以下a−S
i(i)という)の半導体層14が1000オングスト
ロームの厚さに形成されている。さらに、この半導体層
14上にはソース電極6とドレイン電極7が形成されて
いる。このソース電極6はその下層に位置するコンタク
ト層6aと、その上に位置するソース電極部6bとを有
している。同様に、ドレイン電極7は、下層に位置する
コンタクト層7aと、その上に位置するドレイン電極部
7bとを有している。これらコンタクト層6a,7a
は、厚さ500オングストロームのn+型半導体非晶質
シリコン(以下a−Si(n+)という)からなる。ま
た、ソース電極部6bおよびトレイン電極部7bは、3
000オングストロームの厚さのTiからなる。
Further, an intrinsic semiconductor amorphous silicon (hereinafter a-S) is formed on the gate insulating film 13 above the gate electrode 3.
i (i)) is formed to a thickness of 1000 angstroms. Further, a source electrode 6 and a drain electrode 7 are formed on the semiconductor layer 14. The source electrode 6 has a contact layer 6a located thereunder and a source electrode part 6b located thereabove. Similarly, the drain electrode 7 has a lower contact layer 7a and a drain electrode portion 7b located thereon. These contact layers 6a, 7a
Is made of n + type semiconductor amorphous silicon (hereinafter referred to as a-Si (n +)) having a thickness of 500 angstroms. Further, the source electrode portion 6b and the train electrode portion 7b
It is made of Ti having a thickness of 000 angstroms.

【0006】さらに、これらゲート絶縁膜13とドレイ
ン電極7との上には、ITOからなる絵素電極1が10
00オングストロームの厚さにパターン形成されてい
る。さらに、基板の全面に厚さ3000オングストロー
ムのSiNxから成る保護膜15さらにその上に配向膜
16が形成されている。
On the gate insulating film 13 and the drain electrode 7, a picture element electrode 1 made of ITO is formed.
The pattern is formed to a thickness of 00 angstroms. Furthermore, a protective film 15 made of SiNx having a thickness of 3000 Å is formed on the entire surface of the substrate, and an alignment film 16 is formed thereon.

【0007】以上のようにして形成されたアクティブマ
トリクス基板に対向する対向基板には、ガラス基板17
上にカラーフィルム18およびブラックストライプ19
が形成されている。さらに、対向基板のカラーフィルム
18およびブラックストライプ19上の全面に、ITO
からなる対向電極20さらに配向膜21が形成されてい
る。これら配向膜16,21の間に液晶層22が封入さ
れて、アクティブマトリクス表示装置が構成される。
[0007] A glass substrate 17 is provided on the opposing substrate facing the active matrix substrate formed as described above.
Color film 18 and black stripe 19 on top
Are formed. Further, the entire surface of the color film 18 and the black stripe 19 of the opposing substrate is covered with ITO.
A counter electrode 20 made of and an alignment film 21 are formed. A liquid crystal layer 22 is sealed between the alignment films 16 and 21 to form an active matrix display device.

【0008】[0008]

【発明が解決しようとする課題】上記従来のアクティブ
マトリクス表示装置においては、ゲート電極3とドレイ
ン電極7との重畳部に寄生容量が生じる。この寄生容量
により、ゲート電極3の電圧変化に応じて、ドレイン電
極7に接続された絵素電極1の電圧も変化する。表示媒
体の化学的特性は絵素電極1と対向電極20との間に印
加されている電圧に対応して変化するので、絵素電極1
の電圧の変化は表示画面のコントラストに大きな影響を
与える。特に、液晶を表示媒体として用いる場合には、
液晶層22に直流成分が加わらないように、対向電極2
0に印加される電圧の直流成分を、絵素電極1に印加さ
れる直流成分と等しく調整して交流駆動が行われる。し
かし、対向電極20は全ての絵素電極1に対して共通で
あるため、寄生容量が各絵素電極1について一定でない
場合には、全ての絵素電極1について対向電極20の電
圧を調整することができない。以上のように、液晶表示
画面上の近接領域で上記寄生容量が急激に変化する分布
が存在する場合、画面上には表示むらとして生じること
になる。
In the above-mentioned conventional active matrix display device, a parasitic capacitance is generated at a portion where the gate electrode 3 and the drain electrode 7 overlap. Due to this parasitic capacitance, the voltage of the pixel electrode 1 connected to the drain electrode 7 also changes according to the voltage change of the gate electrode 3. Since the chemical characteristics of the display medium change in accordance with the voltage applied between the picture element electrode 1 and the counter electrode 20, the picture element electrode 1
The change in the voltage has a great effect on the contrast of the display screen. In particular, when a liquid crystal is used as a display medium,
To prevent a DC component from being applied to the liquid crystal layer 22, the counter electrode 2
The AC drive is performed by adjusting the DC component of the voltage applied to 0 equal to the DC component applied to the picture element electrode 1. However, since the counter electrode 20 is common to all the pixel electrodes 1, if the parasitic capacitance is not constant for each of the pixel electrodes 1, the voltage of the counter electrode 20 is adjusted for all of the pixel electrodes 1. I can't. As described above, when there is a distribution in which the parasitic capacitance changes abruptly in the adjacent area on the liquid crystal display screen, display unevenness occurs on the screen.

【0009】これらゲート電極3とドレイン電極7との
重畳部に生じる寄生容量が各絵素について一定とならな
い原因として、ドレイン電極部7bおよびコンタクト層
7aとゲート電極3との重畳部の面積が各絵素について
ばらついていることが挙げられる。この重畳部の面積の
ばらつきは、ドレイン電極部7bおよびコンタクト層7
aがゲート電極3に対してマスク合わせの結果、正規の
位置からずれて形成されることによって生ずる。特に、
大型の表示装置を形成する場合には、基板の収縮や分割
露光によって、このような重ね合わせにずれが生じ易
い。分割露光を行う場合には、フォトマクスの製造誤
差、レンズディストーションの分布などにより生じる分
割境界線近傍での重ね合わせずれ量の急激な変化が重畳
部の面積の急激な変化となることが避けられない。
The reason why the parasitic capacitance generated at the overlapping portion of the gate electrode 3 and the drain electrode 7 is not constant for each picture element is that the area of the overlapping portion between the drain electrode portion 7b and the contact layer 7a and the gate electrode 3 is different from each other. There is variation in picture elements. The variation in the area of the overlapping portion is caused by the difference between the drain electrode portion 7 b and the contact layer 7.
This is caused by the fact that “a” is formed so as to be shifted from the normal position as a result of mask alignment with respect to the gate electrode 3. In particular,
In the case of forming a large-sized display device, such overlay is easily shifted due to shrinkage of the substrate or divisional exposure. When performing divided exposure, it is possible to prevent a rapid change in the amount of misalignment near the division boundary line caused by a manufacturing error of the photo mask, a distribution of lens distortion, etc. from becoming a sudden change in the area of the superimposed portion. Absent.

【0010】これに対して、従来の対策として、重ね合
わせにずれが発生しても画面上に表示むらを生じさせな
いように、補償パターンを新たに形成することで表示む
らを防ぐ方法(特開平4−068319号公報)が実施
されているが、有効画素面積の減少を伴うために開口率
の低下を招く。他の方法として、ネガレジストを用いて
ガラス基板より裏面露光することでゲート電極に対する
ドレイン電極の重畳精度を向上させる方法(特開昭62
−140467号公報)があるが、ドレイン電極の形成
にポジレジストでのパターン形成を含めて2回のフォト
リソ・エッチング工程が必要になっている。
On the other hand, as a conventional countermeasure, a method of preventing display unevenness by newly forming a compensation pattern so that display unevenness does not occur on the screen even when a shift occurs in superposition (Japanese Patent Laid-Open No. However, the aperture ratio is reduced because the effective pixel area is reduced. As another method, a method of improving the superposition accuracy of the drain electrode on the gate electrode by exposing the back surface from the glass substrate using a negative resist (Japanese Patent Laid-Open No. Sho 62
However, the formation of the drain electrode requires two photolithographic etching steps including formation of a pattern with a positive resist.

【0011】本発明は、上記従来の問題を解決するもの
で、ゲート電極とドレイン電極との重畳部に形成される
寄生容量が近接領域の各絵素について一定となるパター
ン形成を、1回のエッチングで行うアクティブマトリク
ス基板の製造方法を提供することを目的とする。
The present invention solves the above-mentioned conventional problem, and forms a pattern in which a parasitic capacitance formed at an overlapping portion of a gate electrode and a drain electrode is constant for each picture element in an adjacent region by one time. An object of the present invention is to provide a method for manufacturing an active matrix substrate by etching.

【0012】[0012]

【課題を解決するための手段】本発明のアクティブマト
リクス基板の製造方法は、透光性の絶縁性基板上に、マ
トリクス状に遮光性ゲートバス配線を形成し、該ゲート
バス配線上、または、該ゲートバス配線から分岐した遮
光性のゲート電極上に薄膜トランジスタを形成し、該薄
膜トランジスタのドレイン電極に絵素電極を電気的に接
続したアクティブマトリクス基板の製造方法であって、
該薄膜トランジスタのドレイン電極のパターン形成にお
いて、ポジ型の画像反転対応フォトレジストを用いてポ
ジ型の特性にて、ソース電極とドレイン電極のレジスト
パターンをハードベーク処理なしで一括形成後、該絶縁
性基板の裏面より露光して該ゲート電極による整合露光
を行い、画像反転処理によりネガ型の特性にて、該ソー
ス電極とドレイン電極を分離するレジストパターンを形
成する工程を含むものであり、そのことにより上記目的
が達成される。
According to a method of manufacturing an active matrix substrate of the present invention, a light-shielding gate bus wiring is formed in a matrix on a light-transmitting insulating substrate, and the gate bus wiring is formed on the gate bus wiring or A method for manufacturing an active matrix substrate, wherein a thin film transistor is formed on a light-shielding gate electrode branched from the gate bus wiring, and a pixel electrode is electrically connected to a drain electrode of the thin film transistor.
In forming the pattern of the drain electrode of the thin film transistor, the resist pattern of the source electrode and the drain electrode is collectively formed without hard bake processing with a positive type characteristic using a positive type image inversion corresponding photoresist, and then the insulating substrate is formed. Performing a matching exposure by the gate electrode by exposing from the back surface of the substrate, and forming a resist pattern for separating the source electrode and the drain electrode with negative-type characteristics by image inversion processing. The above object is achieved.

【0013】[0013]

【作用】上記構成により、画像反転レジストをアクティ
ブマトリクス基板のレジストパターン形成処理に用いる
ことで、透光性の絶縁性基板上に形成された遮光性のゲ
ート電極に対してソース電極とドレイン電極の必要部分
をレジストパターンとして形成し、さらに、これらソー
ス電極とドレイン電極との重畳部の面積を均一に形成す
るために、画像反転処理によりネガ型の画像反転レジス
トの特性にて、透光性絶縁性基板の裏面よりゲート電極
の左右均等な光の回り込みを利用した自己整合をしてソ
ース電極とドレイン電極を分離してパターン形成するこ
とを、同一レジストを用いて可能としている。
According to the above structure, the image inversion resist is used for the resist pattern forming process of the active matrix substrate, so that the light-shielding gate electrode formed on the light-transmitting insulating substrate can be used as the source electrode and the drain electrode. A necessary portion is formed as a resist pattern, and furthermore, in order to uniformly form the area of the overlapping portion of the source electrode and the drain electrode, the light-transmissive insulating film is formed by the image reversing process using the characteristics of a negative image reversal resist. The same resist can be used to separate and form a source electrode and a drain electrode by performing self-alignment using the right and left light wraparound of the gate electrode from the back surface of the conductive substrate.

【0014】[0014]

【実施例】以下、本発明の実施例について説明する。Embodiments of the present invention will be described below.

【0015】図1は本発明の一実例におけるアクティブ
マトリクス基板の要部を示し、aはその平面図、bはa
のBB’断面図であり、ゲート電極上のレジストパター
ンの断面構成を示している。なお、図5および図6と同
様の機能を有するものには同様の符号を付してその説明
を省略する。
FIG. 1 shows a main part of an active matrix substrate according to an embodiment of the present invention, wherein a is a plan view thereof, and b is a
13 is a cross-sectional view taken along the line BB ′ of FIG. Components having the same functions as those in FIGS. 5 and 6 are denoted by the same reference numerals, and description thereof will be omitted.

【0016】透光性の絶縁製基板11上のゲート電極3
上方に、陽極酸化膜12、ゲート絶縁膜13さらに半導
体層14を介してソース電極とドレイン電極を形成する
ために、ソース電極とドレイン電極の面積を決定するコ
ンタクト層6c,7cとなるコンタクト層を堆積させ
る。その後、このコンタクト層上に画像反転対応フォト
レジスト(ヘキストジャパン製 品番:AZ5214)
を膜厚1.2μmで塗布する。このレジスト塗布基板に
対し、ソース電極の下層のコンタクト層6cとドレイン
電極の下層のコンタクト層7cを含むコンタクト層を一
括して紫外線(UV)露光した後、アルカリ現像液(T
MAH濃度2.38%)で現像処理を行う(ベーク処理
なし)。つまり、光があたった部分であるレジスト中に
有機的な酸が発生して、有機アルカリとの中和反応で溶
解する。従って、ポジ型の図2に示すレジストパターン
P1をゲート電極3上方に得る。
Gate electrode 3 on transparent insulating substrate 11
In order to form a source electrode and a drain electrode via the anodic oxide film 12, the gate insulating film 13 and the semiconductor layer 14, contact layers serving as contact layers 6c and 7c which determine the area of the source electrode and the drain electrode are formed above. Deposit. Then, on this contact layer, an image reversal-compatible photoresist (manufactured by Hoechst Japan, product number: AZ5214)
Is applied with a film thickness of 1.2 μm. A contact layer including a contact layer 6c below the source electrode and a contact layer 7c below the drain electrode is collectively exposed to ultraviolet (UV) light on the resist-coated substrate, and then exposed to an alkali developer (T
Perform development processing at a MAH concentration of 2.38% (bake processing)
None). In other words, the resist that is exposed to light
Organic acid is generated and dissolved by neutralization reaction with organic alkali.
Understand. Accordingly, a positive resist pattern P1 shown in FIG.

【0017】次に、この基板上に残るレジストパターン
P1に対し、光が当たったところが残るネガ型のレジス
トパターンとして処理するため、裏面より紫外線(U
V)全面露光をゲート電極3から内側への左右均等な光
の回り込みに十分な時間(300mj/cm2)、整合
露光として行なった後、レジストのクロスリンクのため
にリバーサルベークと呼ばれる加熱処理(120℃、5
分)を経る事により光を当てた場所のレジストが現像液
に溶解しにくくなる。加えてフラッド全面露光(120
mj/cm2)を経ることで現像液に対する溶解性を増
すことになり、全体として溶解に対するコントラストが
取れる。再び現象処理により、図3に示すように、ゲー
ト電極3から内側へ左右均等に光が回り込んで得られた
所定の押し込み量(2μm)を有するネガ型のレジスト
パターンP2を基板全域で均一に得ることができ、図1
(a)および(b)に示すように、相互に分離されたコ
ンタクト層6cおよび7cが得られる。この押し込み量
が上記ソース電極およびドレイン電極の実質的な面積を
決定することから、現象後にハードベーク、エッチング
処理でこの基板全域にこれらソース電極、ドレイン電極
を均一に形成できる。この基板については、後工程を従
来技術と同様に処理する。このように、アクティブマト
リクス基板の製造方法において、ゲート電極3の上方の
ソース電極およびドレイン電極を基板全域で均一に配置
することで、表示むらのない高品質なアクティブマトリ
クス基板を形成することができる。
Next, the resist pattern P1 remaining on the substrate is treated as a negative resist pattern in which the light is applied.
V) After performing the entire surface exposure as a matching exposure for a time (300 mj / cm 2 ) sufficient for the left and right light to wrap around the gate electrode 3 evenly inside, heat treatment called reversal bake is performed to crosslink the resist ( 120 ° C, 5
Minutes) , the resist exposed to the light is developed
It is difficult to dissolve in water. In addition, flood flood exposure (120
mj / cm 2 ) to increase solubility in developer
The overall contrast to dissolution
I can take it. By the phenomenon treatment again, as shown in FIG. 3, a negative resist pattern P2 having a predetermined indentation amount (2 μm) obtained by uniformly irradiating light inward from the gate electrode 3 to the inside is uniformly formed over the entire substrate. Figure 1
(A) and (b), as shown in FIG.
Contact layers 6c and 7c are obtained. Since the amount of indentation determines the substantial area of the source electrode and the drain electrode, the source electrode and the drain electrode can be uniformly formed over the entire substrate by hard baking and etching after the phenomenon. For this substrate, the subsequent steps are processed in the same manner as in the prior art. As described above, in the method of manufacturing the active matrix substrate, by arranging the source electrode and the drain electrode above the gate electrode 3 uniformly over the entire substrate, a high-quality active matrix substrate without display unevenness can be formed. .

【0018】大面積の絶縁性基板上にこのソース電極、
ドレイン電極のパターンを形成する場合、分割露光など
で複数ブロックに分割された境界について、上記の製造
方法にて確認したが、分割境界にて表示むらは観察され
なかった。図4にbの従来方法のパターンと、aの本発
明のパターンとの比較を示している。
The source electrode on a large-area insulating substrate,
When the pattern of the drain electrode was formed, the boundary divided into a plurality of blocks by division exposure or the like was confirmed by the above-described manufacturing method, but no display unevenness was observed at the division boundary. FIG. 4 shows a comparison between the pattern of the conventional method in FIG. 4B and the pattern of the present invention in FIG.

【0019】[0019]

【発明の効果】以上のように本発明によれば、分割露光
を伴う大型アクティブマトリクス基板のパターン形成に
画像反転レジストを用いることで、ゲート電極とドレイ
ン電極との重畳部に形成される寄生容量が近接領域の各
絵素について一定となるパターン形成を行うことができ
て、表示むらのない液晶表示装置を構成することができ
る。
As described above, according to the present invention, by using an image inversion resist for forming a pattern of a large active matrix substrate with divisional exposure, a parasitic capacitance formed at an overlapping portion of a gate electrode and a drain electrode can be obtained. Can form a constant pattern for each of the picture elements in the proximity region, and a liquid crystal display device having no display unevenness can be configured.

【0020】また、補償パターンなどの余計なパターン
を不要とし、かつソース電極、ドレイン電極を自己整合
するため、重なり設計を少なくすることができ、TFT
の小型化と相まって有効画素面積を大きくすることがで
きる。
In addition, since unnecessary patterns such as compensation patterns are unnecessary and the source electrode and the drain electrode are self-aligned, the overlapping design can be reduced, and
The effective pixel area can be increased in conjunction with the miniaturization of.

【0021】さらに、1回のレジスト塗布で、ネガ・ポ
ジ画面の特徴を生かしたパターン形成をすることがで
き、製造工程が短縮される。
Further, a pattern can be formed utilizing the characteristics of the negative / positive screen by one-time resist coating, and the manufacturing process can be shortened.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明により製造されたアクティブマトリクス
基板の要部を示し、aはその平面図、bはaのBB’断
面図である。
FIG. 1 shows a main part of an active matrix substrate manufactured according to the present invention, wherein a is a plan view and b is a BB ′ cross-sectional view of a.

【図2】本発明のパターン形成の第1工程におけるアク
ティブマトリクス基板の要部を示し、aはその平面図、
bはaのCC’断面図である。
FIG. 2 shows a main part of an active matrix substrate in a first step of pattern formation according to the present invention, wherein a is a plan view thereof;
FIG. 2B is a cross-sectional view taken along line CC ′ of FIG.

【図3】本発明のパターン形成の第2工程におけるアク
ティブマトリクス基板の要部を示し、aはその平面図、
bはaのDD’断面図である。
FIG. 3 shows a main part of an active matrix substrate in a second step of pattern formation according to the present invention, wherein a is a plan view thereof;
b is a DD ′ sectional view of a.

【図4】分割境界Y1−Y2がある基板で、aは本発明
のアクティブマトリクス基板の要部を示す平面図、bは
従来のアクティブマトリクス基板の要部を示す平面図で
ある。
FIG. 4 is a plan view showing a main part of an active matrix substrate according to the present invention, and FIG. 4b is a plan view showing a main part of a conventional active matrix substrate;

【図5】従来のアクティブマトリクス表示装置に用いら
れるアクティブマトリクス基板の平面図である。
FIG. 5 is a plan view of an active matrix substrate used in a conventional active matrix display device.

【図6】図5に示すアクティブマトリクス基板を用いた
表示装置の図5の位置におけるAA’断面図である。
6 is a cross-sectional view of the display device using the active matrix substrate shown in FIG. 5, taken along the line AA 'in FIG. 5;

【符号の説明】[Explanation of symbols]

1 絵素電極 2 ゲートバス配線 3 ゲート電極 4 TFT 6 ソース電極 6c,7c コンタクト層 7 ドレイン電極 11 絶縁性基板 P1 ポジ型レジストパターン P2 ネガ型レジストパターン DESCRIPTION OF SYMBOLS 1 Picture element electrode 2 Gate bus wiring 3 Gate electrode 4 TFT 6 Source electrode 6c, 7c Contact layer 7 Drain electrode 11 Insulating substrate P1 Positive resist pattern P2 Negative resist pattern

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 透光性の絶縁性基板上に、マトリクス状
に遮光性ゲートバス配線を形成し、該ゲートバス配線
上、または、該ゲートバス配線から分岐した遮光性のゲ
ート電極上に薄膜トランジスタを形成し、該薄膜トラン
ジスタのドレイン電極に絵素電極を電気的に接続したア
クティブマトリクス基板の製造方法であって、 該薄膜トランジスタのドレイン電極のパターン形成にお
いて、ポジ型の画像反転対応フォトレジストを用いてポ
ジ型の特性にて、ソース電極とドレイン電極のレジスト
パターンをハードベーク処理なしで一括形成後、該絶縁
性基板の裏面より露光して該ゲート電極による整合露光
を行い、画像反転処理によりネガ型の特性にて、該ソー
ス電極とドレイン電極を分離するレジストパターンを形
成する工程を含むアクティブマトリクス基板の製造方
法。
1. A light-shielding gate bus wiring is formed in a matrix on a light-transmitting insulating substrate, and a thin film transistor is formed on the gate bus wiring or on a light-shielding gate electrode branched from the gate bus wiring. A method of manufacturing an active matrix substrate in which a pixel electrode is electrically connected to a drain electrode of the thin film transistor, wherein a pattern of the drain electrode of the thin film transistor is formed by using a positive type image inversion corresponding photoresist. After the resist pattern of the source electrode and the drain electrode is collectively formed without hard baking processing, the resist is exposed from the back surface of the insulating substrate to perform the matching exposure by the gate electrode. Forming a resist pattern that separates the source electrode and the drain electrode with the characteristics of Method of manufacturing a Torikusu board.
JP7769794A 1994-04-15 1994-04-15 Active matrix substrate manufacturing method Expired - Fee Related JP3006994B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7769794A JP3006994B2 (en) 1994-04-15 1994-04-15 Active matrix substrate manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7769794A JP3006994B2 (en) 1994-04-15 1994-04-15 Active matrix substrate manufacturing method

Publications (2)

Publication Number Publication Date
JPH07287248A JPH07287248A (en) 1995-10-31
JP3006994B2 true JP3006994B2 (en) 2000-02-07

Family

ID=13641092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7769794A Expired - Fee Related JP3006994B2 (en) 1994-04-15 1994-04-15 Active matrix substrate manufacturing method

Country Status (1)

Country Link
JP (1) JP3006994B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100472174B1 (en) * 1997-06-18 2005-06-07 삼성전자주식회사 Manufacturing Method of Liquid Crystal Display Using Overlapping Exposure

Also Published As

Publication number Publication date
JPH07287248A (en) 1995-10-31

Similar Documents

Publication Publication Date Title
US7517620B2 (en) Method for fabricating array substrate having color filter on thin film transistor structure for liquid crystal display device
JP3172840B2 (en) Active matrix substrate manufacturing method and liquid crystal display device
US6818923B2 (en) Thin film transistor array substrate and manufacturing method thereof
US7659130B2 (en) Thin film transistor array panel for display and manufacturing method thereof
US8325314B2 (en) Liquid crystal display device and method for fabricating the same
KR910009040B1 (en) Method of manufacturing an amphorous-silicon thin film transistor
JP2003195354A (en) Liquid crystal display device, thin film transistor substrate for liquid crystal display device and method of manufacturing the same
KR101241129B1 (en) Array substrate for liquid crystal display device and method of fabricating the same
US20090310048A1 (en) Array substrate for liquid crystal display device and method of manufacturing the same
JPH1010582A (en) Liquid crystal display device and its manufacture
US8730418B2 (en) Array substrate and method for manufacturing the same
US5760861A (en) Liquid crystal display device and a method for fabricating black matrix thereto
JP2009218604A (en) Production method of thin film transistor display panel
JP3097841B2 (en) Method of manufacturing photomask and active element array substrate
KR101090246B1 (en) Thin film transistor array panel and method for manufacturing the panel
KR20090034579A (en) Thin film transistor array panel and manufacturung method thereof
JP2015099287A (en) Liquid crystal display panel and liquid crystal display panel manufacturing method
US20100109007A1 (en) Thin film transistor array panel and method for manufacturing the same
KR100679516B1 (en) Liquid crystal display and fabricating method of the same
JP4782389B2 (en) Display panel for display device and liquid crystal display device including the display panel
KR100238206B1 (en) Thin-film transistor liquid crystal display device and its manufacturing method
JP3006994B2 (en) Active matrix substrate manufacturing method
US8435722B2 (en) Method for fabricating liquid crystal display device
KR100413512B1 (en) an array panel for liquid crystal display and manufacturing method thereof
KR20060070349A (en) Thin film transistor array panel and method for manufacturing the same

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19991111

LAPS Cancellation because of no payment of annual fees