JP3002760B2 - Display device - Google Patents
Display deviceInfo
- Publication number
- JP3002760B2 JP3002760B2 JP3250811A JP25081191A JP3002760B2 JP 3002760 B2 JP3002760 B2 JP 3002760B2 JP 3250811 A JP3250811 A JP 3250811A JP 25081191 A JP25081191 A JP 25081191A JP 3002760 B2 JP3002760 B2 JP 3002760B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- horizontal
- video
- cpu
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Synchronizing For Television (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ディスプレイ装置に係
り、特にＣＰＵを用いて入力同期信号の切換時に映像遮
断時間を制御するディスプレイ装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device, and more particularly to a display device which controls a video cutoff time when an input synchronization signal is switched using a CPU.
【０００２】[0002]
【従来の技術】従来（図示せず）、複数の異なる水平及
び垂直同期信号を受信可能とするディスプレイ装置で
は、入力同期信号が切替わると、ディスプレイ装置内部
の発振及び偏向回路等が切換後の同期周波数に対応する
まで時間がかかり、その間、映像は同期が流れた状態と
なっていた。2. Description of the Related Art Conventionally (not shown), in a display device capable of receiving a plurality of different horizontal and vertical synchronizing signals, when an input synchronizing signal is switched, an oscillation and deflection circuit inside the display device are switched after the switching. It took time to correspond to the synchronization frequency, during which time the video was in a synchronized state.
【０００３】そこで、次の２つの方法が考えられ、映像
信号を一時的に遮断していた。Therefore, the following two methods have been considered, and the video signal has been temporarily cut off.
【０００４】第１には、入力同期信号が切換わったかど
うかを、切換前の同期信号と切換後の同期信号とを位相
比較するものである。First, the phase of the synchronization signal before switching and the phase of the synchronization signal after switching are compared to determine whether the input synchronization signal has been switched.
【０００５】第２には、ＣＰＵで計測した同期周波数
を、切換前と切換後の比較をする方法により判別し、入
力同期信号が切換った場合に、所定時間のみ映像を遮断
するという方法である。[0005] Second, the synchronization frequency measured by the CPU is determined by a method of comparing before and after switching, and when the input synchronization signal is switched, the video is cut off for a predetermined time. is there.
【０００６】[0006]
【発明が解決しようとする課題】上述のように、従来の
ディスプレイ装置は、入力同期信号が切換った時に所定
時間のみ映像を遮断する方法はあったが、その時間はデ
ィスプレイ装置の想定可能な最長時間に設定されてい
た。As described above, in the conventional display device, there is a method of cutting off the video only for a predetermined time when the input synchronization signal is switched, but that time can be assumed by the display device. The longest time was set.
【０００７】しかしながら、このようなディスプレイ装
置の内部回路の不安定状態、すなわち同期が流れている
時間は切換え前後の同期信号の周波数の差に依存してお
り、その差がなければ不安定の状態の時間は短くなる。However, the unstable state of the internal circuit of such a display device, that is, the time during which synchronization is flowing depends on the difference in the frequency of the synchronization signal before and after switching, and if there is no difference, the state is unstable. Time is shorter.
【０００８】そのため、入力同期信号の切換え時の映像
遮断時間は一定であるため、操作者にとっては、すべて
の切換え条件に対して常に所定時間だけ遮断状態とな
り、映像が出力されるまで待たされることとなる不都合
があった。Therefore, since the video cutoff time at the time of switching the input synchronization signal is constant, the operator is always in a cutoff state for a predetermined time for all the switching conditions, and waits until the video is output. There was an inconvenience.
【０００９】従って、本発明の目的は、入力同期信号の
切換え前後の条件により最適、かつ最短の映像遮断時間
を得るディスプレイ装置を提供することである。SUMMARY OF THE INVENTION It is an object of the present invention to provide a display device which can obtain an optimal and shortest video cutoff time depending on conditions before and after switching of an input synchronization signal.
【００１０】[0010]
【課題を解決するための手段】第１の発明のディスプレ
イ装置は、複数の異なる水平及び垂直同期信号に対して
映像出力信号を制御するＣＰＵと、このＣＰＵからの指
令に基づき上記映像出力信号を遮断する映像遮断回路と
を有するディスプレイ装置において、上記水平及び垂直
同期信号の周波数の切替前と切替後との各々周波数値差
の大小により、予め設定された各々周波数値に対する長
短の設定時間を上記ＣＰＵで計数し、この計数された設
定時間の長短に基づいて上記映像出力信号の遮断時間が
長短となるよう上記映像遮断回路が制御することを特徴
とする。According to a first aspect of the present invention, a display device controls a video output signal with respect to a plurality of different horizontal and vertical synchronizing signals, and outputs the video output signal based on a command from the CPU. In a display device having a video cutoff circuit for cutting off, a frequency value difference between before and after switching the frequency of the horizontal and vertical synchronization signals.
The length for each preset frequency value depends on the magnitude of
Short set time counted by the CPU, which is the count set
The interruption time of the video output signal based on the length of the fixed time
The video cutoff circuit controls the length of the video cutoff circuit .
【００１１】第２の発明のディスプレイ装置は、上記水
平及び垂直同期信号の周波数に比例した直流電圧に各々
変換する水平及び垂直周波数/電圧変換器を備えて、上
記水平及び垂直同期信号の周波数の切替前と切替後との
各々周波数値差の大小により、上記水平及び垂直周波数
/電圧変換器から出力された各々直流電圧値の差で、予
め設定された各々直流電圧値の差に対する上記設定時間
を上記ＣＰＵで計数することを特徴とする。A display device according to a second aspect of the present invention includes a horizontal and vertical frequency / voltage converter for converting the DC voltage into a DC voltage proportional to the frequency of the horizontal and vertical synchronization signals, respectively. Depending on the magnitude of the frequency value difference before and after switching, the horizontal and vertical frequencies
/ By the difference between the voltage of each DC voltage value outputted from the transducer, characterized by counting the set time for the difference between the preset each DC voltage value at the CPU.
【００１２】[0012]
【実施例】図１は、第１の発明の一実施例を示すブロッ
ク図であり、ディスプレイ装置の複数の異なる水平及び
垂直同期信号に対して映像出力信号を制御するＣＰＵ
１、このＣＰＵ１からの指令に基づき映像出力信号を遮
断する映像遮断回路２、映像出力信号を映像遮断回路２
の制御により映像出力デバイス４に送出する映像出力回
路３、映像出力回路３の映像出力信号により画像表示を
行なう映像出力デバイス４で構成されるディスプレイ装
置である。FIG. 1 is a block diagram showing an embodiment of the first invention, and a CPU for controlling a video output signal with respect to a plurality of different horizontal and vertical synchronizing signals of a display device.
1. a video cutoff circuit 2 for blocking a video output signal based on a command from the CPU 1;
Is a display device composed of a video output circuit 3 for sending to the video output device 4 under the control of the video output device 4, and a video output device 4 for displaying an image based on the video output signal of the video output circuit 3.
【００１３】ここで、第１の発明の一実施例について、
動作を説明する。Here, an embodiment of the first invention will be described.
The operation will be described.
【００１４】まず、ＣＰＵ1の入力端子Ｔ1に水平同期信
号を、入力端子Ｔ2に垂直同期信号を入力し、この水平
及び垂直同期信号の周波数を計測し、この計測結果から
周波数に対して比例する周波数値を計数させ、これを常
に保持すことで所定期間毎の計数値が前回の計数値と一
致の場合、ＣＰＵ１の出力端子Ｔ3をアクティブにし、
所定期間毎の計数値が前回の計数値と不一致の場合、Ｃ
ＰＵ１の出力端子Ｔ3を計数値の差分が大きいと長く、
小さいと短くアクティブ状態となる。First, a horizontal synchronizing signal is input to the input terminal T1 of the CPU 1, a vertical synchronizing signal is input to the input terminal T2, and the frequencies of the horizontal and vertical synchronizing signals are measured. When the count value for each predetermined period matches the previous count value, the output terminal T3 of the CPU 1 is activated, and the output terminal T3 is activated.
If the count value for each predetermined period does not match the previous count value, C
When the difference between the count values is large, the output terminal T3 of PU1 becomes longer,
The smaller the value, the shorter the active state.
【００１５】従って、ＣＰＵ１の出力端子Ｔ３に接続さ
れた映像遮断回路２の入力端子Ｔ４がアクティブ状態と
なり、かつ出力端子Ｔ５もアクティブ状態となること
で、映像出力回路３の入力端子Ｔ７がアクティブ状態と
なり、映像出力回路３の入力端子Ｔ６に供給された映像
出力信号が遮断され、映像出力回路３の出力端子Ｔ８か
らは映像出力信号が送出されず、映像出力デバイス４で
は画像表示されない。Accordingly, the input terminal T4 of the video cutoff circuit 2 connected to the output terminal T3 of the CPU 1 is activated and the output terminal T5 is also activated, so that the input terminal T7 of the video output circuit 3 is activated. Thus, the video output signal supplied to the input terminal T6 of the video output circuit 3 is cut off, no video output signal is transmitted from the output terminal T8 of the video output circuit 3, and no image is displayed on the video output device 4.
【００１６】また、入力端子Ｔ７がノンアクティブ状態
であれば、入力端子Ｔ６に供給された映像出力信号は出
力端子Ｔ８を介して、映像出力デバイス４の入力端子Ｔ
９に送出され映像出力デバイス４で画像表示される。If the input terminal T7 is in a non-active state, the video output signal supplied to the input terminal T6 is supplied via the output terminal T8 to the input terminal T of the video output device 4.
9 and displayed on the video output device 4.
【００１７】次に、図２は、第２の発明の一実施例を示
すブロック図であり、第１の発明の一実施例との構成の
違いは、水平及び垂直同期信号の周波数に比例して直流
電圧に各々変換する、アナログ／デジタル変換器の水平
及び垂直周波数／電圧変換器（以下Ｆ／Ｖコンバータと
称する）Ｆ／Ｖコンバータ１０５，１０６を設けてＣＰ
Ｕ１０１で制御され、以下は第１の発明の一実施例と同
様である。Next, FIG. 2 is a block diagram showing an embodiment of the second invention. The difference between the first embodiment and the first embodiment is that the horizontal and vertical synchronization signals are proportional to the frequency. A horizontal / vertical frequency / voltage converter (hereinafter, referred to as an F / V converter) F / V converters 105 and 106 of an analog / digital converter for converting the DC voltage into a DC voltage respectively.
The control is performed by U101, and the following is the same as in the embodiment of the first invention.
【００１８】そこで、第２の発明の一実施例について、
動作を説明する。Therefore, in one embodiment of the second invention,
The operation will be described.
【００１９】この第２の発明の一実施例は、水平及び垂
直同期信号がＦ／Ｖコンバータ１０５，１０６の入力端
子Ｔ１１０，Ｔ１１１に入力され、水平及び垂直同期信
号の周波数に比例した直流電圧に各々変換されてＦ／Ｖ
コンバータ１０５，１０６の出力端子Ｔ１１２，Ｔ１１
３に送出される。In one embodiment of the second invention, horizontal and vertical synchronizing signals are input to input terminals T110 and T111 of F / V converters 105 and 106, and are converted into DC voltages proportional to the frequencies of the horizontal and vertical synchronizing signals. Converted to F / V
Output terminals T112 and T11 of converters 105 and 106
3 is sent.
【００２０】この各々変換された直流電圧をＣＰＵ１０
１が入力端子Ｔ１０１，１０２を介して直流電圧値を計
数して常に保持することで、或る一定期間毎に計数した
計数値が前回の計数値と一致の場合ＣＰＵ１０１の出力
端子Ｔ１０３をノンアクティブに保持し、計数値が前回
の計数値と不一致の場合、ＣＰＵ１０１の出力端子Ｔ１
０３を計数値の差分大きい時は長く、計数値の差分小さ
い時は短くし、この計数から選られた時間をアクティブ
状態として以下第１発明と同様となる。The converted DC voltage is supplied to the CPU 10
1 counts and holds the DC voltage value via the input terminals T101 and T102 at all times, so that the output terminal T103 of the CPU 101 is non-active when the count value counted for each certain period matches the previous count value. When the count value does not match the previous count value, the output terminal T1 of the CPU 101
03 is long when the difference between the count values is large, and is short when the difference between the count values is small, and the time selected from this count is set to the active state, and the same as the first invention below.
【００２１】[0021]
【発明の効果】以上のように、本発明のディスプレイ装
置によれば、複数の異なる水平及び垂直同期信号の周波
数の切替時に、最適かつ最短の映像遮断時間を得られる
ことで、不要な映像遮断時間を削減すると共に、利便性
を向上できる効果がある。As described above, according to the display apparatus of the present invention, when switching the frequency of a plurality of different horizontal and vertical synchronizing signals, an optimum and shortest video cut-off time can be obtained, so that unnecessary video cut-offs can be obtained. This has the effect of reducing time and improving convenience.
【図１】第１の発明の一実施例のブロック図である。FIG. 1 is a block diagram of an embodiment of the first invention.
【図２】第２の発明の一実施例のブロック図である。FIG. 2 is a block diagram of one embodiment of the second invention.
【符号の説明】 １，１０１ ＣＰＵ ２ 映像遮断回路 ３ 映像出力回路 ４ ディスプレイ装置（映像出力デバイス） １０５ 水平周波数／電圧変換器（Ｆ／Ｖコンバータ） １０６ 垂直周波数／電圧変換器（Ｆ／Ｖコンバータ） Ｔ１，Ｔ２，Ｔ１０１，Ｔ１０２ ＣＰＵ（入力端子） Ｔ３，Ｔ１０３ ＣＰＵ（出力端子） Ｔ４ 映像遮断回路（入力端子） Ｔ６，Ｔ７ 映像出力回路（入力端子） Ｔ８ 映像出力回路（出力端子） Ｔ９ ディスプレイ装置（入力端子） Ｔ１１０，Ｔ１１１ 水平及び垂直周波数／電圧変換器
（入力端子） Ｔ１１２，Ｔ１１３ 水平及び垂直周波数／電圧変換器
（出力端子）[Description of Signs] 1,101 CPU 2 video cutoff circuit 3 video output circuit 4 display device (video output device) 105 horizontal frequency / voltage converter (F / V converter) 106 vertical frequency / voltage converter (F / V converter) T1, T2, T101, T102 CPU (input terminal) T3, T103 CPU (output terminal) T4 Video cutoff circuit (input terminal) T6, T7 Video output circuit (input terminal) T8 Video output circuit (output terminal) T9 Display device (Input terminal) T110, T111 Horizontal and vertical frequency / voltage converter (input terminal) T112, T113 Horizontal and vertical frequency / voltage converter (output terminal)
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０４Ｎ 5/66 Ｈ０４Ｎ 5/66 Ｚ (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 1/16 G09G 5/18 H04N 3/27 H04N 5/04 H04N 5/44 H04N 5/66 Continuation of the front page (51) Int.Cl. 7 identification code FI H04N 5/66 H04N 5/66 Z (58) Investigated field (Int.Cl. 7 , DB name) G09G 1/16 G09G 5/18 H04N 3 / 27 H04N 5/04 H04N 5/44 H04N 5/66
Claims (2)
して映像出力信号を制御するＣＰＵと、このＣＰＵから
の指令に基づき上記映像出力信号を遮断する映像遮断回
路とを有するディスプレイ装置において、上記水平及び
垂直同期信号の周波数の切替前と切替後との各々周波数
値差の大小により、予め設定された各々周波数値に対す
る長短の設定時間を上記ＣＰＵで計数し、この計数され
た設定時間の長短に基づいて上記映像出力信号の遮断時
間が長短となるよう上記映像遮断回路が制御することを
特徴とするディスプレイ装置。1. A display apparatus comprising: a CPU that controls a video output signal for a plurality of different horizontal and vertical synchronization signals; and a video cutoff circuit that cuts off the video output signal based on a command from the CPU. the magnitude of each frequency value difference between the post and the switch before switching the frequency of the horizontal and vertical synchronizing signals, the length of set time counted by the CPU for a preset each frequency value, the length of the counted set time When the video output signal is shut off based on
A display device wherein the video cutoff circuit controls the length of the display to be shorter or longer.
例した直流電圧に各々変換する水平及び垂直周波数/電
圧変換器を備えて、上記水平及び垂直同期信号の周波数
の切替前と切替後との各々周波数値差の大小により、上
記水平及び垂直周波数/電圧変換器から出力された各々
直流電圧値の差で、予め設定された各々直流電圧値の差
に対する上記設定時間を上記ＣＰＵで計数することを特
徴とする請求項１記載のディスプレイ装置。2. The apparatus according to claim 1, further comprising a horizontal and vertical frequency / voltage converter for converting the DC voltage into a DC voltage proportional to the frequency of the horizontal and vertical synchronization signals, respectively, before and after switching the frequency of the horizontal and vertical synchronization signals. the magnitude of each frequency value difference, the difference of each DC voltage value output from the horizontal and vertical frequency / voltage converter, counting the set time by the CPU for the difference of preset each DC voltage value The display device according to claim 1, wherein:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3250811A JP3002760B2 (en) | 1991-09-30 | 1991-09-30 | Display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3250811A JP3002760B2 (en) | 1991-09-30 | 1991-09-30 | Display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0675547A JPH0675547A (en) | 1994-03-18 |
| JP3002760B2 true JP3002760B2 (en) | 2000-01-24 |
Family
ID=17213404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3250811A Expired - Fee Related JP3002760B2 (en) | 1991-09-30 | 1991-09-30 | Display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3002760B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4885461B2 (en) * | 2005-02-24 | 2012-02-29 | 日立プラズマディスプレイ株式会社 | Display control device for display panel and display device having the same |
| JP6155564B2 (en) * | 2012-06-22 | 2017-07-05 | 大日本印刷株式会社 | Video display device and video display method |
| JP2014006318A (en) * | 2012-06-22 | 2014-01-16 | Dainippon Printing Co Ltd | Image display device and image display method |
-
1991
- 1991-09-30 JP JP3250811A patent/JP3002760B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0675547A (en) | 1994-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3002760B2 (en) | Display device | |
| RU2171547C2 (en) | Device and method for automatic control of image size in video system | |
| JPS58161582A (en) | Sound volume level display | |
| US3735038A (en) | Means for superimposing a marker signal onto a composite video signal | |
| JP3053639B2 (en) | BS tuner keyed AFC characteristic measuring device | |
| JPS5931914B2 (en) | television receiver | |
| JP2657118B2 (en) | Video / audio switching device | |
| JPS5812439A (en) | Automatic antenna switching device | |
| JPH07222024A (en) | Image display device having vertical amplitude stabilizing circuit | |
| JP2003304415A (en) | Signal mixing circuit | |
| JPH05236395A (en) | Power switch for tv | |
| JPS5983467A (en) | Synchronizing separating circuit | |
| JPH04158389A (en) | Horizontal deflecting circuit | |
| JP2722475B2 (en) | Electronic tuning system | |
| JP2738041B2 (en) | Clamping device | |
| JPH07177439A (en) | Multiscan display monitor | |
| JPH059086U (en) | Image miute circuit | |
| JPH0759063B2 (en) | Display device | |
| JPH08191403A (en) | Video signal converter | |
| KR20000046172A (en) | Apparatus for automatic setup of time for televisions | |
| JPH02170678A (en) | Automatic switching device for synchronous signal | |
| JPH07177449A (en) | Video display device | |
| JPH0630299A (en) | Pedestal level adding device | |
| JPH05207315A (en) | Television receiver | |
| JPH09116921A (en) | Television receiver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |