JP3000756B2 - 固体撮像素子の製造方法 - Google Patents
固体撮像素子の製造方法Info
- Publication number
- JP3000756B2 JP3000756B2 JP3289126A JP28912691A JP3000756B2 JP 3000756 B2 JP3000756 B2 JP 3000756B2 JP 3289126 A JP3289126 A JP 3289126A JP 28912691 A JP28912691 A JP 28912691A JP 3000756 B2 JP3000756 B2 JP 3000756B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate voltage
- limit level
- pixels
- imaging device
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、固体撮像素子の製造方
法に関し、特にオーバーフロー光量時の出力最小値又は
最大値が設定範囲内に入るように半導体基板の基板電圧
を設定する固体撮像素子の製造方法に関する。
法に関し、特にオーバーフロー光量時の出力最小値又は
最大値が設定範囲内に入るように半導体基板の基板電圧
を設定する固体撮像素子の製造方法に関する。
【０００２】
【従来の技術】ＣＣＤイメージャ等の固体撮像素子で
は、多大光量が入射したときオーバーフローが起こり、
このときの電圧がダイナミックレンジとなるが、このオ
ーバーフロー光量時の出力最小値ＱＳは、図４に示す如
く半導体基板の基板電圧ＶSUB の値に応じて変化する。
図４から明らかなように、基板電圧ＶSUB に対して出力
最小値ＱＳは単調減少するが、デバイスによってその変
化のカーブが異なるので、単純に基板電圧ＶSUB の設定
値を予測することはできない。このため、図５に示すよ
うに、出力最小値ＱＳが、ある許容範囲（ＱＳmax ，Ｑ
Ｓmin ）内に入るように基板電圧ＶSUB の値を設定する
必要がある。
は、多大光量が入射したときオーバーフローが起こり、
このときの電圧がダイナミックレンジとなるが、このオ
ーバーフロー光量時の出力最小値ＱＳは、図４に示す如
く半導体基板の基板電圧ＶSUB の値に応じて変化する。
図４から明らかなように、基板電圧ＶSUB に対して出力
最小値ＱＳは単調減少するが、デバイスによってその変
化のカーブが異なるので、単純に基板電圧ＶSUB の設定
値を予測することはできない。このため、図５に示すよ
うに、出力最小値ＱＳが、ある許容範囲（ＱＳmax ，Ｑ
Ｓmin ）内に入るように基板電圧ＶSUB の値を設定する
必要がある。
【０００３】従来、この基板電圧ＶSUB の設定において
は、１画面中の最小値ＱＳを求める処理が行われてい
た。すなわち、図６に示すように、先ず全画素の最小値
ＱＳを計算し（ステップＳ６１）、その最小値ＱＳが上
限リミットレベルＱＳmax よりも大なるときには（ステ
ップＳ６２）、基板電圧ＶSUB を上昇させ（ステップＳ
６３）、最小値ＱＳが下限リミットレベルＱＳmin より
も小なるときには（ステップＳ６４）、基板電圧ＶSUB
を降下させ（ステップＳ６５）、以上の一連の処理によ
って基板電圧ＶSUB を設定していた。
は、１画面中の最小値ＱＳを求める処理が行われてい
た。すなわち、図６に示すように、先ず全画素の最小値
ＱＳを計算し（ステップＳ６１）、その最小値ＱＳが上
限リミットレベルＱＳmax よりも大なるときには（ステ
ップＳ６２）、基板電圧ＶSUB を上昇させ（ステップＳ
６３）、最小値ＱＳが下限リミットレベルＱＳmin より
も小なるときには（ステップＳ６４）、基板電圧ＶSUB
を降下させ（ステップＳ６５）、以上の一連の処理によ
って基板電圧ＶSUB を設定していた。
【０００４】
【発明が解決しようとする課題】このように、従来の設
定方法では、全画素の最小値ＱＳを計算して求め、その
最小値ＱＳがある許容範囲（ＱＳmax ，ＱＳmin ）内に
入るまで可変量である基板電圧ＶSUB の調整を繰り返す
ようになっており、最小値ＱＳの計算に非常に時間がか
かり、またこの調整の繰返し処理は３〜４回程度行われ
るので、基板電圧ＶSUB を設定するのに非常に時間を要
することになる。
定方法では、全画素の最小値ＱＳを計算して求め、その
最小値ＱＳがある許容範囲（ＱＳmax ，ＱＳmin ）内に
入るまで可変量である基板電圧ＶSUB の調整を繰り返す
ようになっており、最小値ＱＳの計算に非常に時間がか
かり、またこの調整の繰返し処理は３〜４回程度行われ
るので、基板電圧ＶSUB を設定するのに非常に時間を要
することになる。
【０００５】本発明は、上述した点に鑑みてなされたも
のであり、基板電圧ＶSUB の設定処理を高速にて行うこ
とが可能な固体撮像素子の製造方法を提供することを目
的とする。
のであり、基板電圧ＶSUB の設定処理を高速にて行うこ
とが可能な固体撮像素子の製造方法を提供することを目
的とする。
【０００６】
【課題を解決するための手段】本発明による固体撮像素
子の製造方法は、固体撮像素子から導出される画素信号
レベルが設定範囲を規定する上限リミットレベル以下と
なる画素数又は設定範囲を規定する下限リミットレベル
以上となる画素数をカウントする第１の工程と、この第
１の工程によるカウント値が０であるか否かを判定する
第２の工程と、この第２の工程においてカウント値が０
と判定された場合に基板電圧を上昇又は下降させる第３
の工程と、第２の工程においてカウント値が０でないと
判定された場合に画素信号レベルが上記下限リミットレ
ベル以下となる画素数又は上記上限リミットレベル以上
となる画素数をカウントする第４の工程と、この第４の
工程におけるカウント値が０でない場合に基板電圧を降
下又は上昇させる第５の工程とを経て固体撮像素子の基
板電圧を設定する。
子の製造方法は、固体撮像素子から導出される画素信号
レベルが設定範囲を規定する上限リミットレベル以下と
なる画素数又は設定範囲を規定する下限リミットレベル
以上となる画素数をカウントする第１の工程と、この第
１の工程によるカウント値が０であるか否かを判定する
第２の工程と、この第２の工程においてカウント値が０
と判定された場合に基板電圧を上昇又は下降させる第３
の工程と、第２の工程においてカウント値が０でないと
判定された場合に画素信号レベルが上記下限リミットレ
ベル以下となる画素数又は上記上限リミットレベル以上
となる画素数をカウントする第４の工程と、この第４の
工程におけるカウント値が０でない場合に基板電圧を降
下又は上昇させる第５の工程とを経て固体撮像素子の基
板電圧を設定する。
【０００７】
【作用】基板電圧ＶSUB の設定において、いわゆる点欠
陥検出カウント処理を用いて上限リミットレベル以下の
画素数が０でなく、下限リミットレベル以下の画素数が
０となるまで、又は下限リミットレベル以上の画素数が
０でなく、上限リミットレベル上下の画素数が０となる
まで、基板電圧ＶSUB を変化させることにより、オーバ
ーフロー光量時の出力最小値又は出力最大値が上・下限
リミットレベルで規定される設定範囲内に入るように基
板電圧ＶSUB を設定できる。この際、計算に時間がかか
る最小値又は最大値の演算処理を使わずに済むので、基
板電圧ＶSUB の設定処理を高速にて行うことができる。
陥検出カウント処理を用いて上限リミットレベル以下の
画素数が０でなく、下限リミットレベル以下の画素数が
０となるまで、又は下限リミットレベル以上の画素数が
０でなく、上限リミットレベル上下の画素数が０となる
まで、基板電圧ＶSUB を変化させることにより、オーバ
ーフロー光量時の出力最小値又は出力最大値が上・下限
リミットレベルで規定される設定範囲内に入るように基
板電圧ＶSUB を設定できる。この際、計算に時間がかか
る最小値又は最大値の演算処理を使わずに済むので、基
板電圧ＶSUB の設定処理を高速にて行うことができる。
【０００８】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図２は、例えばインターライン転送方式の
ＣＣＤイメージャに適用された本発明の一実施例を示す
構成図である。図において、画素単位で２次元配列され
て入射光を信号電荷に変換して蓄積する複数個のフォト
センサ１と、これらフォトセンサ１の垂直列毎に配され
かつ読出しゲート２を介して読み出された信号電荷を垂
直転送する垂直シフトレジスタ３とによって撮像領域４
が構成されている。垂直シフトレジスタ３に読み出され
た信号電荷は、１水平期間の周期で水平シフトレジスタ
５へ転送される。
に説明する。図２は、例えばインターライン転送方式の
ＣＣＤイメージャに適用された本発明の一実施例を示す
構成図である。図において、画素単位で２次元配列され
て入射光を信号電荷に変換して蓄積する複数個のフォト
センサ１と、これらフォトセンサ１の垂直列毎に配され
かつ読出しゲート２を介して読み出された信号電荷を垂
直転送する垂直シフトレジスタ３とによって撮像領域４
が構成されている。垂直シフトレジスタ３に読み出され
た信号電荷は、１水平期間の周期で水平シフトレジスタ
５へ転送される。
【０００９】水平シフトレジスタ５は、垂直シフトレジ
スタ３から転送された１走査線分の信号電荷を水平転送
する。水平シフトレジスタ５の出力端には電荷検出部６
が配されており、この電荷検出部６は水平シフトレジス
タ５によって転送されてきた信号電荷を検出して電圧信
号に変換し、個々のフォトセンサ１に対応する画素信号
を時系列的に出力する。この時系列的に出力される画素
信号は基板電圧設定回路７に供給される。
スタ３から転送された１走査線分の信号電荷を水平転送
する。水平シフトレジスタ５の出力端には電荷検出部６
が配されており、この電荷検出部６は水平シフトレジス
タ５によって転送されてきた信号電荷を検出して電圧信
号に変換し、個々のフォトセンサ１に対応する画素信号
を時系列的に出力する。この時系列的に出力される画素
信号は基板電圧設定回路７に供給される。
【００１０】基板電圧設定回路７は、例えばマイクロコ
ンピュータからなり、点欠陥検出カウント処理を用いた
高速アルゴリズムにより、ＣＣＤイメージャの例えばＮ
型基板とＰウェルとの間に印加される基板電圧Ｖ
SUB が、ある設定範囲内に入るように設定する。すなわ
ち、上限および下限の各リミットレベルＱＳmax ，ＱＳ
min を設定し、画素単位で出力レベルが各リミットレベ
ルＱＳmax ，ＱＳmin を超えるかを判定して超える画素
数を検出し、その検出結果に応じて基板電圧ＶSUB を設
定するのである。
ンピュータからなり、点欠陥検出カウント処理を用いた
高速アルゴリズムにより、ＣＣＤイメージャの例えばＮ
型基板とＰウェルとの間に印加される基板電圧Ｖ
SUB が、ある設定範囲内に入るように設定する。すなわ
ち、上限および下限の各リミットレベルＱＳmax ，ＱＳ
min を設定し、画素単位で出力レベルが各リミットレベ
ルＱＳmax ，ＱＳmin を超えるかを判定して超える画素
数を検出し、その検出結果に応じて基板電圧ＶSUB を設
定するのである。
【００１１】次に、基板電圧設定回路７における基板電
圧ＶSUB の設定の際の処理手順につき、図１のフローチ
ャートにしたがって説明する。先ず、電荷検出部６から
時系列的に出力される画素信号レベルが上限リミットレ
ベルＱＳmax 以下となる画素数をカウントし（ステップ
Ｓ１１）、次いでこのカウント値ＰＣＮＴ１が０である
か否かを判定する（ステップＳ１２）。ＰＣＮＴ１＝０
であれば、基板電圧ＶSUB を上昇させ（ステップＳ１
３）、ＰＣＮＴ１≠０であれば、画素信号レベルが下限
リミットレベルＱＳmin 以下となる画素数をカウントす
る（ステップＳ１４）。続いて、このカウント値ＰＣＮ
Ｔ２が０であるか否かを判定し（ステップＳ１５）、Ｐ
ＣＮＴ２≠０であれば、基板電圧ＶSUB を降下させ（ス
テップＳ１６）、ＰＣＮＴ２＝０であれば、基板電圧設
定のための一連の処理を終了する。
圧ＶSUB の設定の際の処理手順につき、図１のフローチ
ャートにしたがって説明する。先ず、電荷検出部６から
時系列的に出力される画素信号レベルが上限リミットレ
ベルＱＳmax 以下となる画素数をカウントし（ステップ
Ｓ１１）、次いでこのカウント値ＰＣＮＴ１が０である
か否かを判定する（ステップＳ１２）。ＰＣＮＴ１＝０
であれば、基板電圧ＶSUB を上昇させ（ステップＳ１
３）、ＰＣＮＴ１≠０であれば、画素信号レベルが下限
リミットレベルＱＳmin 以下となる画素数をカウントす
る（ステップＳ１４）。続いて、このカウント値ＰＣＮ
Ｔ２が０であるか否かを判定し（ステップＳ１５）、Ｐ
ＣＮＴ２≠０であれば、基板電圧ＶSUB を降下させ（ス
テップＳ１６）、ＰＣＮＴ２＝０であれば、基板電圧設
定のための一連の処理を終了する。
【００１２】その具体例を、図３に基づいて説明する。
もし、上限リミットレベルＱＳmax よりも、調整量の最
小値ＱＳが大きい場合には（波形Ａ）、上限リミットレ
ベルＱＳmax 以下の画素数および下限リミットレベルＱ
Ｓmin 以下の画素数が共に０となるので、基板電圧Ｖ
SUB を上昇させることにより、調整量の最小値ＱＳが下
がる。逆に、下限リミットレベルＱＳmin よりも調整量
の最小値ＱＳが小さい場合には（波形Ｃ）、上限リミッ
トレベルＱＳmax 以下の画素数および下限リミットレベ
ルＱＳmin 以下の画素数が共に０でなくなるので、基板
電圧ＶSUB を降下させることにより、最小値ＱＳが上が
る。一方、調整量の最小値ＱＳが丁度設定範囲内に入っ
ている場合には（波形Ｂ）、上限リミットレベルＱＳ
max 以下の画素数が０でなく、下限リミットレベルＱＳ
min 以下の画素数が０となり、これにより基板電圧Ｖ
SUB の設定が完了し、処理ループを抜ける。
もし、上限リミットレベルＱＳmax よりも、調整量の最
小値ＱＳが大きい場合には（波形Ａ）、上限リミットレ
ベルＱＳmax 以下の画素数および下限リミットレベルＱ
Ｓmin 以下の画素数が共に０となるので、基板電圧Ｖ
SUB を上昇させることにより、調整量の最小値ＱＳが下
がる。逆に、下限リミットレベルＱＳmin よりも調整量
の最小値ＱＳが小さい場合には（波形Ｃ）、上限リミッ
トレベルＱＳmax 以下の画素数および下限リミットレベ
ルＱＳmin 以下の画素数が共に０でなくなるので、基板
電圧ＶSUB を降下させることにより、最小値ＱＳが上が
る。一方、調整量の最小値ＱＳが丁度設定範囲内に入っ
ている場合には（波形Ｂ）、上限リミットレベルＱＳ
max 以下の画素数が０でなく、下限リミットレベルＱＳ
min 以下の画素数が０となり、これにより基板電圧Ｖ
SUB の設定が完了し、処理ループを抜ける。
【００１３】このように、点欠陥検出カウント処理を用
いて上限リミットレベルＱＳmax 以下の画素数が０でな
く、下限リミットレベルＱＳmin 以下の画素数が０とな
るまで、基板電圧ＶSUB を変化させることにより、計算
に時間がかかる最小値演算処理を使わずに、１画面中の
出力最小値ＱＳを設定範囲内（ＱＳmax 〜ＱＳmin ）に
設定することが可能となる。
いて上限リミットレベルＱＳmax 以下の画素数が０でな
く、下限リミットレベルＱＳmin 以下の画素数が０とな
るまで、基板電圧ＶSUB を変化させることにより、計算
に時間がかかる最小値演算処理を使わずに、１画面中の
出力最小値ＱＳを設定範囲内（ＱＳmax 〜ＱＳmin ）に
設定することが可能となる。
【００１４】なお、上記実施例では、１画面中の最小値
がある設定範囲内に入るように設定する場合について説
明したが、１画面中の最大値がある設定範囲内に入るよ
うに設定する場合に対しても、上、下限リミットレベル
以上の画素数をカウントするように変更するだけで容易
に対応可能である。すなわち、下限リミットレベル以上
の画素数が０でなく、上限リミットレベル上下の画素数
が０となるまで、基板電圧Ｖ SUB を変化させるようにす
れば良い。
がある設定範囲内に入るように設定する場合について説
明したが、１画面中の最大値がある設定範囲内に入るよ
うに設定する場合に対しても、上、下限リミットレベル
以上の画素数をカウントするように変更するだけで容易
に対応可能である。すなわち、下限リミットレベル以上
の画素数が０でなく、上限リミットレベル上下の画素数
が０となるまで、基板電圧Ｖ SUB を変化させるようにす
れば良い。
【００１５】また、本発明による基板電圧設定方法を用
いれば、図４に示すように、可変量に対し調整量が単調
増加又は減少する事象の最大値（又は最小値）を調整す
る場合に応用することが可能である。なお、変化カーブ
には依存しない。
いれば、図４に示すように、可変量に対し調整量が単調
増加又は減少する事象の最大値（又は最小値）を調整す
る場合に応用することが可能である。なお、変化カーブ
には依存しない。
【００１６】
【発明の効果】以上説明したように、本発明によれば、
点欠陥検出カウント処理を用いて上限リミットレベル以
下の画素数が０でなく、下限リミットレベル以下の画素
数が０となるまで、又は下限リミットレベル以上の画素
数が０でなく、上限リミットレベル上下の画素数が０と
なるまで、基板電圧ＶSUB を変化させるようにしたこと
により、計算に時間がかかる最小値又は最大値の演算処
理を使わずに、オーバーフロー光量時の出力最小値又は
出力最大値が設定範囲内に入るように基板電圧ＶSUB を
設定でき、しかも点欠陥検出カウント処理が非常に高速
であるため、基板電圧ＶSUB の設定処理を高速にて行う
ことができ、大幅な時間短縮が可能となる効果がある。
点欠陥検出カウント処理を用いて上限リミットレベル以
下の画素数が０でなく、下限リミットレベル以下の画素
数が０となるまで、又は下限リミットレベル以上の画素
数が０でなく、上限リミットレベル上下の画素数が０と
なるまで、基板電圧ＶSUB を変化させるようにしたこと
により、計算に時間がかかる最小値又は最大値の演算処
理を使わずに、オーバーフロー光量時の出力最小値又は
出力最大値が設定範囲内に入るように基板電圧ＶSUB を
設定でき、しかも点欠陥検出カウント処理が非常に高速
であるため、基板電圧ＶSUB の設定処理を高速にて行う
ことができ、大幅な時間短縮が可能となる効果がある。
【図１】本発明による基板電圧設定方法の処理手順を示
すフローチャートである。
すフローチャートである。
【図２】本発明による基板電圧設定方法が適用される装
置の一例の構成図である。
置の一例の構成図である。
【図３】上・下限リミットレベルに対する各信号Ａ〜Ｃ
の関係を波形図である。
の関係を波形図である。
【図４】出力最小値ＱＳと基板電圧ＶSUB の関係を示す
特性図である。
特性図である。
【図５】上・下限リミットレベルに対するＣＣＤ出力の
波形図である。
波形図である。
【図６】従来例の処理手順を示すフローチャートであ
る。
る。
１ フォトセンサ ３ 垂直シフトレジスタ ４ 撮像領域 ５ 水平シフトレジスタ ６ 電荷検出部 ７ 基板電圧設定回路
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/30 - 5/335
Claims (1)
- 【請求項１】 オーバーフロー光量時の出力最小値又は
出力最大値が設定範囲内に入るように半導体基板の基板
電圧を設定する固体撮像素子の製造方法であって、 前記固体撮像素子から導出される画素信号レベルが前記
設定範囲を規定する上限リミットレベル以下となる画素
数又は前記設定範囲を規定する下限リミットレベル以上
となる画素数をカウントする第１の工程と、 前記第１の工程によるカウント値が０であるか否かを判
定する第２の工程と、 前記第２の工程においてカウント値が０と判定された場
合に前記基板電圧を上昇又は下降させる第３の工程と、 前記第２の工程においてカウント値が０でないと判定さ
れた場合に前記画素信号レベルが前記下限リミットレベ
ル以下となる画素数又は前記上限リミットレベル以上と
なる画素数をカウントする第４の工程と、 前記第４の工程におけるカウント値が０でない場合に前
記基板電圧を降下又は上昇させる第５の工程とを経て固
体撮像素子の基板電圧を設定することを特徴とする固体
撮像素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3289126A JP3000756B2 (ja) | 1991-10-07 | 1991-10-07 | 固体撮像素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3289126A JP3000756B2 (ja) | 1991-10-07 | 1991-10-07 | 固体撮像素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05103273A JPH05103273A (ja) | 1993-04-23 |
| JP3000756B2 true JP3000756B2 (ja) | 2000-01-17 |
Family
ID=17739104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3289126A Expired - Fee Related JP3000756B2 (ja) | 1991-10-07 | 1991-10-07 | 固体撮像素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3000756B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4184930B2 (ja) | 2003-11-19 | 2008-11-19 | 株式会社リコー | 撮像装置および撮像方法および記録媒体 |
-
1991
- 1991-10-07 JP JP3289126A patent/JP3000756B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05103273A (ja) | 1993-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6275259B1 (en) | Digital automatic gain control circuit for image system | |
| KR100955637B1 (ko) | 고체 촬상 소자 및 암전류 성분 제거 방법 | |
| US20090166515A1 (en) | Multi-point correlated sampling for image sensors | |
| CN212969863U (zh) | 图像传感器 | |
| US7277128B2 (en) | Image-sensing device having a plurality of output channels | |
| US5659359A (en) | Image sensing system with electronic shutter and equal field exposure times in frame readout mode | |
| US5144444A (en) | Method and apparatus for improving the output response of an electronic imaging system | |
| JP3015246B2 (ja) | 固体撮像装置 | |
| JP2001024948A (ja) | 固体撮像装置及びそれを用いた撮像システム | |
| US6686962B1 (en) | Imaging apparatus that reads out an electrical charge from a part of its plurality of photoelectrical conversion elements | |
| JP3000756B2 (ja) | 固体撮像素子の製造方法 | |
| JPH02101878A (ja) | 固体撮像装置 | |
| US6947077B1 (en) | Fast and accurate adjustment of gain and exposure time for image sensors | |
| JP4672933B2 (ja) | 撮像装置 | |
| US20030122948A1 (en) | Solid-state image capturing device and imaging apparatus using the same | |
| JP2004080189A (ja) | 固体撮像素子の信号処理装置及び信号処理方法 | |
| JP3864409B2 (ja) | 撮像装置及び撮像結果の処理方法 | |
| JP2680880B2 (ja) | 固体撮像装置 | |
| JP3158702B2 (ja) | ビデオカメラのアイリス制御方法とビデオカメラの電子アイリス制御回路 | |
| US6667470B2 (en) | Solid-state electronic image sensing device and method of controlling operation of same | |
| JP3984045B2 (ja) | 撮像装置およびその制御方法 | |
| JPH05260391A (ja) | 固体撮像装置 | |
| JPH0446503B2 (ja) | ||
| JPS61274475A (ja) | 電子スチルカメラ | |
| JPH11346334A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |