JP2995235B2 - 効果付加装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、電子楽器等から発生される楽音信号に対し
て変調効果を付加する効果付加装置に係り、詳細には、
LFO（Low Frequency Oscillator:低周波発振器）により
遅延時間を変化させることができる効果付加装置に関す
る。

［従来の技術］ 従来、トレモロやコーラス、ビブラートといったモジ
ュレーション関連の効果付加装置としては、LFOとVCA
（Voltage Controlled Amplifier）やBBD（Bucket Brig
ade Device）などのアナログ回路を用いて実現されてい
た。また、近年デジタルによる信号処理技術も高まりメ
モリやDSPを用いたものが多くなってきつつある。例え
ば、そのような従来の変調効果装置としては、特開昭58
−108583号公報に記載されたものがある。この変調効果
装置は、所望の変調効果に対応して時間変化する変調情
報を発生する変調情報発生手段と、所定速度で時間変化
するアドレス情報を発生するアドレスカウンタとを設
け、ディジタル符号化された楽音信号を上記アドレス情
報によって指定されるアドレスに順次時系列的に記憶さ
せるとともに、この時系列の楽音信号のうち上記アドレ
ス情報と変調情報との減算値で示されるアドレスから過
去に記憶された楽音信号を読出し、この読出し楽音信号
を上記変調情報に関連して位相または周波数変調された
信号として出力するようにすることにより、第20図に示
すように、現在時刻ｔのアドレス信号AWによって指定さ
れるアドレスｎより情報AOFで示される値だけ離れたア
ドレス「AW−AOF」を中心に情報MD′で示される値だけ
変動するアドレス情報ARが形成されることになる。すな
わち、アドレス情報AWを情報AOFとMD′とにより変調し
て楽音信号読出し用のアドレス信号ARとして出力するよ
うにしている。

［発明が解決しようとする課題］ しかしながら、このような従来の効果付加装置にあっ
ては、入力信号をメモリに順次書き込み、さらに順次読
出し、この書き込み、読出しアドレスの差に応じた遅延
効果を得る構成となっているため、読出しアドレスを変
調する場合、この読出しアドレスが、書き込みアドレス
を越えないようにしなければならない。例えば、従来の
書き込みアドレスと変調された読出しアドレスの相対関
係を第21図に示すように一定以上変調すると、同図一点
鎖線に示すように読出しアドレスが書き込みアドレスWA
を超えてしまう。このため無変調時の遅延時間DTにより
変調の深さの最大値を制限しなければならないという問
題点があった。

そこで本発明は、無変調時の遅延時間により変調の深
さの最大値を制限する必要のない効果付加装置を提供す
ることを目的としている。

［課題を解決するための手段］ 本発明による効果付加装置は上記目的達成のため、変
調効果を付加すべき信号が入力可能な入力手段と、所定
の低周波信号を発生する低周波発生手段と、一定周期で
カウントを行なうサンプリングカウンタ手段と、このサ
ンプリングカウンタ手段のカウント出力から、遅延時間
に相当する一定値を減ずる減算手段と、この減算手段か
らのカウント出力と前記低周波発生手段からの低周波信
号とを加算する加算手段と、メモリ手段と、前記サンプ
リングカウンタ手段からのカウント出力を書込みアドレ
スとして順次前記入力手段からの入力信号を前記メモリ
手段に書込むとともに、前記加算手段からの出力を読み
出しアドレスとして書込まれた入力信号を前記メモリ手
段から読み出すことにより、前記入力手段に入力された
入力信号を変調する変調手段と、を備えた効果付加装置
において、前記低周波発生手段が、特定周期で正又は負
側に変化する波形信号データを出力する発振手段と、こ
の発振手段からの波形信号データに最大波高値に対応す
る第１のオフセットデータを加算するオフセット加算手
段と、このオフセット加算手段により第１のオフセット
データが加算された波形信号データに所定の倍率に対応
しかつ前記波形信号データを反転させる第２のオフセッ
トデータを乗算するオフセット乗算手段と、このオフセ
ット乗算手段に供給される第２のオフセットデータを可
変する可変手段とを備えている。

［作用］ 本発明の作用は次のとおりである。

発振手段からの０を中心として特定周期で正又は負側
に変化する波形信号データに最大波高値に対応する第１
のオフセットデータが加算され、第１のオフセットデー
タが加算された波形信号データに所定の倍率に対応しか
つ波形信号データを反転させる第２のオフセットデータ
が乗算されて変調手段に供給される。この場合、供給さ
れるオフセットデータは外部操作に対応して適当な値の
ものが供給される。

従って、変調の深さに対応するパラメータを増加させ
た場合には、変調時間は無変調時の遅延時間より遅延時
間が長くなる方向にのみ遅延時間が変調されるようにな
り、読み出しアドレスが書き込みアドレスを超えてしま
う事態が防止される。その結果、無変調の遅延時間によ
り変調の深さの最大値を制限しなくてもよい効果付加装
置が実現される。

［実施例］ 以下、本発明を図面に基づいて説明する。

第１図〜第19図は本発明に係る効果付加装置の一実施
例を示す図である。

まず、構成を説明する。第１図はLFOを有する効果付
加装置１の全体構成を示す図であり、この図において、
11はシステム全体の制御、並びに後述する各種の情報処
理（パラメータ設定処理）を伴うCPUであり、CPU11はRO
M12に格納されているマイクロプログラムに従って効果
付加装置１の各種の動作を制御する。CPU11には、内部
バスを介してCPU11用のプログラムや所定の固定データ
を記憶するROM12、演算に使用するデータや演算結果等
を一時的に記憶するワーク用RAM13、効果付加機能を実
行するDSP（ディジタル信号処理プロセッサ:Digital Si
gnal Processor）14、楽音信号に変調効果を付加する変
調効果を設定するスイッチ等からなる操作子15がそれぞ
れ接続されている。

また、効果付加のための各種係数（GF,G,−FMD,DT）
は後述する第２図に示す係数RAM20に記憶されている。

CPU11は、操作子15からの入力により係数RAM20（後
述）から効果付加のための各種係数を読み出してDSP14
に供給する。

DSP14には、A/D変換器16を介して楽音信号が入力さ
れ、DSP14はA/D変換器16によりディジタル信号に変換さ
れた楽音信号を効果付加のための係数を記憶した係数RA
M20を使用してDSP動作プログラム（第12図〜第17図）を
実行することにより入力された楽音信号に効果付加を行
ない、効果付加された信号をD/A変換器17でD/A変換して
右チャンネル（Rch）および左チャンネル（Lch）出力す
る。

第２図は効果付加装置１の全体動作を示す機能ブロッ
ク図である。この図において、20は効果付加のための各
種係数（GF,G,−FMD,DT）を記憶手段する係数RAMであ
り、係数RAM20に記憶された係数GF,G,−FMD,DTは、CPU1
1により読み出され図示しない内部バスを介して後述す
る各部の回路に供給される。また、21はLFOとして三角
波を発生する三角波ジェネレータであり、三角波ジェネ
レータ21は発生する波形の周期を設定する三角波ジェネ
レータ用パラメータGFを基に低周波の三角波を発生し、
発生した三角波は後段に設けられたローパスフィルタ
（LPF）22に入力される。ここで、発生させる波形とし
ては三角波又は矩形波といったハードウェア又は演算器
等で簡単に発生できる波形が有利である。なお、本実施
例ではLFOによる発振波形として三角波を発生するもの
を用いているが、倍音成分の多い波形（例えば、鋸歯状
波、矩形波）であればどのようなものでもよい。この三
角波ジェネレータ21の具体的構成については第４図及び
第３図で後述する。

三角波ジェネレータ21の出力側には、三角波ジェネレ
ータ21で発生した波形（三角波）の高調波成分をカット
するローパスフィルタ（LPF）22が設けられており、ロ
ーパスフィルタ（LPF）22はカットオフ周波数に対応す
るLPF用係数Ｇに基づいて三角波の高周波成分を所定の
カットオフ周波数により所定のゲインでカットする。こ
れにより、三角波ジェネレータ21の出力波形（第３図
（Ａ）参照）は、第３図（Ｂ）に示すように高周波成分
がカットされ正弦波に近い波形となる。また、このロー
パスフィルタ（LPF）22のカットオフ周波数は、CPU21に
よって係数RAM20から読み出されて与えられる係数Ｇに
よって任意に変更可能であり、従って、三角波ジェネレ
ータ21からの出力波形は三角波から正弦波（完全な正弦
波とはならないが正弦波と殆ど同様の効果を得ることが
できる。以下、単に正弦波という。）へと連続した任意
の波形を選ぶことができる。

ローパスフィルタ（LPF）22の出力Ｗ（_SIN）は加算器
23,24及び乗算器25,26からなる反転・シフト回路27に入
力される。反転・シフト回路27は、アドレスを読み出す
場合の振幅を大きくとることによって変調の深さを上げ
ても読み出しアドレスが書き込みアドレスを越えないよ
うにするための回路であり、この反転・シフト回路27の
加算器23,24にはワークメモリ（Ｗ）74（後述）から読
み出されたシフト定数Ｗ（0.5）が入力され、演算器25,
26には係数RAM20から読み出された変調パラメータ−FMD
が入力される。ここで、出力信号Ｗ（_SIN）は、右チャ
ンネル（Rch）、左チャンネル（Lch）それぞれに変調効
果を付加するために加算器23,24に分けて入力され、こ
の加算器23,24は、入力された正弦波Ｗ（_SIN）にアドレ
スのオフセットに対応するシフト定数Ｗ（0.5）を加算
し、その加算出力を乗算器25,26に出力する。乗算器25,
26は、所望の変調効果における変調深さを制御するため
に設けられているもので、所定のオフセットデータが加
算されてシフトされた信号波形に、変調深さに対応する
変調パラメータ（モジュレーションデプス）−FMDを乗
算し（符号がマイナスであるため信号波形は反転され
る）、その乗算結果を各々あるビットから上位は整数部
として加算器28,29に与え、下位ビットは小数部として
後述する補間回路38,42に与える。この乗算器25,26の出
力は第３図（Ｃ）で示される。なお、第３図（Ｃ）破線
に示す波形はFMDが１以下の場合の乗算器25,26の出力を
示している。第３図（Ｃ）に示すように（LPF）27の出
力は遅延時間が長くなる方向に反転・シフトされた後に
変調の深さがかかるように変えられているので、変調の
深さをいかなる程度にしても読み出しアドレスが書き込
みアドレスを越えることはない。従って、遅延時間によ
って変調の深さに制限が設けられることはなく、より自
由度の高い効果を付加することができる。

サンプリングカウンタ（SC）30は、サンプリングサイ
クル毎にカウントアップするカウンタであり、サンプリ
ングカウンタ（SC）30の出力は後述するメモリ34のサン
プリングカウンタ（SC）入力端子WAに入力されるととも
に、加算器31に入力され、加算器31でディレイタイム
（書き込んでから読み出すまでの時間差）に対応するパ
ラメータDTが加算される。この加算結果は前記加算器2
8,29に入力され、加算器28,29で前記乗算器25,26による
乗算結果の整数部に各々加算されて加算器32,33に入力
される一方、リードアドレスRAR0,RAL0としてメモリ34
に入力される。加算器32,33は加算器28,29で加算された
データに１を加算するインクリメントを行ない、インク
リメントしたデータはリードアドレスRAR1,RAL1として
メモリ34に入力される。

変調効果を付加すべき（ビブラートをかけるべき）入
力楽音信号PIはメモリ34の入力端子INに供給され、サン
プリングカウンタ（SC）30の出力WAに従ってアドレスが
決定されWAで示されるアドレスに順次書き込まれる。そ
して、入力楽音信号はリードアドレスRAR0,RAR1,RAL0,R
AL1がアドレスWAと等しくなるまでの時間遅延された後
に読み出される。これにより、メモリ34からは入力楽音
信号を周波数変調したものと等価な楽音信号が出力され
ることになる。リードアドレスRAR0,RAR1,RAL0,RAL1で
メモリ34の対応する出力端子OR0,OR1,OL0,OL1から読み
出されたデータは加算器35,36及び乗算器37からなるＲ
チャンネル補間回路38と、加算器39,40及び乗算器41か
らなるＬチャンネル補間回路42に各々出力される。補間
回路38,42はサンプリング周期の間がアドレス指定され
たときメモリ34から読み出されたデータを直接補間して
出力するためのもので、具体的には、リードアドレスRA
R0で読み出された出力OR0とその次のリードアドレスRAR
1で読み出された出力OR1とを加算器35に入力し、加算器
35で出力OR1から出力OR0を減算した後乗算器37に出力
し、乗算器37でこの減算値に前記反転・シフト回路27か
らの低周波信号（正弦波Ｗ（_SIN））の小数部RARDを乗
算し、この乗算値に加算器36で出力OR0を加算すること
によって行なう。左チャンネル（Lch）の補間回路42に
ついても同様である。補間回路38,42の出力はさらに加
算器43,44に入力され、加算器43,44で各々入力楽音信号
PIの原音に加算されコーラス効果を付加されて出力され
る。

第４図は、第２図の三角波ジェネレータ21の一例を示
すブロック図である。第４図（Ａ）において、三角波ジ
ェネレータ21は、レジスタＷ（_SAW）51と、このレジス
タＷ（_SAW）51の出力にワークメモリ（Ｗ）74（後述）
から読み出したレートＷ（RAT）を加算しレジスタＷ（
_SAW）51の入力側に帰還させる加算器52と、レジスタＷ
（_SAW）51及び加算器52からなるループにより生じたの
こぎり波出力が入力され、該入力信号にワークメモリ
（Ｗ）74から読み出した所定のシフト定数Ｗ（0.5）を
加算する加算器53とから構成されている。加算器53でシ
フト定数Ｗ（0.5）が加算されることによって三角波ジ
ェネレータ21からは三角波Ｗ（TRI）が出力される。

第５図は、第２図のローパスフィルタ（LPF）22の一
例を示すブロック図である。第５図において、ローパス
フィルタ（LPF）22は、遅延素子61と、入力された三角
波Ｗ（TRI）にLPF用係数（１−Ｇ）を乗算する乗算器62
と、遅延素子61の出力にLPF用係数Ｇを乗算する乗算器6
3と、乗算器62の出力と乗算器63の出力を加算し正弦波
近似の出力波形Ｗ（_SIN）を出力する加算器64とにより
構成されている。

また、第６図は、第２図の反転・シフト回路27の部分
を抽出したブロック図であり、反転・シフト回路27は、
ローパスフィルタ（LPF）22により高調波成分が除去さ
れ正弦波近似の波形Ｗ（_SIN）が入力され、この波形Ｗ
（_SIN）にシフト定数Ｗ（0.5）を加算する前記加算器2
3,24と、加算器23,24の出力に変調の深さを決めるモジ
ュレーションデプス（−FM）を乗算して右チャンネル用
LFOデータＷ（RAR）及び左チャンネル用LFOデータＷ（R
AL）として出力する前記乗算器25,26とにより構成され
ている。

第７図はDSP14の内部構成を示す図である。

同図において、プログラムメモリ71は所定のプログラ
ムを格納するメモリであり、CPU11からの指示に従って
所定の動作プログラムを制御回路72に出力する。また、
プログラムメモリ71には図示しないアドレスカウンタが
接続されており、プログラムメモリ71はこのアドレスカ
ウンタのアドレス指定により順次プログラム内容を制御
回路72に供給する。制御回路72は、プログラムメモリ71
の出力内容により、後述する各レジスタ、メモリ間のデ
ータ転送及び演算、各ゲートやラッチを開閉制御するた
めの各種制御信号及びサンプリングカウンタ（SC）出力
を出力し所望の信号処理動作を実行する。

係数メモリ（Ｐ）73は、後述する第８図に示すように
三角波発生、LPF出力、反転・シフト実現のための各種
係数GF,G,1−G,−FMDを格納するレジスタであり、かか
る係数GF,G,1−G,−FMDはCPU11が前記係数RAM20から読
み出してDSP14内の係数メモリ（Ｐ）73に与える。ワー
クメモリ（Ｗ）74は、後述する第９図に示すようにDSP1
4内で作成される波形信号等を一時的に退避させておく
ワーク用メモリである。また、遅延オフセットメモリ
（Ｔ）75は、後述する第10図に示すように入力信号デー
タメモリ34への書き込みの際の遅延時間のオフセット値
−DT,−DT＋１を格納するレジスタであり、かかる係数D
TはCPU11が前記係数RAM20から読み出してDSP14内の遅延
オフセットメモリ（Ｔ）75に与える。

入力レジスタ（PI）76は、図示しない音源等からのデ
ィジタル入力信号データを格納し、内部バス77を介して
各部へ供給する。

前記係数メモリ（Ｐ）73、ワークメモリ（Ｗ）74の出
力及び入力レジスタ（PI）76の出力は後述する各レジス
タからの出力とともにゲート78〜81のゲート端子に入力
され、ゲート78〜81からの出力はレジスタ（M0）82,（M
1）83,（A0）84,（A1）85に入力される。レジスタ（M
0）82,（M1）83は乗算器86に供給する演算途中のデータ
を格納し、レジスタ（A0）84,（A1）85は加減算器87に
供給する演算途中のデータを格納する。また、レジスタ
（M1）83の出力及び後述するレジスタ（SR）94の出力は
ゲート88を介して乗算器86に入力されるとともに、レジ
スタ（A0）84の出力及び後述するレジスタ（MR）91の出
力はゲート89を介して加減算器87に入力され、レジスタ
（A1）85の出力及び後述するレジスタ（AR）92の出力は
ゲート90を介して加減算器87に入力される。前記乗算器
86の乗算結果はレジスタ（MR）91に格納され、レジスタ
（MR）91の出力はゲート79及びゲート89に供給される。
また、前記加減算器87の演算結果はレジスタ（AR）92に
格納され、レジスタ（AR）92の出力はゲート90に供給さ
れるとともに、オーバフローを防止するためのクリッパ
回路93を介してレジスタ（SR）94に供給される。レジス
タ（SR）94の出力はゲート88に供給され、また、ある１
音についての処理の演算結果として内部バス77を介して
ワークメモリ（Ｗ）74に供給される。

上記演算結果がワークメモリ（Ｗ）74に記憶され一連
の処理が終了するとワークメモリ（Ｗ）74に記憶された
データは出力レジスタ（OR）95に転送され、該出力レジ
スタ（OR）95は転送されたデータを後段の装置に出力す
る。

一方、前記レジスタ（AR）92の出力はレジスタ（LF）
96に入力され、遅延オフセットメモリ（Ｔ）75の出力は
レジスタ（TR）97に入力される。レジスタ（AR）92の出
力及びレジスタ（LF）96の出力はゲート98を介して加算
器100に入力され、また、サンプリングカウンタ（SC）3
0の出力は後述するレジスタ101からの出力とともにゲー
ト99を介して加算器100に入力される。加算器100の演算
結果はレジスタ101に格納されるとともに、レジスタ（E
A）102に入力され、サンプリングカウンタ（SC）30の出
力が格納されたレジスタ（EA）102の値はアドレスとし
遅延用メモリ（Ｅ）104に与えられる。前記入力レジス
タ（PI）76に格納された加工すべき入力楽音信号は内部
バス77を介してレジスタ（EO）103に供給され、レジス
タ（EO）103の出力は遅延用メモリ（Ｅ）104に供給され
る。アドレスの差値により所定の遅延分がかかって変調
された遅延用メモリ（Ｅ）104からの出力はレジスタ（E
I）105に出力される。

そして、変調効果が付加され、上記レジスタ（EI）10
5に格納された楽音信号データは、内部バス77を介して
例えばレジスタ（A0）84,（A1）85に転送され、ここで
後述する第17図の処理動作に従ってＲチャンネル（Ｌチ
ャンネル）処理される。

第８図は係数メモリ（Ｐ）73の内部構成を示す図であ
り、アドレス０に低周波発振の周期に対応する三角波ジ
ェネレータ用パラメータGF、アドレス１にローパスフィ
ルタ（LPF）の波形を変えるパラメータに対応するLPF用
係数Ｇ、アドレス２にローパスフィルタ（LPF）の波形
を変えるパラメータに対応するLPF用係数（１−Ｇ）、
アドレス３に周波数変調の深さに対応する変調情報（モ
ジュレーションデプス）（−FMD）をそれぞれ記憶す
る。この係数メモリ（Ｐ）73に格納される係数GF,F,1−
G,−FMDはCPU11が係数RAM20から読み出してきてDSP14の
係数メモリ73に与えるものである。

第９図は演算途中の信号を一時的に格納しておくワー
クメモリ（Ｗ）74の内部構成を示す図であり、アドレス
０に三角波ジェネレータ21出力に対応するTRI、アドレ
ス１にLPF出力に対応するSIN、アドレス２にシフト定数
に対応する係数0.5、アドレス３に右チャンネル用LFOデ
ータの内容に対応するRAR、アドレス４に左チャンネル
用LFOデータの内容に対応するRFL、アドレス５に入力信
号データバッファの内容に対応するIN、アドレス６に右
チャンネル出力に対応するROT、アドレス７に左チャン
ネル出力に対応するLOT、アドレス８にのこぎり波デー
タの内容に対応するSAW、アドレス９にレートに対応す
る値RATをそれぞれ記憶する。

第10図は、第７図の遅延オフセットメモリ（Ｔ）75の
内部構成を示す図であり、アドレス０に書き込んでから
読み出すまでの時間差に対応するディレイタイムオフセ
ット（−DT）、アドレス１に書き込んでから読み出すま
での時間差に対応するディレイタイムオフセット（−DT
＋１）をそれぞれ記憶する。

次に、本実施例の動作を説明する。

CPU11におけるパラメータ設定処理 第11図は係数RAM20から各係数を読み込んでDSP14に係
数GF,G,FMD,DTを設定する処理を示すフローチャートで
あり、本フローは所定の周期毎に割込み処理される。同
図中、符号Sn（ｎ＝1,2,‥‥）はフローの各ステップを
示している。

まず、ステップS1で操作子15のデータを入力し、ステ
ップS2で入力した操作子15のデータに変化があるか否か
を判別する。変化があるときはステップS3で操作子15に
よってどのパラメータを設定すべきかを判別し、変化が
ないときはそのまま処理を終える。操作子15入力によっ
てLFOの周期を変えるパラメータを設定すべきであると
判別したときにはステップS4で三角波ジェネレータ21用
パラメータGFを再設定して処理を終える。また、LFOを
変えるパラメータを設定すべきであると判別したときに
はステップS5でLPF用係数Ｇを再設定して処理を終え
る。LFOの変調の深さを変えるパラメータを設定すべき
であると判別したときはステップS6でモジュレーション
デプスFMDを再設定して処理を終える。一方、書き込ん
でから読み出すまでの遅延時間を設定すべきであると判
別したときはステップS7でディレイタイムオフセットDT
を再設定して処理を終える。

DSP14による処理動作 第12図はDSP14により構成された効果付加装置１の全
体の動作を示すフローチャートであり、本フローはDSP1
4のプログラムメモリ71に格納されているプログラムを
フローチャート表現にしたものである。本フローチャー
トによる処理動作を第７図に示したDSP14上で実行する
ことにより第２図に示す効果付加装置１が実現される。
なお、本フローの各ステップの具体的動作は第13図〜第
17図により後述する。

まず、ステップS11で低周波信号出力として三角波ジ
ェネレータ21により三角波を発生し、ステップS12で発
生した三角波をLPF22を通過させるLPFの演算を実行する
ことによって高調波成分をカットオフして正弦波近似の
波形信号Ｗ（_SIN）を求める。次いで、ステップS13で反
転・シフト回路27により波形信号Ｗ（_SIN）を反転・シ
フトして変調の深さをいかなる値にしても読み出しアド
レスが書き込みアドレスを超えないように処理し、ステ
ップS14で反転・シフト処理後の入力信号データをメモ
リ34へ書き込む書込動作を行なう。次いで、ステップS1
5で右チャンネル（Rch）について変調及び補間を行なう
Ｒチャンネル処理を行ない、ステップS16で左チャンネ
ル（Lch）について変調及び補間を行なうＬチャンネル
処理を行なって本フローの処理を終える。

第13図は、第２図の三角波ジェネレータ21を実現する
ための処理動作を示すものであり、本フローチャートは
前記第12図のステップS11に対応する処理である。本フ
ローチャートによる処理動作を第７図に示したDSP14上
で実行することにより第４図に示す三角波ジェネレータ
21が実現される。

まず、ステップS21でワークメモリ（Ｗ）74からのこ
ぎり波データSAWを読み出し、こののこぎり波データSAW
をレジスタ（A0）84にセットする（Ｗ（SAW）→A0）。
次いで、ステップS22でワークメモリ（Ｗ）74からレー
トに対応する値RATを読み出し、この値RATをレジスタ
（A1）85にセットする（Ｗ（RAT）→A1）。次いで、ス
テップS23でデータSAWがセットされたレジスタ（A0）84
の値とレートに対応する値RATがセットされたレジスタ
（A1）85の値とを加算し、この加算値をレジスタ（AR）
92にセットし（A0＋A1→AR）、このあとレジスタ（AR）
92の値をレジスタ（SR）94に移す（AR→SR）。そして、
ワークメモリ（Ｗ）74からシフト定数（0.5）を読み出
してレジスタ（A1）85にセットする（Ｗ（0.5）→A
1）。すなわち、第４図（Ａ）において、ワークメモリ
（Ｗ）74から読み出されたのこぎり波データＷ（SAW）
に所定のレートに対応する値Ｗ（RAT）を加算器52で加
算してのこぎり波を発生する処理に対応する（第４図
（Ｂ）参照）。次いで、ステップS24でレジスタ（SR）9
4に格納されている加算値が負か（SR＜０）否かを判別
し、加算値が負のときはステップS25に進む。ステップS
25では次回の処理のためにレジスタ（SR）94に格納され
ている加算値をワークメモリ（Ｗ）74内の所定記憶エリ
ア（SAW）に記憶し（SR→Ｗ（SAW））、シフト定数（0.
5）がセットされたレジスタ（A1）85の値からのこぎり
波データSAWがセットされたレジスタ（A0）84の値を減
算し、この減算値をレジスタ（MR）92にセットする（A1
−A0→AR）。そしてこのレジスタ（AR）92の値はレジス
タ（SR）94に移される（AR→SR）。すなわち、SR＜０の
ときは第３図（Ｂ）に示すように発生したのこぎり波が
負の値のときであるから、第４図（Ａ）において加算器
53によりシフト定数（0.5）から前記処理したのこぎり
波データを減算することによって第４図（Ｃ）（ア）に
示す部分の三角波を発生させる処理に対応する。

一方、ステップS24で加算値が正（SR≧０）のときは
ステップS26に進み、ステップS26で次回の処理のために
レジスタ（SR）94に格納されている加算値をワークメモ
リ（Ｗ）74内の所定記憶エリア（SAW）に記憶し（SR→
Ｗ（SAW））、シフト定数（0.5）がセットされたレジス
タ（A1）85の値にのこぎり波データSAWがセットされた
レジスタ（A0）84の値を加算し、この加算値をレジスタ
（AR）92にセットする（A1−A0→AR）。このレジスタ
（AR）92の値はレジスタ（SR）94に移される（AR→S
R）。すなわち、SR≧０のときは第４図（Ｂ）に示すよ
うに発生したのこぎり波が正の値のときであるから、第
４図（Ａ）において加算器53によりシフト定数（0.5）
に前記処理したのこぎり波データを加算することによっ
て単調増加させ第４図（Ｃ）（イ）に示す部分の三角波
を発生させる処理に対応する。

ステップS27では、前記ステップS25あるいはステップ
S26で演算された加減算値をワークメモリ（Ｗ）74内の
所定記憶エリア（TRI）に記憶して（SR→Ｗ（TRI））今
回の処理を終え、再び上記ステップS21に戻り、同様の
処理を１サンプリング周期毎に繰り返す。これにより、
DSP14は、１サンプリング周期毎に時分割で上記フロー
を実行することにより第３図（Ｃ）に示す三角波を発生
する三角波ジェネレータ21が実現できる。

第14図は、第２図のローパスフィルタ（LPF）22を実
現するための処理動作を示すものであり、本フローチャ
ートは前記第12図のステップS12に対応する処理であ
る。本フローチャートによる処理動作を第７図に示した
DSP14上で実行することにより第５図に示すローパスフ
ィルタ（LPF）22が実現される。第14図及び第５図中
〜は処理動作中の状態を説明するための符号である。

まず、ステップS31で係数メモリ（Ｐ）73からLPF用係
数（１−Ｇ）を読み出し、この係数（１−Ｇ）をレジス
タ（M0）82にセットする（Ｐ（１−Ｇ）→M0）ととも
に、ワークメモリ（Ｗ）74から前記第13図の処理によっ
て演算され格納された三角波データTRIを読み出してレ
ジスタ（M1）83にセットする（Ｗ（TRI）→M1）。次い
で、ステップS32で係数（１−Ｇ）がセットされたレジ
スタ（M0）82の値と三角波データTRIがセットされたレ
ジスタ（M1）83の値を乗算してその値をレジスタ（MR）
91にセットし（M0×M1→MR）、係数メモリ（Ｐ）73から
LFP用係数Ｇを読み出してレジスタ（M0）82にセットす
る（Ｐ（Ｇ）→M0）とともに、ワークメモリ（Ｗ）74か
ら前回のLPF出力SINを読み出してレジスタ（M1）83にセ
ットする（Ｗ（SIN）→M1）。すなわち、第５図におい
て、入力された三角波データTRIに乗算器62によりLPF用
係数（１−Ｇ）を乗算する処理に対応する（参照）。
次いで、ステップS33でレジスタ（MR）91にセットされ
ている乗算値をレジスタ（AR）92に移し（MR→AR）、係
数Ｇがセットされたレジスタ（M0）82の値と前回のLPF
出力SINがセットされたレジスタ（M1）83の値を乗算し
てその値をレジスタ（MR）91にセットする（M0×M1→M
R）。すなわち、第５図において、１サンプリング周期
前の遅延素子61の出力に相当する前回のLFP出力SINに乗
算器63でLPF用係数Ｇを乗算する処理に対応する（参
照）。次いで、ステップS34で前記ステップS32で乗算し
た乗算値がセットされているレジスタ（AR）92の値に前
記ステップS33で乗算した乗算値がセットされているレ
ジスタ（MR）91を加算し、この加算値をレジスタ（AR）
92にセットする（AR＋MR→AR）。すなわち、第５図に
示すように、加算器64まで入力された酸化波データTRI
に係数（１−Ｇ）を乗算した値に前回のLPF出力SINに係
数Ｇを乗算した値が加算される処理に対応する。次い
で、ステップS35でレジスタ（AR）92の値をレジスタ（S
R）94に移し、ステップS36で上記演算によりレジスタ
（SR）94にセットされた値をLPF出力の内容に対応する
正弦波近似の出力データSINとしてワークメモリ（Ｗ）7
4の該当するアドレスに書き込んで（SR→Ｗ（SIN））今
回の処理を終え（参照）、再び上記ステップS31に戻
り、同様の処理を１サンプリング周期毎に繰り返す。

以上の処理により、DSP14は三角波ジェネレータ21か
らの三角波SINの高調波分をカットするローパスフィル
タ（LPF）22としての機能が実現される。つまり、低周
波発振器（LPF）出力として発振した三角波SINがその出
力段に設けられたローパスフィルタ（LPF）22によって
高調波分がカットされ正弦波に近い波形にまで変化され
る。この場合、前記係数Ｇの値を変えることによってカ
ットオフ周波数を変化させ三角波の近いものから正弦波
に近いものまで容易に変更可能であり、またかかる変更
は係数の値を変更するだけであるからリアルタイムで処
理することができる。

第15図は、第２図の反転・シフト回路27を実現するた
めの処理動作を示すものであり、本フローチャートは前
記第12図のステップS13に対応する処理である。本フロ
ーチャートによる処理動作を第７図に示したDSP14上で
実行することにより第６図に示す反転・シフト回路27が
実現される。反転・シフト回路27は右チャンネルと左チ
ャンネルで同様の処理を行なうものであり、以下、第15
図及び第６図において左チャンネル処理動作は破線で囲
んで示す。なお、図中〜は処理動作中の状態を説明
するための符号である。

まず、ステップS41でワークメモリ（Ｗ）74から前記
第14図の処理によって得られた正弦波データに対応する
LPF出力SINを読み出し、このLPF出力SINをレジスタ（A
0）84にセットする（Ｗ（SAW）→A0）。次いで、ステッ
プS42でワークメモリ（Ｗ）74からシフト定数（0.5）を
読み出し、このシフト定数（0.5）をレジスタ（A1）85
にセットする（Ｗ（RAT）→A1）。次いで、ステップS43
でLPF出力SINがセットされたレジスタ（A0）84の値とシ
フト定数（0.5）がセットされたレジスタ（A1）85の値
とを加算し、この加算値をレジスタ（AR）92にセットす
る（A0＋A1→AR）。すなわち、第６図に示すように、
ワークメモリ（Ｗ）74から読み出したLPF出力データＷ
（SIN）にシフト定数0.5に対応する値Ｗ（0.5）を加算
器23で加算して正弦波に対してオフセットをかける処理
に対応する。次いで、ステップS44でレジスタ（AR）92
の値をレジスタ（SR）94に移し（AR→SR）、シフト定数
（0.5）がセットされたレジスタ（A1）85の値からLPF出
力SINがセットされたレジスタ（A0）84の値を減算して
レジスタ（AR）92にセットし（A1−A0→AR）＜左チャン
ネル処理＞、係数メモリ（Ｐ）73からモジュレーション
デプス（−FMD）を読み出してレジスタ（M0）82にセッ
トする（Ｐ（−FMD）→M0）。すなわち、第６図に示
すように、ワークメモリ（Ｗ）74から読み出したに対応
する値Ｗ（0.5）からLPF出力データＷ（SIN）を加算器2
4で減算して左チャンネル側において正弦波に対応して
オフセットをかける処理に対応する。次いで、ステップ
S45でモジュレーションデプス（−FMD）がセットされて
いるレジスタ（M0）82の値と前記レジスタ（SR）94にセ
ットされた値とを乗算してその値をレジスタ（MR）91に
セットし（M0×SR→MR）、レジスタ（AR）92の値をレジ
スタ（SR）94に移す（AR→SR）＜左チャンネル処理＞。
すなわち第６図において、LPF出力データＷ（SIN）にシ
フト定数0.5に対応する値Ｗ（0.5）を加算器23で加算し
た値に乗算器25でモジュレーションデプス（−FMD）を
乗算する処理に対応する（参照）。次いで、ステップ
S46でレジスタ（MR）91の値をレジスタ（AR）92に移し
（MR→AR）、モジュレーションデプス（−FMD）がセッ
トされているレジスタ（M0）82の値と前記レジスタ（S
R）94にセットされた値とを乗算してその値をレジスタ
（MR）91にセットする（M0×SR→MR）＜左チャンネル処
理＞。すなわち、第６図において、シフト定数0.5に対
応する値Ｗ（0.5）からLPF出力データＷ（SIN）を減算
した値に乗算器26でモジュレーションデプス（−FMD）
を乗算する処理に対応する（参照）。次いで、ステッ
プS47でレジスタ（AR）92の値をレジスタ（SR）94に移
し（AR→SR）、レジスタ（MR）91の値をレジスタ（AR）
92に移す（MR→AR）＜左チャンネル処理＞。次いで、ス
テップS48でレジスタ（SR）94にセットされた値を右チ
ャンネル用LFOデータRARとしてワークメモリ（Ｗ）74の
該当するアドレスに書き込む（SR→Ｗ（RAR））ととも
に、左チャンネル処理のためのレジスタ（AR）92の値を
レジスタ（SR）94に移す（AR→SR）＜左チャンネル処理
＞。次いで、ステップS49でレジスタ（SR）94にセット
された値を左チャンネル用LFOデータRALとしてワークメ
モリ（Ｗ）74の該当するアドレスに書き込んで（SR→Ｗ
（RAL））今回の処理を終え、上記ステップS41に戻り、
同様の処理を１サンプリング周期毎に繰り返す。このよ
うに、本フローでは右チャンネル処理と同様の処理を行
なう左チャンネル処理が第15図破線で囲んだように右チ
ャンネルのステップよりも一段遅れて実行されることと
なり、第６図に示す反転・シフト回路27が実現できる。

第16図は、入力信号データのメモリ34への書込を実現
するための処理動作を示すものであり、本フローチャー
トは前記第12図のステップS14に対応する処理である。
本フローチャートによる処理動作は第７図に示したDSP1
4上で実行される。

まず、ステップS51でサンプリングカウンタ（SC）30
の値をレジスタ（EA）102に格納し（これがアドレスと
なる）（SC→EA）、入力楽音信号PIをレジスタ（EO）10
3に格納する（PI→EO）とともに、レジスタ（PI）76の
値を後の処理のためにワークメモリ（Ｗ）74の入力信号
データバッファINに転送する（PI→Ｗ（IN））。次い
で、ステップS52で入力信号データPIが格納されている
レジスタ（EO）103の値をサンプリングカウンタ（SC）3
0の値が格納されているレジスタ（EA）102の値をアドレ
スにして遅延用メモリ（Ｅ）104に入れて（EO→Ｅ（E
A））入力信号データの遅延用メモリ（Ｅ）104への書込
処理を終了する。

第17図は、Ｒチャンネル処理を実現するための処理動
作を示すものであり、本フローチャートは前記第12図の
ステップS15に対応する処理である。本フローチャート
による処理動作は第６図に示したDSP14上で実行するこ
とにより第２図に示すＲチャンネル処理が実現される。
第17図及び第２図中〜は処理動作中の状態を説明す
るための符号である。

まず、ステップS61でワークメモリ（Ｗ）74から右チ
ャンネル用LFOデータRARの整数部のみを読み出してレジ
スタ（LF）96に転送する（Ｗ（RAR）→LF）。次いで、
ステップS62でサンプリングカウンタ（SC）30の値、レ
ジスタ（LF）96にセットされている右チャンネル用LFO
データRAR及び遅延オフセットメモリ（Ｔ）75から読み
出したディレイタイムオフセット（−DT＋１）を加算
し、これらの加算値をアドレスカウンタとしてのレジス
タ（EA）102にセットする（SC＋LF＋Ｔ（−DT＋１）→E
A）。すなわち、変調信号（正弦波）が格納されている
レジスタ（LF）96の値にサンプリングカウンタ（SC）30
の値を足し、遅延分（−DT＋１）を加算してレジスタ
（EA）102に格納する。ここで、レジスタ（EA）102はア
ドレスカウンタとしての機能を有し、レジスタ（EA）10
2に格納された値をアドレスにして読み出すことにな
る。次いで、ステップS63でレジスタ（EA）102に格納さ
れている値をレジスタ（EI）105に移し（Ｅ（EA）→E
I）、サンプリングカウンタ（SC）30の値、レジスタ（L
F）96にセットされている右チャンネル用LFOデータRAR
及び遅延オフセットメモリ（Ｔ）75から読み出したディ
レイタイムオフセット（−DT）を加算し、これらの加算
値をアドレスカウンタとしてのレジスタ（EA）102にセ
ットする（SC＋LF＋Ｔ（−DT）→EA）。すなわち、変調
信号（正弦波）が格納されているレジスタ（LF）96の値
にサンプリングカウンタ（SC）30の値と、遅延分（−D
T）とが加算されてレジスタ（EA）102に格納されること
になり、サンプリングカウンタ（SC）に遅延分（−DT＋
１）が足され変調がかけられた値が読み出され、これが
レジスタ（EI）105に入ることになる。また、ステップS
62で読み出された加算値（EA）はステップS63で読み出
された加算値（EA）よりアドレスが１進んだものとなっ
ている。次いで、ステップS64でレジスタ（EI）105にセ
ットされている値をレジスタ（A1）85に転送し（EI→A
I）、サンプリングカウンタ（SC）30の値、右チャンネ
ル用LFOデータRAR及びディレイタイムオフセット（−DT
＋１）が格納されているレジスタ（EA）102の値をレジ
スタ（EI）105に移す（Ｅ（EA）→EI）。次いで、ステ
ップS65でレジスタ（EI）105にセットされている値をレ
ジスタ（A0）84に転送し（EI→A0）、ステップS66で前
記加算値が格納されているレジスタ（A1）85の値から１
つ先のアドレスによって読み込まれた前の加算値が格納
されているレジスタ（A0）84の値を減算して差分をとり
その差分をレジスタ（AR）92にセットする（A1−A0→A
R）。すなわち、第２図において、整数部のみ出力され
たメモリ34の変調出力OR1から変調出力OR0を加算器35で
減算して乗算器37に与えるための処理に対応する（参
照）。次いで、ステップS67で前記差分値がセットされ
ているレジスタ（AR）92の値をレジスタ（SR）94に移し
（AR→SR）、ワークメモリ（Ｗ）74から右チャンネル用
LFOデータRARの小数部のみを読み出してレジスタ（M0）
82に転送する（Ｗ（RAR）→M0）。すなわち、前記ステ
ップS61で既に整数部を読み込んでいるので、補間を行
なうためにここで小数部を読み込んでおく。次いで、ス
テップS68で前記差分値がセットされているレジスタ（S
R）94の値と右チャンネル用LFOデータRARが格納されて
いるレジスタ（M0）82の値を乗算してその乗算値をレジ
スタ（MR）91にセットし（M0×SR→MMR）、前記レジス
タ（A0）84の値をレジスタ（A1）85に移す（A0→A1）。
すなわち、第２図において、加算器35から出力された差
分値に乗算器37で右チャンネル用LFOデータ（小数部）R
ARを乗算する処理に対応する（参照）。次いで、ステ
ップS69で前記乗算値がセットされているレジスタ（M
0）82の値に前記レジスタ（A1）85の値を加算してこの
加算値をレジスタ（AR）92にセットし（MR＋A1→AR）、
ワークメモリ（Ｗ）74から入力信号データバッファINを
読み出してレジスタ（A0）84に転送する（Ｗ（IN）→A
0）。すなわち、第２図に示すように、乗算器37から
出力された補間値に加算器36で１つ先のアドレスによっ
て読み込まれた整数部の出力OR0を足すことによって補
間後の出力を乗算器43に与えるための処理に対応する。
次いで、ステップS70で前記入力信号データバッファIN
が格納されているレジスタ（A0）84の値と前記加算値が
セットされているレジスタ（AR）92を加算し、この加算
値をレジスタ（AR）92にセットする（A0＋AR→AR）。す
なわち、第２図において、周波数変調（ビブラート）の
かかっている補間器38の出力に原音（入力楽音信号PI）
を加算器43で加算してコーラス効果を付加する処理に対
応する（参照）。次いで、ステップS71でレジスタ（A
R）92にセットされた値をレジスタ（SR）94に移し（AR
→SR）、ステップS72でレジスタ（SR）94にセットされ
た値を右チャンネル出力ROTとしてワークメモリ（Ｗ）7
4の該当する複数エリアのアドレスに書き込む（SR→Ｗ
（ROT）。次いで、ステップS73でワークメモリ（Ｗ）74
から上記処理で記憶された右チャンネル出力ROTを読み
出してレジスタ（OR）95に転送して（Ｗ（ROT）→OR）
Ｒチャンネル処理を終え、再び上記ステップS61に戻
り、同様の処理を１サンプリング周期毎に繰り返すと第
２図に示す右チャンネル処理が実現される。また、左チ
ャンネル処理も全く同様にして処理することができる。

第18図はローパスフィルタ（LPF）22出力を変化させ
たときの周波数変調の状態を示す波形図である。第18図
において、ローパスフィルタ（LPF）22のカットオフ周
波数Ｇを変えることにより、LPF22出力が同図（Ａ）か
ら同図（Ｃ）へと変化させたとき、補間器38,42出力が
入力信号のピッチに対してどのように周波数変調される
かを示している。すなわち、三角波ジェネレータ21出力
（同図（Ａ）参照）はLPF22を通過させることによって
同図（Ｃ）に示すように高調波成分がカットされ正弦波
に近似した波形となる。この場合、従来では同図（Ａ）
に示す三角波が直に補間器38,42に入力されると、同図
（Ｂ）に示すような入力信号のピッチの変化が生ずるの
みであった。ところが、本実施例ではLPF22を設けるこ
とにより同図（Ｃ）に示す正弦波が得られるので、この
正弦波信号が入力されると同図（Ｄ）に示すような入力
信号のピッチの変化が得られる。また、LPF22に与えら
れる係数を変更すると、同図（Ｂ）に示す波形から同図
（Ｄ）に示す波形まで任意かつリアルタイムで所望の周
波数変調が実現できる。

以上説明したように、本実施例によれば、低周波発生
手段が０を中心にして特定周期で正又は負側に変化する
波形信号データを出力する発振手段として三角波ジェネ
レータ21を使用し、三角波ジェネレータ21からの波形信
号データに反転・シフト回路27により最大波高値に対応
するシフト定数（0.5）を加算し、更にシフト定数（0.
5）が加算された波形信号データに変調の深さを決め、
かつ波形信号データを反転させる負のモジュレーション
デプス（−FMD）を乗算するようにしているので、変調
手段において変調の深さを大きくしても無変調時より遅
延時間を大きくする方向へのみ変調がかかるようにな
り、第19図に示すように変調も深さを上げても、読み出
しアドレスは書き込みアドレスを超えることはない。そ
の結果、無変調時の遅延時間から変調の深さの最大値を
制限しなくて済み、自由度の高い効果付加装置を実現す
ることができる。また、本実施例では、遅延時間に対応
するパラメータにより最短遅延時間が設定でき、前記パ
ラメータに対しピッチが変わらず一定であるため、パラ
メータの設定が容易になるという利点がある。

なお、本実施例では低周波信号を発生するLFOとして
三角波ジェネレータ21を用いているが、これに限らず、
高調波成分を多数含む波形信号を出力するものであれば
何でもよく、例えば倍音成分の多い矩形波を発生させる
ものでもよい。

また、反転・シフト回路27等を構成する遅延回路の
数、波形データメモリの容量等は上述した実施例に限ら
れるものでなく、例えばそれぞれを増やすようにしても
よいことはいうまでもない。

［発明の効果］ 本発明によれば、効果付加のためのLFOから出力され
る波形信号データに予め最大波高値に対応するオフセッ
トデータを加算して変調の深さに対応し、かつこの波形
信号データを反転させるパラメータを乗算しているので
パラメータを増加させて変調を深くしても変調時間が無
変換時の遅延時間より遅延時間が長くなる方向にしか遅
延時間が変調されないので、読み出しアドレスが書き込
みアドレスを超えてしまう不具合を防止することがで
き、無変調時の遅延時間に応じて変調の深さの最大値を
制限する必要がなく自由に変調の深さを変えることがで
きる。

【図面の簡単な説明】

第１図〜第19図は本発明に係る効果付加装置の一実施例
を示す図であり、 第１図はその効果付加装置の全体構成図、 第２図はその効果付加装置の機能ブロック図、 第３図はその各部の信号波形を示す波形図、 第４図はその三角波ジェネレータのブロック図、 第５図はそのローパスフィルタ（LPF）のブロック図、 第６図はその反転・シフト回路のブロック図、 第７図はそのDSPの内部回路構成図、 第８図はその係数メモリ（Ｐ）の内部構成を示す図、 第９図はそのワークメモリ（Ｗ）の内部構成を示す図、 第10図はその遅延オフセットメモリ（Ｔ）の内部構成を
示す図、 第11図はそのCPUのパラメータ設定処理を示すフローチ
ャート、 第12図はそのDSPの全体の動作を示すフローチャート、 第13図はその三角波ジェネレータを実現するためのDSP
の動作を示すフローチャート、 第14図はそのローパスフィルタ（LPF）を実現するため
のDSPの動作を示すフローチャート、 第15図はその反転・シフト回路を実現するためのDSPの
動作を示すフローチャート、 第16図は入力信号データのメモリへの書込を実現するた
めのDSPの動作を示すフローチャート、 第17図はそのＲチャンネル処理を実現するためのDSPの
動作を示すフローチャート、 第18図はそのローパスフィルタ（LPF）出力を変化させ
たときの周波数変調の状態を説明するための波形図、 第19図はその書き込みアドレスと変調された読み出しア
ドレスとの関係を説明するための図、 第20図及び第21図は従来の効果付加装置を示す図であ
り、 第20図はそのメモリに対する読み出しアドレスの変化を
示す図、 第21図はその書き込みアドレスと変調された読み出しア
ドレスとの関係を説明するための図である。 １……効果付加装置、11……CPU、12……ROM、13……ワ
ーク用RAM、14……DSP、15……操作子、20……係数RA
M、21……三角波ジェネレータ、22……ローパスフィル
タ（LPF）、27……反転・シフト回路、30……サンプリ
ングカウンタ、34……メモリ、38,42……補間回路、71
……プログラムメモリ、73……係数メモリ（Ｐ）、74…
…ワークメモリ（Ｗ）、75……遅延オフセットメモリ
（Ｔ）、104……遅延用メモリ（Ｅ）。

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】変調効果を付加すべき信号が入力可能な入
   力手段と、 所定の低周波信号を発生する低周波発生手段と、 一定周期でカウントを行なうサンプリングカウンタ手段
   と、 このサンプリングカウンタ手段のカウント出力から、遅
   延時間に相当する一定値を減ずる減算手段と、 この減算手段からのカウント出力と前記低周波発生手段
   からの低周波信号とを加算する加算手段と、 メモリ手段と、 前記サンプリングカウンタ手段からのカウント出力を書
   込みアドレスとして順次前記入力手段からの入力信号を
   前記メモリ手段に書込むとともに、前記加算手段からの
   出力を読み出しアドレスとして書込まれた入力信号を前
   記メモリ手段から読み出すことにより、前記入力手段に
   入力された入力信号を変調する変調手段と、を備えた効
   果付加装置において、 前記低周波発生手段が、 特定周期で正又は負側に変化する波形信号データを出力
   する発振手段と、 この発振手段からの波形信号データに最大波高値に対応
   する第１のオフセットデータを加算するオフセット加算
   手段と、 このオフセット加算手段により第１のオフセットデータ
   が加算された波形信号データに所定の倍率に対応しかつ
   前記波形信号データを反転させる第２のオフセットデー
   タを乗算するオフセット乗算手段と、 このオフセット乗算手段に供給される第２のオフセット
   データを可変する可変手段と、 を具備したことを特徴とする効果付加装置。
2. 【請求項２】前記可変手段は、前記第２のオフセットデ
   ータを複数種記憶したオフセット記憶手段と、外部操作
   に対応して前記オフセット記憶手段に記憶されたオフセ
   ットデータのひとつを前記オフセット乗算手段に供給す
   る供給手段と、を有することを特徴とする請求項１記載
   の効果付加装置。
3. 【請求項３】前記変調手段は、さらに前記低周波発生手
   段からの低周波信号を反転する反転手段を有するととも
   に、前記減算手段及び加算手段は前記低周波発生手段と
   前記反転手段からの信号がそれぞれ入力するように２組
   有し、前記メモリ手段からはこの２組の加算手段からの
   出力を読み出しアドレスとして２組の書込まれた入力信
   号を同時に読み出すことを特徴とする請求項１記載の効
   果付加装置。
4. 【請求項４】前記変調手段は、前記加算手段からの出力
   に特定値を加算する第２の加算手段と、この第２の加算
   手段の出力を読み出しアドレスとして前記メモリ手段か
   ら読み出された入力信号及び前記加算手段の出力を読み
   出しアドレスとして前記メモリ手段から読み出された入
   力信号の間を、前記低周波発生手段からの低周波信号に
   基づいて補間する補間手段と、を含んで構成されること
   を特徴とする請求項１記載の効果付加装置。
5. 【請求項５】前記補間手段は、前記第２の加算手段の出
   力を読み出しアドレスとして前記メモリ手段から読み出
   された入力信号から、前記加算手段の出力を読み出しア
   ドレスとして前記メモリ手段から読み出された入力信号
   を減算する第２の減算手段と、この第２の減算手段の出
   力と前記低周波発生手段からの低周波信号とを乗算する
   乗算手段と、この乗算手段からの出力と前記加算手段の
   出力を読み出しアドレスとして前記メモリ手段から読み
   出された入力信号とを加算する第３の加算手段と、を含
   んで構成されることを特徴とする請求項４記載の効果付
   加装置。