JP2988529B2 - Fault diagnosis device - Google Patents
Fault diagnosis deviceInfo
- Publication number
- JP2988529B2 JP2988529B2 JP2185687A JP18568790A JP2988529B2 JP 2988529 B2 JP2988529 B2 JP 2988529B2 JP 2185687 A JP2185687 A JP 2185687A JP 18568790 A JP18568790 A JP 18568790A JP 2988529 B2 JP2988529 B2 JP 2988529B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- amplitude
- bus
- failure
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Dc Digital Transmission (AREA)
- Small-Scale Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、共通の信号伝送路に接続されたノード間で
データ伝送を行うデータ伝送システムに関し、特にデー
タ伝送システムの故障を検知する故障診断装置に関す
る。Description: TECHNICAL FIELD The present invention relates to a data transmission system for transmitting data between nodes connected to a common signal transmission path, and more particularly to a failure diagnosis for detecting a failure of the data transmission system. Related to the device.
（従来の技術） 従来、この種の故障診断装置を用いたデータ伝送シス
テムには、CSMA/CD（Carrier Sence Multiple Access/C
ollision Detection）を用いたLAN（Local Area Networ
k）がある。例えばその代表的なものに自動車内のデー
タ伝送に用いられるPALMNET（Protocol for Automotive
Low and Mediumspeed Network）等があり、上記データ
伝送システムは、複数のノード間でツイストペア電線等
の共通の信号伝送路（データバス）を介して時分割多重
通信により、データ伝送を行っている。(Prior Art) Conventionally, a data transmission system using this kind of failure diagnosis apparatus has been provided with a CSMA / CD (Carrier Sence Multiple Access / C
LAN (Local Area Network) using ollision Detection
k). For example, a typical example is PALMNET (Protocol for Automotive) used for data transmission in automobiles.
Low and Mediumspeed Network), and the data transmission system performs data transmission by time division multiplex communication between a plurality of nodes via a common signal transmission path (data bus) such as a twisted pair electric wire.
ところで、このようなシステムでは、送信元ノードの
送信機能が故障した場合やネットワーク上に１個以上設
けられ、データバスの電位を設定するバイアス回路のい
ずれかが欠陥であった場合に、一方のデータバスの信号
の振幅は、通常の信号振幅範囲よりも大きく又は小さく
なる。By the way, in such a system, when the transmission function of the transmission source node fails or when one or more of the bias circuits provided on the network and setting the potential of the data bus are defective, one of them is defective. The amplitude of the signal on the data bus is larger or smaller than the normal signal amplitude range.
そこで、従来の故障診断装置では、データバス上の信
号を取り込んでその振幅を検出し、該信号振幅に基づい
て故障の発生を診断していた。Therefore, in a conventional failure diagnosis apparatus, a signal on a data bus is taken in, its amplitude is detected, and the occurrence of a failure is diagnosed based on the signal amplitude.
（発明が解決しょうとする課題） しかしながら、上述したシステムでは、信号の衝突が
生じた場合、例えば第９図（ａ）に示すような、ネット
ワーク内で予め設定されている優先度の高い信号と、第
９図（ｂ）に示すような、優先度の低い信号とが衝突し
た場合には、信号伝送路上の信号電流が増加し、これに
伴って第９図（ｃ）に示すように、優先度の低い信号の
送信が中止されるまで、信号振幅も増大することとな
り、故障診断装置は、信号振幅を検出する位置を特定し
ないと、正常なデータ伝送が可能であるにもかかわら
ず、上記増大した信号振幅に基づき故障と診断してしま
うという問題点があった。(Problems to be Solved by the Invention) However, in the above-described system, when a signal collision occurs, a signal having a high priority set in advance in the network as shown in FIG. When a low priority signal as shown in FIG. 9 (b) collides, the signal current on the signal transmission line increases, and as shown in FIG. 9 (c), Until the transmission of the low-priority signal is stopped, the signal amplitude also increases, and the failure diagnosis device does not specify the position where the signal amplitude is detected, and although normal data transmission is possible, There is a problem that a failure is diagnosed based on the increased signal amplitude.
本発明は、上記問題点に鑑みなされたものであって、
データバス上で信号の衝突が生じた場合でも、正確な故
障診断を行うことができる故障診断装置を提供すること
を目的とする。The present invention has been made in view of the above problems,
It is an object of the present invention to provide a failure diagnosis device capable of performing accurate failure diagnosis even when a signal collision occurs on a data bus.
（課題を解決するための手段） 上記目的を達成するために、本発明では少なくとも２
つのノード間に介在してデータ伝送を行う信号伝送路と
接続され、前記信号伝送路から入力する信号の振幅に応
じて故障を検知する故障診断装置において、前記信号伝
送路のデータ伝送を監視し、前記信号のフレーム中の信
号衝突による競合領域よりも後部で、前記信号伝送路の
信号を取り込む信号取込手段と、それぞれ異なる信号振
幅の閾値が設定され、当該閾値と前記取り込まれた信号
の振幅とを比較する振幅比較手段と、該振幅比較手段の
比較結果に応じて故障を検知する故障検知手段とを具え
た故障診断装置が提供される。(Means for Solving the Problems) In order to achieve the above object, at least 2
A failure diagnosis device that is connected to a signal transmission path for performing data transmission with being interposed between two nodes and detects a failure according to the amplitude of a signal input from the signal transmission path; and monitors data transmission on the signal transmission path. A signal capturing means for capturing the signal of the signal transmission path, and a threshold value of a signal amplitude different from each other is set at a rear portion of a contention area due to a signal collision in a frame of the signal. There is provided a failure diagnosis device including an amplitude comparison unit that compares an amplitude and a failure detection unit that detects a failure according to a comparison result of the amplitude comparison unit.
（作用） 信号伝送路を伝送するデータを監視し、そのフレーム
の後半部で信号を取り込み、その信号の振幅と基準とな
る信号振幅の閾値とを比較する。(Operation) Data transmitted through the signal transmission path is monitored, a signal is fetched in the latter half of the frame, and the amplitude of the signal is compared with a reference signal amplitude threshold.
従って、信号の衝突が発生した場合でも、フレーム中
の競合領域よりも後部で信号の振幅を検出して故障の診
断を行うことができる。Therefore, even when a signal collision occurs, the failure can be diagnosed by detecting the amplitude of the signal at the rear of the contention area in the frame.
（実施例） 以下、本発明の実施例を第１図乃至第８図の図面に基
づき詳細に説明する。Embodiment An embodiment of the present invention will be described below in detail with reference to FIGS. 1 to 8.
第１図には、本発明の一実施例としての多重伝送シス
テムの故障診断装置が示されている。この実施例は本発
明の故障診断装置を、車両用の多重伝送システムの故障
診断装置として用いたものである。この多重伝送システ
ムは、バス形態の分散型自動車用LANであり、各ノード
に送信すべきメッセージがあるときのみ伝送路の使用権
を割り付けるコンテンション方式等の非同期時分割多重
を採用しており、アクセス制御方式（多重方式）として
はCSMA/CD方式を採用している。また、第２図のよう
に、PWM符号とビット・フイズ・アービトレーションを
採用しており、データの衝突が生じた場合は、第９図に
示すように、優先度の高いデータのみが生り残り、送信
が続行される。第１図において、１は２本の信号線（ま
たはバス）11と12からなる平衡型バス伝送路であり、各
バス11,12はそれぞれバイアス抵抗回路R21とR22、およ
びR23とR24によって所定電圧レベルにバイアスされてい
る。２は故障診断装置、３〜５は通信ノードであり、３
〜５はそれぞれバスインターフェース部31,41,51を介し
て伝送路１に対しての伝送信号のアクセスを行うように
構成されている。FIG. 1 shows a failure diagnosis apparatus for a multiplex transmission system as one embodiment of the present invention. In this embodiment, the failure diagnosis device of the present invention is used as a failure diagnosis device for a multiplex transmission system for a vehicle. This multiplex transmission system is a bus-type distributed automotive LAN, and adopts asynchronous time-division multiplexing such as a contention method of allocating a right to use a transmission path only when there is a message to be transmitted to each node, The CSMA / CD system is adopted as the access control system (multiplex system). In addition, as shown in FIG. 2, PWM code and bit arbitration are employed. When data collision occurs, as shown in FIG. 9, only high-priority data survives. , Transmission continues. In Figure 1, 1 is a two signal line (or bus) 11 and the balanced bus transmission path including the 12, and each bus 11, 12 respectively bias resistor circuit R 21 and R 22, and R 23 R 24 biased to a predetermined voltage level. 2 is a fault diagnosis device, 3 to 5 are communication nodes, 3
5 to 5 are configured to access the transmission signal to the transmission line 1 via the bus interface units 31, 41, 51, respectively.
第３図にはバスインターフェース部21の構成例が示さ
れる。図示の如く、送信部は、伝送路１のバス11と12を
用いて伝送信号を送出する差動ドライバ回路211で構成
され、この差動ドライバ回路211は伝送する信号の極性
がバス11と12とで反転されるようにして送信を行ってい
る。FIG. 3 shows a configuration example of the bus interface unit 21. As shown in the figure, the transmission unit is constituted by a differential driver circuit 211 for transmitting a transmission signal using the buses 11 and 12 of the transmission line 1. The transmission is performed in such a way as to be inverted.
すなわち、差動ドライバ回路211は、バス11に対して
は、バイアス抵抗回路R21とR22で定められる一定バイア
ス電圧レベルV11を基準にしてPWMディジタル信号を送信
し、一方、バス12に対してはバイアス抵抗回路R23とR24
で定められる一定バイアス電圧レベルV12を基準にして
上記のPWMディジタル信号を反転させた信号を送信す
る。That is, the differential driver circuit 211, to the bus 11, and transmits the PWM digital signal a constant bias voltage level V 11 defined by the bias resistor circuit R 21 and R 22 on the basis, whereas, to the bus 12 bias resistor circuit R 23 is Te and R 24
Based on the constant bias voltage level V 12 defined by the by sending a signal obtained by inverting the above PWM digital signal.
受信部は伝送路１からの受信信号の直流バイアス分を
カットするAC結合部212と、AC結合部212の出力を増幅す
る差動増幅器213と、所定のしきい値電圧Vthと比較して
出力信号を通信用IC24に出力するコンパレータ215とを
含み構成される。The receiving unit compares an AC coupling unit 212 that cuts a DC bias component of the received signal from the transmission line 1, a differential amplifier 213 that amplifies the output of the AC coupling unit 212, and a predetermined threshold voltage Vth. And a comparator 215 that outputs an output signal to the communication IC 24.
このコンパレータ215は、差動増幅器213で伝送路１か
ら受信される受信信号の信号振幅が、後述するように故
障等により小さくなった場合にもその信号振幅が所定値
Vth以上であればこれを一定の電圧レベルのディジタル
信号に再び変換し直して通信用IC24側に送り、それによ
り通信用IC24が誤りなく受信信号を読み込めるようにす
るものである。The comparator 215 has a signal amplitude of a predetermined value even when the signal amplitude of the received signal received from the transmission line 1 by the differential amplifier 213 becomes smaller due to a failure or the like as described later.
If it is equal to or higher than Vth , it is converted again to a digital signal of a constant voltage level and sent to the communication IC 24 side so that the communication IC 24 can read the received signal without error.
第４図にはバスインターフェース部21の受信部の一層
詳細な電気回路の構成例が示される。図示のごとく、こ
の実施例はコンデンサC3、C4による4C結合回路212を用
いた平衡型伝送システムのバスインターフェース部回路
であり、異常時にバス11及びバス12のうちの一方のバス
信号が来ない場合でも他方のバス信号のみでデータ受信
されるように構成されている。FIG. 4 shows a more detailed configuration example of the electric circuit of the receiving section of the bus interface section 21. As shown, this embodiment is a bus interface circuit of a balanced transmission system using a 4C coupling circuit 212 including capacitors C 3 and C 4. When an abnormality occurs, a bus signal of one of the buses 11 and 12 is received. Even when there is no data, data is received only by the other bus signal.
図において、抵抗R11及びコンデンサC5と抵抗R12及び
コンデンサC6とは夫々バス信号の高周波成分をカットす
るフィルタを構成している。ダイオードD8はバス信号パ
ルスのデューティ比による直流成分の変動を防止すると
共にその順方向電圧VDFで受信回路の差動受信感度を設
定している。ダイオードD9はバス信号の正サージ及び負
サージを吸収してコンパレータ215の入力端子を保護す
るものである。抵抗R13、R14、R15、R16及びR18はコン
パレータ215の差動受信感度を設定及びヒステリシスの
設定を行う。In the figure, constitute a filter for cutting a high frequency component of each bus signal and a resistor R 11 and capacitor C 5 and the resistor R 12 and capacitor C 6. Diode D 8 is set differential reception sensitivity of the receiving circuit in the forward voltage V DF while preventing fluctuation of the DC component due to the duty ratio of a bus signal pulse. Diode D 9 is intended to protect the input terminal of the comparator 215 to absorb the positive surge and negative surges of a bus signal. The resistors R 13 , R 14 , R 15 , R 16 and R 18 set the differential reception sensitivity of the comparator 215 and set the hysteresis.
トランジスタTr3のベース電圧とエミッタ電圧とは常
にほぼベースエミッタ間電圧VBEだけシフトしており、
またエミッタホロワ回路に接続されているのでトランジ
スタTr3のベース側の入力インピーダンスは高く、信号
伝送速度も十分に高速である。そのため、トランジスタ
Tr3が平衡型伝送路の一方の伝送路だけに挿入されても
受信信号の時間的平衡度もバスインターフェース受信回
路のインピーダンスのバランスも失われることはない。The base voltage and the emitter voltage of the transistor Tr 3 always shift by almost the base-emitter voltage V BE ,
The input impedance of the base side of the transistor Tr 3 because it is connected to the emitter follower circuit is high, the signal transmission speed is sufficiently fast. Therefore, the transistor
Even if the Tr 3 is inserted into only one of the balanced transmission lines, neither the temporal balance of the received signal nor the impedance balance of the bus interface reception circuit is lost.
トランジスタTr3のエミッタホロワ回路は、コンパレ
ータ215の反転入力端子（−）が負側にふれることを阻
止する働きもしている。これは、トランジスタTr3をバ
スインターフェース受信回路に挿入することにより、ベ
ースにトランジスタTr3のコレクタ開放時のベースエミ
ッタ間電圧VBE以下の負電圧が入力されてもトランジス
タTr3はオフ状態になり、コンパレータ215の反転入力端
子はアース以下の電圧にならないためである。ダイオー
ドD10はトランジスタTr3のベースから入る正のサージ電
圧がコレクタへ抜けて電源に乗ることを阻止するための
ものである。Emitter follower circuit of the transistor Tr 3 is an inverting input terminal of the comparator 215 - are also serves to prevent that the touch on the negative side (). This can be achieved by inserting a transistor Tr 3 to the bus interface reception circuit, based on the transistor Tr 3 is also the base-emitter voltage V BE below the negative voltage during a collector opening is input of the transistor Tr 3 is turned off This is because the inverting input terminal of the comparator 215 does not become a voltage lower than the ground. Diode D 10 is used to prevent the positive surge voltage entering from the base of the transistor Tr 3 rides power exits to the collector.
すなわち、第５図にはバス11上での信号波形がまた第
６図にはバス12上での信号波形がそれぞれ示されてい
る。各図において、（ａ）は正常時、（ｂ）及び（ｃ）
は送信元ノードのバスインターフェース部が故障したと
きの信号波形である。故障時の信号振幅値の関係はそれ
ぞれ次のようになる。That is, FIG. 5 shows a signal waveform on the bus 11, and FIG. 6 shows a signal waveform on the bus 12. In each figure, (a) is normal, (b) and (c)
Is a signal waveform when the bus interface unit of the transmission source node fails. The relationship between signal amplitude values at the time of failure is as follows.
v1＞v2＞v3 v4＞v5＞v6 第７図は、本発明に係る故障診断装置の構成を示すブ
ロック図である。図において、データバス10に接続され
ているタイミング発生回路61は、上記バス11及び12の状
態を監視し、バス11及び12上の信号フレームのスタート
ビットであるSOM（第９図参照）を検出して、第８図
（ｂ）に示すように、上記１フレームの後半部分でパル
スをスイッチ回路62,63に出力している。v 1 > v 2 > v 3 v 4 > v 5 > v 6 FIG. 7 is a block diagram showing the configuration of the failure diagnosis device according to the present invention. In the figure, a timing generation circuit 61 connected to a data bus 10 monitors the states of the buses 11 and 12, and detects a SOM (see FIG. 9) which is a start bit of a signal frame on the buses 11 and 12. Then, as shown in FIG. 8B, the pulses are output to the switch circuits 62 and 63 in the latter half of the one frame.
スイッチ回路62,63は、タイミング発生回路61によっ
てオン／オフ制御されており、タイミング発生回路61か
ら上記パルスが出力されると、スイッチ回路62,63はタ
イミング発生回路61の制御に応じてオンになってバス11
とサンプルホールド回路64と、バス12とサンプルホール
ド回路65とを接続する。例えば、タイミング発生回路61
がバス11上の信号フレームのSOMを検出した場合には、
スイッチ回路62がオンに、またバス12上の信号フレーム
のSOMを検出した場合には、スイッチ回路63がオンにさ
れる。The switching circuits 62 and 63 are on / off controlled by a timing generation circuit 61. When the timing generation circuit 61 outputs the pulse, the switching circuits 62 and 63 are turned on in accordance with the control of the timing generation circuit 61. Become a bus 11
And the sample and hold circuit 64, and the bus 12 and the sample and hold circuit 65 are connected. For example, the timing generation circuit 61
Detects the SOM of a signal frame on bus 11,
When the switch circuit 62 is turned on and the SOM of the signal frame on the bus 12 is detected, the switch circuit 63 is turned on.
サンプルホールド回路64,65は、スイッチ回路62,63が
オンになると、バス11,12から信号を取り込み、上記信
号の信号振幅をサンプルホールドして、コンパレータ等
の比較回路66〜69に出力している。When the switch circuits 62 and 63 are turned on, the sample and hold circuits 64 and 65 take in the signals from the buses 11 and 12, sample and hold the signal amplitude of the signals, and output the signal amplitudes to comparison circuits 66 to 69 such as comparators. I have.
比較回路66〜69は、各信号の信号振幅と基準電圧とを
比較するもので、比較回路66,68及び67,69の一方の入力
端子には、図示しない基準電圧発生部からの信号振幅の
上限を示す基準電圧Vref1及び信号振幅の下限を示す基
準電圧Vref2がそれぞれ入力しており、他方の入力端子
に入力する信号の信号振幅（電圧）と比較し、その結果
を制御回路（CPU）70に出力している。実施例では、比
較回路66,68には、＋側の入力端子にサンプルホールド
された信号の信号振幅が、−側の入力端子に基準電圧Vr
ef1が、入力しており、信号振幅が基準電圧Vref1より低
い場合には、例えばローレベルの信号を出力している。
また、比較回路67,69には、＋側の入力端子に基準電圧V
ref2が、−側の入力端子にサンプルホールドされた信号
の信号振幅が、入力しており、信号振幅が基準電圧Vref
2より高い場合には、例えばローレベルの信号を出力し
ている。The comparison circuits 66 to 69 compare the signal amplitude of each signal with a reference voltage.One of the input terminals of the comparison circuits 66, 68 and 67, 69 has a signal amplitude from a reference voltage generation unit (not shown). The reference voltage Vref1 indicating the upper limit and the reference voltage Vref2 indicating the lower limit of the signal amplitude are input, respectively, are compared with the signal amplitude (voltage) of the signal input to the other input terminal, and the result is compared with the control circuit (CPU) 70. Output to In the embodiment, the signal amplitude of the signal sampled and held at the + input terminal and the reference voltage Vr
When ef1 is input and the signal amplitude is lower than the reference voltage Vref1, for example, a low-level signal is output.
The comparison circuits 67 and 69 have a reference voltage V at the + input terminal.
ref2 receives the signal amplitude of the signal sampled and held at the negative input terminal, and the signal amplitude is equal to the reference voltage Vref.
If it is higher than 2, for example, a low-level signal is output.
CPU70は、比較回路66〜69から入力する比較結果であ
る出力信号に基づいて故障診断を行い、故障の発生を検
知している。The CPU 70 performs a failure diagnosis based on output signals as comparison results input from the comparison circuits 66 to 69, and detects occurrence of a failure.
表示装置71は、CPU70の制御によって表示動作を行っ
ており、CPU70からの診断結果等のデータを表示画面上
に表示している。The display device 71 performs a display operation under the control of the CPU 70, and displays data such as a diagnosis result from the CPU 70 on a display screen.
次に、本発明に係る故障診断装置の故障診断の動作に
ついて説明する。Next, the operation of the failure diagnosis of the failure diagnosis device according to the present invention will be described.
まず、タイミング発生回路61は、バス11上のデータフ
レームのSOMを検出すると、第９図（ａ）に示すよう
に、信号の衝突が発生してもその際に起こる信号振幅の
変動を回避できる上記１フレームの後半部分の所定タン
ミングで所定パルス幅のパルスをスイッチ回路62に出力
し、上記パルス幅の時間だけスイッチ回路62をオンにす
る。スイッチ回路62がオンになると、サンプルホールド
回路64は、信号振幅をサンプルホールドし、比較回路6
6,67は上記サンプルホールドされた信号振幅と基準電圧
Vref1、Vref2とを比較して、比較結果をCPU70に出力す
る。CPU70は、比較回路66,67から入力する信号に基づい
て故障診断を行っており、実施例においては、両比較回
路66,67から入力する信号が共にローレベルの場合に
は、バス11からの信号の振幅が、閾値である基準電圧Vr
ef1、Vref2の範囲内であるので、故障の生じない正常な
データ伝送であると診断し、また両比較回路66,67から
入力する信号のいずれかがハイレベルの場合には、バス
11からの信号の振幅が閾値である基準電圧Vref1、Vref2
の範囲外であるので、故障が発生したと診断して、その
診断結果を表示装置71に表示させている。また、バス12
上のデータフレームのSOMを検出した場合も上記と同様
の故障診断動作を行い、バス12からの信号の振幅が閾値
である基準電圧Vref1、Vref2の範囲内であるか否かによ
って、故障の診断を行う。First, when the timing generation circuit 61 detects the SOM of the data frame on the bus 11, as shown in FIG. 9 (a), even if a signal collision occurs, it is possible to avoid the fluctuation of the signal amplitude occurring at that time. A pulse having a predetermined pulse width is output to the switch circuit 62 at a predetermined timing in the latter half of the one frame, and the switch circuit 62 is turned on for the time of the pulse width. When the switch circuit 62 is turned on, the sample and hold circuit 64 samples and holds the signal amplitude, and
6,67 is the sampled and held signal amplitude and reference voltage
Vref1 and Vref2 are compared, and the comparison result is output to CPU 70. The CPU 70 performs a failure diagnosis based on the signals input from the comparison circuits 66 and 67.In the embodiment, when the signals input from both the comparison circuits 66 and 67 are both at the low level, the CPU 70 The signal amplitude is equal to the threshold voltage Vr
Since it is within the range of ef1 and Vref2, it is diagnosed that the data transmission is normal without any failure, and if any of the signals input from both the comparison circuits 66 and 67 is at a high level, the bus is
Reference voltages Vref1 and Vref2 whose signal amplitude from 11 is a threshold
Therefore, it is diagnosed that a failure has occurred, and the diagnosis result is displayed on the display device 71. Also, bus 12
When the SOM of the upper data frame is detected, the same failure diagnosis operation as described above is performed. I do.
従って、本実施例では、第８図に示すように、タイミ
ング発生回路61が信号の１フレームの後半部分で出力す
るパルスに応じて、信号伝送路上の信号を取り込み、基
準電圧と比較するので、例え異なるノードから同時に信
号が信号伝送路11,12に出力されて、上記信号の衝突が
起こったとしても、フレーム中の競合領域よりも後部で
信号の振幅を検出して故障の診断を行うことができ、正
確に伝送故障を検知することができる。Accordingly, in the present embodiment, as shown in FIG. 8, the timing generation circuit 61 takes in the signal on the signal transmission path in accordance with the pulse output in the latter half of one frame of the signal and compares it with the reference voltage. Even if signals are simultaneously output from different nodes to the signal transmission lines 11 and 12 and the above-mentioned signal collision occurs, the failure diagnosis is performed by detecting the signal amplitude behind the contention area in the frame. The transmission failure can be detected accurately.
（発明の効果） 以上説明したように、本発明では、少なくとも２つの
ノード間に介在してデータ伝送を行う信号伝送路と接続
され、前記信号伝送路から入力する信号の振幅に応じて
故障を検知する故障診断装置において、前記信号伝送路
のデータ伝送を監視し、前記信号のフレーム中の信号衝
突による競合領域よりも後部で、前記信号伝送路の信号
を取り込む信号取込手段と、それぞれ異なる信号振幅の
閾値が設定され、当該閾値と前記取り込まれた信号の振
幅とを比較する振幅比較手段と、該振幅比較手段の比較
結果に応じて故障を検知する故障検知手段とを具えたの
で、データバス上の信号がいかなる状態にあっても正確
な故障診断を行うことができる。(Effects of the Invention) As described above, according to the present invention, a fault is connected according to the amplitude of a signal input from the signal transmission path, the signal transmission path being connected to at least two nodes for data transmission. In the failure diagnosis device for detecting, the signal transmission means for monitoring the data transmission of the signal transmission path, and capturing the signal of the signal transmission path at a position subsequent to a contention area due to a signal collision in a frame of the signal. Since the threshold value of the signal amplitude is set, the amplitude comparison means for comparing the threshold value and the amplitude of the fetched signal, and failure detection means for detecting a failure according to the comparison result of the amplitude comparison means, Accurate failure diagnosis can be performed regardless of the state of the signal on the data bus.
第１図は本発明に係る故障診断装置を用いる多重伝送シ
ステムのブロック図、第２図は本発明に係る多重伝送シ
ステムに採用されるビット・フイズ・アービトレーショ
ンを示す図、第３図はバスインターフェース部の構成
図、第４図は第３図に示したバスインターフェース部の
受信部の一層詳細な回路図、第５図、第６図は各バス上
での信号波形を示す図、第７図は本発明に係る故障診断
装置の構成を示すブロック図、第８図はデータバス上の
各種状態の信号と出力パルスとの関係を示す図、第９図
はデータバス上で信号の衝突が起こった場合の信号波形
を示す図である。 11,12……信号伝送路（バス）、61……タイミング発生
回路、62,63……スイッチ回路、64,65……サンプルホー
ルド回路、66〜69……比較回路、70……制御回路（CP
U）、71……表示回路。FIG. 1 is a block diagram of a multiplex transmission system using a fault diagnosis device according to the present invention, FIG. 2 is a diagram showing bit-fission arbitration employed in the multiplex transmission system according to the present invention, and FIG. 3 is a bus interface. FIG. 4 is a more detailed circuit diagram of the receiving section of the bus interface section shown in FIG. 3, FIG. 5 and FIG. 6 are diagrams showing signal waveforms on each bus, FIG. FIG. 8 is a block diagram showing the configuration of the failure diagnosis apparatus according to the present invention. FIG. 8 is a diagram showing the relationship between signals in various states on the data bus and output pulses. FIG. 9 shows a signal collision occurring on the data bus. FIG. 6 is a diagram showing a signal waveform when the signal is turned on. 11, 12 ... signal transmission path (bus), 61 ... timing generation circuit, 62, 63 ... switch circuit, 64, 65 ... sample and hold circuit, 66 to 69 ... comparison circuit, 70 ... control circuit ( CP
U), 71 ... Display circuit.
Claims (1)
タ伝送を行う信号伝送路と接続され、前記信号伝送路か
ら入力する信号の振幅に応じて故障を検知する故障診断
装置において、前記信号伝送路のデータ伝送を監視し、
前記信号のフレーム中の信号衝突による競合領域よりも
後部で、前記信号伝送路の信号を取り込む信号取込手段
と、それぞれ異なる信号振幅の閾値が設定され、当該閾
値と前記取り込まれた信号の振幅とを比較する振幅比較
手段と、該振幅比較手段の比較結果に応じて故障を検知
する故障検知手段とを具えたことを特徴とする故障診断
装置。1. A failure diagnosis apparatus connected to a signal transmission line for performing data transmission between at least two nodes and detecting a failure in accordance with the amplitude of a signal input from the signal transmission line. Monitoring the data transmission of the road,
A signal capturing means for capturing the signal on the signal transmission path, and a threshold value of a different signal amplitude are respectively set in a rear part of a contention area due to a signal collision in a frame of the signal, and the threshold value and the amplitude of the captured signal are set. And a failure detecting means for detecting a failure according to the comparison result of the amplitude comparing means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2185687A JP2988529B2 (en) | 1990-07-13 | 1990-07-13 | Fault diagnosis device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2185687A JP2988529B2 (en) | 1990-07-13 | 1990-07-13 | Fault diagnosis device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0472937A JPH0472937A (en) | 1992-03-06 |
| JP2988529B2 true JP2988529B2 (en) | 1999-12-13 |
Family
ID=16175111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2185687A Expired - Lifetime JP2988529B2 (en) | 1990-07-13 | 1990-07-13 | Fault diagnosis device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2988529B2 (en) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2814922B2 (en) * | 1994-08-18 | 1998-10-27 | 日本電気株式会社 | Balance clock input signal abnormality detection circuit |
| KR100406968B1 (en) * | 1999-05-21 | 2003-11-28 | 엘지전자 주식회사 | The apparatus for detecting the line errors of RS-449 |
| KR20170114643A (en) * | 2016-04-05 | 2017-10-16 | 엘에스산전 주식회사 | Telecommunication system for programmable logic controller |
| US11979177B2 (en) | 2017-09-18 | 2024-05-07 | Intel Corporation | Time encoded data communication protocol, apparatus and method for generating and receiving a data signal |
| US11387852B2 (en) * | 2017-09-18 | 2022-07-12 | Intel Corporation | Time encoded data communication protocol, apparatus and method for generating and receiving a data signal |
| CN109683565A (en) * | 2018-12-12 | 2019-04-26 | 电子科技大学 | A kind of instrument and meter fault detection method based on multi-method fusion |
| CN112415323B (en) * | 2019-08-23 | 2024-07-09 | 微芯片技术股份有限公司 | Diagnosing cable faults within a network |
| JP2023518827A (en) | 2020-03-24 | 2023-05-08 | マイクロチップ テクノロジー インコーポレイテッド | Low Connection Count Interface Wake Source Communication with 10 SPE Local and Remote Wake and Related Systems, Methods, and Devices |
-
1990
- 1990-07-13 JP JP2185687A patent/JP2988529B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0472937A (en) | 1992-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2805151B2 (en) | Fault diagnosis device | |
| JP2841182B2 (en) | Fault tolerant output stage for digital two-conductor bus data communication system | |
| US6396282B1 (en) | Process for testing the ground contact of parts of a networked system | |
| JP2851124B2 (en) | Multiplex transmission method | |
| EP3550769B1 (en) | Communication circuitry integrity assessment | |
| EP3657187B1 (en) | Fault detection in a low voltage differential signaling (lvds) system | |
| JP2988529B2 (en) | Fault diagnosis device | |
| EP0506237B1 (en) | A communication apparatus with fault tolerance | |
| EP0606413B1 (en) | Method and means for automatically detecting and correcting a polarity error in twisted-pair media | |
| CA1299698C (en) | Shorted-coaxial-cable detector for local-area networks | |
| CN116980251A (en) | Fault detection system, fault detection method and CAN bus equipment | |
| JP3335670B2 (en) | Apparatus for transmitting differential mode information between at least two elements of a motor vehicle | |
| JP2726300B2 (en) | Fault diagnosis device | |
| CN109188248B (en) | Circuit diagnosis device, method, equipment and computer readable storage medium | |
| JP2547586B2 (en) | Daisy chain collision detection circuit | |
| JPS60117843A (en) | Signal output system of data transmission system | |
| US6374374B1 (en) | Error processing circuit for a receiving location of a data transmission system | |
| JP2002051088A (en) | Transmitting/receiving unit for two-wire bus | |
| US6653845B2 (en) | Addressable open connector test circuit | |
| JP7303359B1 (en) | Switch detection circuit, method and switch detector | |
| JP2644287B2 (en) | Bus interface receiving circuit | |
| JP3036196B2 (en) | Communication device with fault tolerance | |
| JPH0870310A (en) | Receiver for multiplex communication | |
| EP0653856A1 (en) | Method and apparatus for evaluating the quality of a communications network installed in a motor vehicle | |
| JPH03143036A (en) | Bus open short-circuit detecting method for transmission system |