JP2986306B2 - コンピュータ・システム、マイクロコードをロードするための装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、パーソナル・コンピュ
ータ・システムに関し、より詳細には、ファームウェア
をロードし、初期設定し、構成し、かつインストールす
ることに関する。

【０００２】一般にパーソナル・コンピュータ・システ
ム、特にＩＢＭパーソナル・コンピュータは、今日の社
会の多数の分野にコンピュータ機能を提供するために広
く使用されてきている。パーソナル・コンピュータは通
常、システム・プロセッサ、表示装置、キーボード、１
台または複数のディスケット・ドライブ、固定ディスク
記憶装置、「マウス」などオプションのポインティング
装置、およびオプションのプリンタを有するシステム装
置を含む、デスクトップ・コンピュータ、床置き型コン
ピュータ、またはポータブル・コンピュータであると定
義することができる。これらのシステムは主として、１
人のユーザまたは小グループのユーザに独立したコンピ
ューティング能力を与えるように設計されており、個人
または会社が購入できるように安価な価格が付けられて
いる。そのようなパーソナル・コンピュータ・システム
の例としては、たとえばＩＢＭ社のパーソナル・コンピ
ュータ、パーソナル・コンピュータＸＴ、パーソナル・
コンピュータＡＴ、および同じくＩＢＭ社のパーソナル
・システム／２モデル２５、３０、５０、５５、５６、
５７、６０、６５、７０、８０、９０、９５などとして
販売されているものがある（以下、それぞれＩＢＭ Ｐ
Ｃ、ＸＴ、ＡＴ、およびＰＳ／２と称する）。

【０００３】これらのシステムは、２つの一般的ファミ
リーに分類することができる。第１のファミリーは通
常、ファミリー１モデルと呼ばれ、ＡＴコンピュータや
その他の「ＩＢＭ互換」マシンで使われているようなバ
ス・アーキテクチャを使用するものである。第２のファ
ミリーは、ファミリー２モデルと呼ばれ、ＩＢＭのＰＳ
／２モデル５０ないし９５で使われているＩＢＭのマイ
クロチャネル・バス・アーキテクチャを使用するもので
ある。ファミリー１モデルおよびファミリー２モデルで
使用されるバス・アーキテクチャは当技術分野で周知で
ある。

【０００４】ファミリー１モデルのもっとも初期のパー
ソナル・コンピュータ・システム、ＩＢＭ ＰＣから現
行のファミリー２モデルに至るまで、パーソナル・コン
ピュータのシステム・プロセッサには、インテル（Ｉｎ
ｔｅｌ）社の８６ファミリーのマイクロプロセッサが使
用されている。インテル８６ファミリーのプロセッサに
は、インテル社から市販されている８０８８プロセッ
サ、８０８６プロセッサ、８０２８６プロセッサ、８０
３８６プロセッサ、８０４８６プロセッサ等が含まれ
る。インテル８６ファミリーのプロセッサのアーキテク
チャは、８６ファミリーの以前のプロセッサに対して行
われたソフトウェアの投資を保存するのに役立つ、上位
互換の命令セットを提供する。この上位互換性は、この
ファミリーのプロセッサを使用するパーソナル・コンピ
ュータのソフトウェア・アプリケーションのベースを保
存することとなる。ＤＯＳオペレーティング・システム
やＯＳ／２オペレーティング・システムなど一般に利用
されている周知のソフトウェア・オペレーティング・シ
ステムは、インテル８６ファミリーの各種のプロセッサ
上で動作する。

【０００５】ＰＣコンピュータおよびＸＴコンピュータ
は、インテル８０８８プロセッサを使用している。ＡＴ
コンピュータは、インテル８０２８６プロセッサを使用
している。ＰＳ／２ラインでは、複数のインテル・プロ
セッサが使用されている。具体的に言うと、ＩＢＭ Ｐ
ＣやＩＢＭ ＸＴに類似のＰＳ／２モデル３０はインテ
ル８０８６プロセッサを使用している。ＰＳ／２モデル
５０および６０は共にインテル８０２８６プロセッサを
使用している。ＩＢＭ ＰＳ／２モデル８０およびＩＢ
Ｍ ＰＳ／２モデル７０のいくつかのバージョンではイ
ンテル８０３８６プロセッサを使用している。ＩＢＭ
ＰＳ／２モデル７０の他のバージョンとＰＣ／２モデル
９０ ＸＰ ４８６およびＰＣ／２モデル９５ ＸＰ
４８６は、インテル８０４８６プロセッサを使用してい
る。

【０００６】インテル８６ファミリーのプロセッサは、
様々な動作モードをサポートする。実モードは、１メガ
バイトのシステム・アドレス空間をサポートし、８０８
８プロセッサおよび８０８６プロセッサの唯一の動作モ
ードである。８０２８６プロセッサは、実動作モードと
保護動作モードの両方をサポートする。保護モードは、
任意のアプリケーションが他のアプリケーションまたは
オペレーティング・システムの動作を妨害できないよう
にする動作モードを提供する。８０２８６プロセッサ
は、最大１６メガバイトのメモリを直接アドレス指定で
きるように拡張されたアドレス指定機能を提供する。下
位互換性を維持するため、８０２８６プロセッサは実モ
ードで動作して、８０８８プロセッサまたは８０８６プ
ロセッサの実モードをエミュレートすることが可能であ
る。８０３８６プロセッサおよび８０４８６プロセッサ
は、最大４ギガバイトの物理メモリをアドレス指定する
ことができる。８０３８６プロセッサおよび８０４８６
プロセッサはまた、仮想８６動作モードをサポートする
こともできる。仮想８６モードは、保護モード環境の全
範囲内で実モードの動作特性をサポートする。

【０００７】パーソナル・コンピュータを用いる場合、
ソフトウェアとハードウェアの互換性がきわめて重要で
ある。ソフトウェアとハードウェアの互換性を提供する
ため、ハードウェアとソフトウェアの間に、マイクロコ
ードとも呼ばれる、システム常駐コードの絶縁層が確立
された。このコードは、ユーザのアプリケーション・プ
ログラムまたはオペレーティング・システムとハードウ
ェア装置との間に操作インタフェースを提供し、ユーザ
がハードウェア装置の特性を気にしなくてもすむように
する。最終的には、このコードが発展して基本入出力シ
ステム（ＢＩＯＳ）となり、アプリケーション・プログ
ラムまたはオペレーティング・システムをハードウェア
装置の特殊性から絶縁しながら、システムに新規な当該
ハードウェア装置を追加することができるようになっ
た。ＢＩＯＳの重要性はすぐに明らかになった。なぜな
ら、それによって、装置ドライバがハードウェア装置に
依存する必要がなくなり、かつ装置ドライバにハードウ
ェア装置との中間インタフェースが与えられたからであ
る。ＢＩＯＳは、コンピュータ・システムの一体部分で
あり、システム・プロセッサへのデータの出し入れを制
御していたので、システム・ユニットのシステム・プレ
ーナ・ボードに搭載され、読取り専用メモリ（ＲＯＭ）
または消去可能プログラマブル読取り専用メモリ（ＥＰ
ＲＯＭ）に格納されてユーザに出荷されていた。最初の
ＩＢＭ ＰＣのＢＩＯＳは、プレーナ・ボードに搭載さ
れたＲＯＭの８Ｋバイト（１Ｋバイトは１０２４バイト
を指す）を占めていた。このＲＯＭにはまた、コンピュ
ータ・システムを試験し初期設定する際に使用される電
源オン自己試験（ＰＯＳＴ）プログラムも含まれてい
た。コンピュータ・システムＲＯＭに常駐するコードの
集まりは、「システム・ファームウェア」または単に
「ファームウェア」として呼ばれるようになった。すな
わち、ファームウェアはＰＯＳＴ部分とＢＩＯＳ部分を
含むものであった。ＢＩＯＳが、ＰＯＳＴプログラムを
含むものと定義されることもあった。

【０００８】パーソナル・コンピュータ・ファミリーの
新規モデルが導入されると、ファームウェアは、新しい
入出力装置などの新しいハードウェア装置をサポートす
るように更新および拡張された。予想どおり、ファーム
ウェアのメモリ・サイズが増大し始めた。たとえば、Ｉ
ＢＭ ＡＴの導入によって、ファームウェアには３２Ｋ
バイトのＲＯＭが必要となった。ＰＳ／２ラインの導入
時に、拡張ＢＩＯＳ（ＡＢＩＯＳ）として知られるきわ
めて斬新なＢＩＯＳが開発された。しかし、ソフトウェ
アの互換性を維持するため、ファミリー２モデルにファ
ミリー１モデルのＢＩＯＳを含めなければならなかっ
た。ファミリー１のＢＩＯＳは、互換性ＢＩＯＳ（ＣＢ
ＩＯＳ）と呼ばれるようになった。このように、ＢＩＯ
Ｓは進化して、複数の種類のＢＩＯＳを含むようになっ
た。パーソナル・コンピュータ・システム用の現在のア
ーキテクチャの定義では、最大１２８Ｋバイトのシステ
ム・ファームウェア・アドレス空間が用意されている。

【０００９】パーソナル・コンピュータ・システムをリ
ンクして、コンピュータのネットワーク（たとえば、ロ
ーカル・エリア・ネットワーク（ＬＡＮ））を形成する
と、ユーザが、情報を交換し、入出力装置を共用し、特
定のハードファイルやディスケットなど特定の直接アク
セス記憶装置（ＤＡＳＤ）を利用することが可能にな
る。通常、ＬＡＮはクライアントとサーバを含む。サー
バは、ＬＡＮの１つまたは複数のクライアント用の記憶
域を提供するためのＤＡＳＤを含むコンピュータ・シス
テムである。クライアントまたはサーバは、システム・
ファームウェアの修正、更新、拡張、または保守を必要
とすることがある。

【００１０】ファームウェアを格納、ロード、および初
期設定するための構成が知られている。たとえば、米国
特許出願第５２１０５０号、米国特許出願第３９８８６
５号、米国特許出願第７７７８４４号、米国特許出願第
７９９４８６号、米国特許出願第５９０７４９号を参照
されたい。

【００１１】

【発明が解決しようとする課題】本発明は、ファームウ
ェアの格納、ロード、初期設定等を最適に行うことによ
って、効率的なメモリ空間の利用をはかることをその目
的とするものである。

【００１２】

【課題を解決するための手段】本発明は、パーソナル・
コンピュータ・システムの"ＲＯＭ"アドレス空間からＡ
ＢＩＯＳプログラムを除去する。また本発明は、システ
ムの「自由」空間を増やしてＲＯＭアドレス空間を特徴
づけ、ＡＢＩＯＳ装置サポート・ソフトウェア層を「要
求対応」モードでロードし、ディスク・ベースのコンピ
ュータ・システムと無媒体コンピュータ・システムの両
方において、互換性を保ちながら引き続きＡＢＩＯＳを
サポートする。マイクロコードの第１の部分（たとえば
ＣＢＩＯＳ部分）をマイクロコードの第２の部分（たと
えばＡＢＩＯＳ部分）とリンクすることにより、マイク
ロコード用に予約されたアドレス空間からマイクロコー
ドのＡＢＩＯＳ部分を除去することが可能である。

【００１３】本発明はまた、ＡＢＩＯＳをモジュール化
する手段を提供し、モジュール化ＡＢＩＯＳの各部分を
コンピュータ・システムの構成中に選択的に組み込む。
マイクロコードの一部分、たとえばＡＢＩＯＳ部分をモ
ジュール化すると、装置サポート層をあるコンピュータ
・システム用に選択的に構成して、システムＲＡＭの使
用を最適化することが可能になる。

【００１４】本発明はさらに、ＡＢＩＯＳの要件を決定
してシステム内に格納するための構成手順を提供し、か
つロード可能なＡＢＩＯＳをサポートできるプログラム
・インストール手順を提供する。

【００１５】

【実施例】本発明は、以下の米国特許出願に関連を有す
る。"A METHOD AND APPARATUS FOR AN AUTOMATED DYNAM
IC LOAD OF AN ABIOS DEVICE SUPPORT LAYER IN A COMP
UTER SYSTEM"と題する米国特許出願第９０２３１５号。

【００１６】図１を参照すると、本発明を使用するパー
ソナル・コンピュータ・システム１００が示されてい
る。パーソナル・コンピュータ・システム１００は、適
切な格納装置またはケーシング１０３、出力装置または
表示装置１０４（たとえば、従来のビデオ・ディスプレ
イ）、キーボード１１０などの入力装置、オプションの
マウス１１２、およびオプションのプリンタ１１４など
の出力装置を持つシステム・ユニット１０２を含む。ま
た、システム・ユニット１０２は、ディスケット・ドラ
イブ１０８（ディスケット（図示せず）を操作可能）や
ハード・ディスク・ドライブ（ハードファイル）１０６
など１台または複数の大容量記憶装置を含むことができ
る。

【００１７】図２を参照すると、システム・ユニット１
０２を周知の方式で他のシステム・ユニット１０２Ｂと
電子的に接続して、ローカル・エリア・ネットワーク
（ＬＡＮ）を形成することができる。ＬＡＮでは、シス
テム・ユニット１０２がサーバとして機能し、システム
・ユニット１０２Ｂがクライアントとして機能する。シ
ステム・ユニット１０２Ｂはシステム・ユニット１０２
と同一である。ただし、システム・ユニット１０２Ｂは
ドライブ１０６、１０８を含まず、したがって無媒体ク
ライアントと呼ばれている。システム・ユニット１０
２、１０２Ｂに他の従来の入出力装置を接続して、それ
らとの対話を行わせることができる。

【００１８】図３を参照すると、システム・ユニット１
０２の一体型のプレーナ（マザーボード）２００が示さ
れている。プレーナ２００は、入出力スロットを持つ多
数の入出力バス・コネクタ２３２を実装または接続した
プリント回路板（ＰＣＢ）２０１と、バス制御ユニット
２１４の制御下で高速のＣＰＵローカル・バス２１０に
よってメモリ制御ユニット２５６に接続されたプロセッ
サ２０２を備えている。メモリ制御ユニット２５６はさ
らに、揮発性ＲＡＭ２６４などの主記憶装置に接続され
ている。プロセッサ２０２としては、インテル８０３８
６、インテル８０４８６などの適切なプロセッサを使用
することができる。システム１００に必要な電源を供給
する電源ユニット（図示せず）に接続するためのシステ
ム電源コネクタ２０５が、プリント回路板２０１に実装
されている。

【００１９】ＣＰＵローカル・バス２１０（アドレス・
コンポーネント、データ・コンポーネント、および制御
コンポーネントを含む）が、プロセッサ２０２、オプシ
ョンの数値演算コプロセッサ２０４、オプションのキャ
ッシュ制御装置２０６、およびオプションのキャッシュ
・メモリ２０８を相互接続する。ＣＰＵローカル・バス
２１０にはシステム・バッファ２１２も接続されてい
る。システム・バッファ２１２は、アドレス・コンポー
ネント、データ・コンポーネント、および制御コンポー
ネントを含むシステム・バス２１６に接続されている。
システム・バス２１６は、システム・バッファ２１２と
入出力バッファ２２８の間を延びている。システム・バ
ス２１６はさらに、バス制御ユニット２１４と、直接メ
モリ・アクセス（ＤＭＡ）制御ユニット２２０に接続さ
れている。ＤＭＡ制御ユニット２２０は、中央アービタ
２２４およびＤＭＡ制御装置２２２を含む。入出力バッ
ファ２２８は、システム・バス２１６と入出力バス２３
０の間のインタフェースを提供する。図のように、コン
ピュータ・システム１００に適切なクロック信号を提供
するための、発振器（ＯＳＣ）２０７が接続されてい
る。好ましい実施例は、当技術分野で周知のＩＢＭ Ｐ
Ｓ／２コンピュータ・システムのマイクロチャネル・バ
ス上で実施されるが、別のバス・アーキテクチャを本発
明で使用することもできることが、当業者には理解され
よう。

【００２０】入出力バス２３０には、アダプタ・カード
（図示せず）を受けるためのスロット２３２を持つ複数
の入出力バス・コネクタが接続されている。これらのコ
ネクタは、さらに入出力装置またはメモリ（たとえば、
ハードファイル１０６）に接続することができる。図に
は都合上２個の入出力コネクタ２３２が示してあるが、
特定のシステムのニーズに合わせてさらに入出力コネク
タを追加することも容易である。アービトレーション・
バス２２６は、ＤＭＡ制御装置２２２および中央アービ
タ２２４を入出力コネクタ２３２およびディスケット・
アダプタ２４６に結合する。システム・バス２１６に
は、メモリ制御ユニット２５６も接続されている。メモ
リ制御ユニット２５６は、メモリ制御装置２５８、アド
レス・マルチプレクサ２６０、およびデータ・バッファ
２６２を含む。メモリ制御ユニット２５６はさらに、Ｒ
ＡＭモジュール２６４で表されるランダム・アクセス・
メモリなどの主記憶装置に接続されている。メモリ制御
ユニット２５６は、プロセッサ２０２ならびにＲＡＭ２
６４の特定の区域との間でアドレスをマップするための
論理機構を含む。コンピュータ・システム１００は基本
１メガバイトＲＡＭモジュール２６４を備えるものとし
て示してあるが、図３のオプションのメモリ・モジュー
ル２６６、２６８、２７０で表されるような追加のメモ
リを相互接続できることに留意されたい。

【００２１】入出力バッファ２１８が、システム・バス
２１６とプレーナ入出力バス２３４の間に結合されてい
る。プレーナ入出力バス２３４は、アドレス・コンポー
ネント、データ・コンポーネント、および制御コンポー
ネントを含む。プレーナ入出力バス２３４に沿って、各
種の入出力アダプタと、ディスプレイ・アダプタ２３６
（オプションの表示装置１０４の駆動に使用）、クロッ
ク／ＣＭＯＳ ＲＡＭ２５０、不揮発性ＲＡＭ（ＮＶＲ
ＡＭ）２４８、シリアル・アダプタ２４０（「シリア
ル」の代りに「非同期」および「ＲＳ２３２」の語も使
用される）、パラレル・アダプタ２３８、複数のタイマ
２５２、ディスケット・アダプタ２４６、キーボード／
マウス制御装置２４４、割込み制御装置２５４、ファー
ムウェア・サブシステム２４２などその他の周辺コンポ
ーネントが結合されている。ファームウェア・サブシス
テムは通常、ＰＯＳＴプログラムおよびＢＩＯＳプログ
ラムを含む不揮発性プログラム記憶域（たとえば、ＲＯ
Ｍ）を備えている。

【００２２】クロック／ＣＭＯＳ ＲＡＭ ２５０は、
時刻計算に使用される。不揮発性ＲＡＭ ２４８は、シ
ステム構成データを格納するのに使用される。すなわ
ち、非揮発性ＲＡＭ ２４８は、コンピュータ・システ
ム１００の現在の構成を記述する値を含む。不揮発性Ｒ
ＡＭ ２４８は、たとえば、アダプタ・カード初期設定
データ、固定ディスクまたはディスケットの容量、主記
憶装置の量などを記述する情報を含む。さらに、これら
のデータは、構成プログラムが実行されるたびに不揮発
性ＲＡＭ ２４８に格納される。この構成プログラム
は、ＩＢＭ ＰＳ／２コンピュータ・システムのシステ
ム参照ディスケットで提供される従来の構成設定プログ
ラムでよい。参照ディスケットは、診断ディスケット、
保守ディスケット、またはサービス・ディスケットと呼
ばれることもある。構成プログラムの目的は、このコン
ピュータ・システム１００の構成を特徴付ける値を不揮
発性ＲＡＭ ２４８に格納することであり、これらの値
はシステムの電源を切ったときにセーブされる。不揮発
性ＲＡＭ ２４８は、バッテリ・バックアップ式の低電
力ＣＭＯＳメモリとすることができる。

【００２３】キーボード／マウス制御装置２４４には、
ポートＡ ２７８とポートＢ ２８０が接続されてい
る。これらのポートＡ、Ｂは、キーボード１１０および
マウス１１２をパーソナル・コンピュータ・システム１
００に接続するために使用される。シリアル・アダプタ
２４０には、シリアル・コネクタ２７６が結合されてい
る。シリアル・コネクタ２７６を介してモデムなどのオ
プションの装置（図示せず）をシステムに接続すること
ができる。パラレル・アダプタ２３８には、パラレル・
コネクタ２７４が結合されている。パラレル・コネクタ
２７４には、プリンタ１１４などの装置が接続できる。
ディスケット・アダプタ２４６には、１台または複数の
ディスケット・ドライブ１０８を接続するのに使用され
るディスケット・コネクタ２８２が接続されている。

【００２４】図４および図５を参照すると、システム・
ユニット１０２は、プレーナ３００およびプロセッサ・
カード４００（図４および図５）を使用することもでき
る。プロセッサ・カード４００は、プレーナ３００に取
り外し可能に取り付けられ、かつ電気的に接続されてい
る。図３の要素で、図４および図５の要素と番号が同じ
ものは同一である。

【００２５】図４を参照すると、プレーナ３００は、プ
リント回路板（ＰＣＢ）３０１を備えており、その上に
プリント回路板の配線または回路で相互接続された各種
コンポーネントが取り付けられる（たとえば表面実装さ
れる）。そのようなコンポーネントとしては、プロセッ
サ・カード４００のエッジ４１６を差し込んで、プロセ
ッサ・カード４００をプレーナ３００に取り外し可能に
取り付けかつ電気的に接続するための、適切な市販の電
気コネクタ３０２がある。メモリ・バンク３０８Ａ、３
０８Ｂに接続してシステム主記憶装置またはランダム・
アクセス・メモリを形成するための、複数の単一インラ
イン・メモリ・モジュール（ＳＩＭＭ）コネクタ３０６
もプリント回路板３０１上に取り付けられている。コン
ピュータ・システム１００に追加しまたは組み込むこと
のできるさまざまな拡張アダプタおよびオプションに接
続するための、１本または複数の入出力バスまたは拡張
コネクタ２３２もプリント回路板３０１に取り付けられ
ている。たとえば、固定ディスク・ドライブ１０６を、
コネクタ２３２に接続されたディスク制御装置を持つア
ダプタ・カード（図示せず）に接続することができる。
各コネクタは、上述のマイクロチャネル・アーキテクチ
ャに適合する種類の市販のコネクタであることが好まし
い。

【００２６】プレーナ３００には、キーボード・コネク
タおよびマウス・コネクタ２７８、２８０に接続された
割込み制御装置２５４およびキーボード／マウス制御装
置２４４、ディスケット・コネクタ２８２に接続された
ディスケット制御装置またはディスケット・アダプタ２
４６、ならびにシステムに各種入出力装置を接続できる
ようにするシリアル・コネクタ２７６およびパラレル・
コネクタ２７４に接続されたシリアル・アダプタ２４０
およびパラレル・アダプタ２３８が取り付けられてい
る。プリント回路板３０１には、システムに必要な電源
を供給する電源ユニット（図示せず）に接続するための
システム電源コネクタ２０５が取り付けられている。プ
リント回路板３０１上に不揮発性ＲＡＭ２４８およびク
ロック／ＣＭＯＳ ＲＡＭ ２５０も取り付けられてい
る。プリント回路板３０１には、タイミング信号を提供
するための各種の発振器（図示せず）と、周知の方式で
回路の各セクションを分離するためのバッファ３４２、
３４４（すべては図示せず）も取り付けられている。

【００２７】プリント回路板３０１の配線は、図示する
ような各種コンポーネントを相互接続するものであり、
３つのグループに分かれている。３つのグループとは、
メモリ・バス３１０（線３２４〜３３８を含む）、チャ
ネル・バス３１２（アドレス・バス３２２、データ・バ
ス３２０、および制御バス３１８を含む）、ならびに割
込み線３１４、３１６を含むその他の信号線であり、こ
れら全てのグループの配線は、コネクタ３０２、４１６
を介してプリント回路板４０１上の該当する配線に接続
されている。チャネル・バス３１２には、プレーナ機能
バス３１９もタップ接続されている。

【００２８】図５を参照すると、プレーナ３００上に取
り外し可能に取り付けられるプロセッサ・カード４００
が示されている。プロセッサ・カード４００は、プロセ
ッサ２０２、オプションの数値計算補助プロセッサ２０
４、オプションのキャッシュ制御装置２０６、オプショ
ンのキャッシュ・メモリ２０８、直接メモリ・アクセス
（ＤＭＡ）制御ユニット２２０、バス制御ユニット２１
４、メモリ制御ユニット２５６、ファームウェア・サブ
システム２４２、およびパリティ・チェック・ユニット
４０２、４０４を含む複数の適切な市販のコンポーネン
トを取り付けた（たとえば表面実装した）プリント回路
板（ＰＣＢ）４０１を含む。プロセッサ２０２は、イン
テル８０４８６など、３２ビットのデータ経路を有し、
３２ビットのアドレス指定機能を提供する高性能タイプ
のものであることが好ましい。もちろん、インテル８０
３８６などのプロセッサも使用できる。残りのコンポー
ネントは、通常通り、そのようなプロセッサと互換性を
持つものを選択する。図のように、複数のバッファ４０
６、４０８、４１０、４１２、４１４が接続される。バ
ッファは回路間で選択的な分離または接続を実現し、さ
まざまな部分を同時に使用して、たとえば、入出力ユニ
ットと主記憶装置３０８Ａ、３０８Ｂの間でデータを移
動する一方で、プロセッサ２０２とキャッシュ・メモリ
２０８の間で他のデータを移動することができる。上記
のコンポーネントはすべて、エッジ・コネクタ４１６で
終端するプリント回路板４０１のプリント配線回路で相
互に適宜電気的に接続される。エッジ・コネクタ４１６
は図４に示すプレーナ３００上のエッジ・コネクタ３０
２に挿入可能であり、したがってプレーナ３００とプロ
セッサ・カード４００が電気的および機械的に相互接続
可能である。

【００２９】プリント回路板４０１の配線回路は、デー
タ線４２０、アドレス線４２２、および制御線４２４を
含むローカル・バス４１８を備えている。図５に示すよ
うに、これらの線はそれぞれ、プロセッサ２０２を、オ
プションの数値演算コプロセッサ２０４、オプションの
キャッシュ制御装置２０６、およびオプションのキャッ
シュ・メモリ２０８と相互接続する。残りの回路には一
般に、割込み線３１６、チャネル・バス線３１２、およ
びメモリ・バス線３１０が含まれる。チャネル・バス線
３１２は、制御バス線３１８、データ・バス線３２０、
およびアドレス・バス線３２２を含む。メモリ・バス線
３１０は、多重化メモリ・アドレス線３２４、３３２、
メモリ・バンク３０８Ａ、３０８Ｂ用の行アドレス・ス
トローブ（ＲＡＳ）線３２８、３３６、列アドレス・ス
トローブ（ＣＡＳ）線３３８、データ・バスＡ線３２６
およびデータ・バスＢ線３３４、ならびにパリティ・チ
ェックによるエラー・チェックまたはＥＣＣチェックに
使用される線３３０を含む。発振器２０７は、図のよう
に、コンピュータ・システム１００に適切なクロック信
号を提供するように接続される。図を簡単にするため、
図３、図４、および図５では、リセット、接地、電源オ
ンなどの一定の線は省略してある。

【００３０】プレーナ３００およびプロセッサ・カード
４００を有するパーソナル・コンピュータ・システム１
００の操作中、プロセッサ・カード４００は、プレーナ
３００に電気的および機械的に接続され、通常はプレー
ナ４００に対して垂直な平面として位置する。

【００３１】ＡＢＩＯＳのロードおよびアクセス：シス
テム・ファームウェアは、電源オン自己試験プログラム
（ＰＯＳＴ）および基本入出力システム・プログラム
（ＢＩＯＳ）を含む。ＢＩＯＳはさらに、互換性ＢＩＯ
Ｓ（ＣＢＩＯＳ）と、拡張ＢＩＯＳ（ＡＢＩＯＳ）を含
む。ＰＯＳＴプログラムは、システムに初めて電源を入
れて、パーソナル・コンピュータ・システム１００を初
期設定する際に実行される１組の命令である。ＢＩＯＳ
は、プロセッサ２０２と入出力装置との間のデータおよ
び制御命令の転送を容易にする１組の命令である。

【００３２】無媒体環境では、無媒体システム・ユニッ
ト（たとえば、１０２Ｂ）は、システム・ユニット１０
２Ｂ内でリモート初期プログラム・ロード（ＲＩＰＬ）
機能を提供するための適切なネットワーク・アダプタま
たはカード（図示せず）を含む。このカードは、たとえ
ば１つのコネクタ２３２に接続される。ＲＩＰＬプログ
ラムを用いると、固定ディスク１０６やディスケット１
０８などのローカル記憶装置ではなく、ネットワーク・
サーバ１０２からオペレーティング・システムをブート
（立上げ）することができる。ＲＩＰＬは、単にリモー
ト・プログラム・ロード（ＲＰＬ）と呼ばれることもあ
り、これらの用語は相互に言い換えが可能である。ＲＰ
Ｌは当技術分野で周知である。

【００３３】ＰＯＳＴプログラムは、ブート装置の発見
とブート・レコードのロードを試みるブートストラップ
・プログラムを含む。通常、ブート装置はハードファイ
ル１０６またはディスケット・ドライブ１０８である。
ディスケット・ドライブ１０８が動作するには、ブート
・ディスケットまたはオペレーティング・システム・デ
ィスケットが必要である。ＰＯＳＴプログラムはブート
装置からブート・レコードをロードするのに成功した場
合、ブート・レコードに制御を移し、ＰＯＳＴブートス
トラップ・プログラムの動作を完了する。ブート・レコ
ードがロードできず、ＲＰＬアダプタが存在する場合、
ＰＯＳＴプログラムはＲＰＬプログラムに制御を移す。
ＲＰＬプログラムが存在しない場合、ＰＯＳＴプログラ
ムはユーザに対して、ブート・ソースが必要なことを示
すプロンプトを出す。ＣＢＩＯＳは、コンピュータのブ
ートストラップ動作に不可欠である。ＣＢＩＯＳは、ハ
ードファイル１０６およびディスケット・ドライブ１０
８へのアクセスを含むいくつかのサービスを提供する。
ＡＢＩＯＳは、要求時に初期設定され、通常ＰＯＳＴブ
ートストラップ・プロセスの必須の部分ではない。

【００３４】図６を参照する。クライアント１０２Ｂま
たはサーバ１０２（図２）用のシステム・アドレス空間
５００のメモリ・マップを示している。システム・アド
レス空間５００は、プロセッサ２０２によってアドレス
可能な複数のメモリ・アドレス領域５０２、５０４、５
０６、５０８、５１０を含む。下位メモリ領域５０２
は、実モード・プログラムが動作する従来の互換空間で
ある。たとえば、ＤＯＳとＣＢＩＯＳはどちらも実モー
ド・プログラムである。ビデオ領域５０４は、物理位置
Ａ００００ ｈｅｘないし物理位置ＢＦＦＦＦ ｈｅｘ
の１２８Ｋバイトのアドレス空間、すなわちＡ０００
ｈｅｘセグメントおよびＢ０００ ｈｅｘセグメントを
占有する（セグメントとは、１６バイト境界、すなわち
パラグラフ境界上で位置合せされた６４Ｋバイトの領域
を記述するときに使用される実モード用語である）。ビ
デオ領域５０４は、ビデオ再生成バッファを提供する。
すなわちこれらのバッファに格納されるデータが、コン
ピュータ・ディスプレイ１０４上の表示を定義する。機
能（feature）領域５０６は、物理位置Ｃ００００ｈｅ
ｘないし物理位置ＤＦＦＦＦ ｈｅｘの１２８Ｋバイト
のアドレス空間、すなわちＣ０００ ｈｅｘセグメント
およびＤ０００ ｈｅｘセグメントを占有する。機能領
域５０６は、アダプタ・ファームウェアを格納するため
に使用される。この領域もバッファ空間を提供すること
ができる。たとえば、小型コンピュータ・システム・イ
ンタフェース（ＳＣＳＩ）ディスク制御装置アダプタ
は、動作中に機能領域５０６に格納されるＰＯＳＴプロ
グラム、ＣＢＩＯＳプログラム、およびＡＢＩＯＳプロ
グラムを含むアダプタ・ファームウェアＲＯＭを備えて
いる。システム・ファームウェア領域５０８は、物理位
置Ｅ００００ ｈｅｘないし物理位置ＦＦＦＦＦ ｈｅ
ｘの１２８Ｋバイトのアドレス空間、すなわちＥ０００
ｈｅｘセグメントおよびＦ０００ ｈｅｘセグメント
を占有する。システム・ファームウェア領域５０８は、
ＰＯＳＴプログラムおよびＢＩＯＳプログラムを含むシ
ステム・ファームウェアを格納する。１Ｍバイト境界よ
り上の領域は、上位メモリ領域または拡張メモリ領域５
１０である。上位メモリ領域５１０は、ＯＳ／２オペレ
ーティング・システムなどのオペレーティング・システ
ムが使用する。

【００３５】拡張（Extended）メモリとは、１Ｍバイト
のアドレス位置より上のメモリを指す。基本（Expande
d）メモリとは、１Ｍバイトのアドレス位置より下の区
域に切り替えられるバンクであるメモリを指す。基本メ
モリ・バンクの切替えにより、実モード・アプリケーシ
ョンは、実モード・アドレス空間で直接アドレス可能な
物理メモリよりも多くの物理メモリにアドレスできるよ
うになる。基本メモリの動作では、実モード・アドレス
空間に、使用可能なアドレス空間またはウィンドウが存
在する必要がある。また、基本メモリのプログラムでバ
ンク切替えを管理する必要もある。基本メモリ・ウィン
ドウの共通位置は、機能空間５０６とシステム・ファー
ムウェア空間５０８である。基本メモリ・ウィンドウの
使用可能な空間の量を最大限にすることは、パーソナル
・コンピュータ・システムの競争力強化に必須である。

【００３６】図７を参照すると、ファームウェア・イメ
ージは、ＡＢＩＯＳ部分５５４、ＣＢＩＯＳ部分５５
２、およびＰＯＳＴ部分５５０を含む。ＩＢＭ ＳＣＳ
Ｉアダプタ・カードなどのアダプタ・カード・ファーム
ウェアでは、ＡＢＩＯＳ部分のサイズは約１１Ｋバイト
である。ＩＢＭ ＰＳ／２モデル９５ＸＰ４８６などの
システム・ファームウェアでは、ＡＢＩＯＳ部分のサイ
ズは約３２Ｋバイトである。アダプタ・カード・ファー
ムウェアでもシステム・ファームウェアでも、ＡＢＩＯ
Ｓはアドレス空間全体のかなりの部分を使用する。シス
テム・ファームウェアの場合、約３２Ｋバイトのサイズ
であるＡＢＩＯＳはシステム・ファームウェア空間５０
８（図６）の２５％を占める。８つの機能スロットを備
えたコンピュータ・システムの場合、機能ファームウェ
ア空間を均等に分配すると、１スロットまたは１アダプ
タ当たりの機能空間（図６）５０６は１６Ｋバイトとな
る。ＡＢＩＯＳサイズが１１Ｋバイトだと、１６Ｋバイ
ト範囲の約７０％を使用することになる。また、１６Ｋ
バイトの範囲を超えるアダプタもある。

【００３７】図８を参照すると、オペレーティング・シ
ステムのブートストラップおよび初期設定プロセスの流
れ図が示されている。コンピュータ・システムの電源を
オンにし電源オン自己試験が完了した後、ステップ６０
０で、オペレーティング・システムがブートストラップ
を開始する。次いでステップ６０２で、オペレーティン
グ・システムは予備初期設定の一部を開始する。オペレ
ーティング・システムの予備初期設定の種類および範囲
は周知である。次にステップ６０４で、オペレーティン
グ・システムはＡＢＩＯＳパッチ・モジュールまたはＡ
ＢＩＯＳパッチ・ファイルをロードする。このパッチ
（patch）ファイルは、通常オペレーティング・システ
ム・ブート装置上に常駐し、既存の常駐ＡＢＩＯＳプロ
グラム・コードの機能の訂正および強化を行う。ＡＢＩ
ＯＳプログラム・モジュールは、ＡＢＩＯＳ．ＳＹＳな
どの制御ファイルをリストすることができる。このＡＢ
ＩＯＳ．ＳＹＳリストは、ＭＯＤＵＬＥ１．ＢＩＯ、Ｍ
ＯＤＵＬＥ２．ＢＩＯなどＡＢＩＯＳモジュールの名前
を含むテキスト・ファイルとすることができる。命名規
則の選択は、設計上の選択の問題である。オペレーティ
ング・システムは、ステップ６０４でＡＢＩＯＳパッチ
・モジュールをロードした後、ステップ６０６でＡＢＩ
ＯＳを初期設定することができる。ＡＢＩＯＳは、ＣＢ
ＩＯＳ機能呼出しの発行によって初期設定される。ステ
ップ６０６でＡＢＩＯＳを初期設定した後、ステップ６
０８で、オペレーティング・システムはさらに初期設定
を続行することができる。

【００３８】ＣＢＩＯＳは、ＡＢＩＯＳの初期設定をサ
ポートする２つの機能呼出しを提供する。これらの呼出
しは、ソフトウェア割込み１５ ｈｅｘ（ＩＮＴ １５
Ｈ）と定義されるＣＢＩＯＳのシステム・サービス・イ
ンタフェースを通じてアクセスされる。第１の機能呼出
しは、システム・パラメータ・テーブル作成機能であ
り、ＡＨレジスタに格納される０４の値によって示され
る（この機能呼出しの略記法はＡＨ＝０４である）。Ａ
Ｈ＝０４呼出しのエントリに必要なのは、呼出し側がシ
ステム・パラメータ・テーブルを作成したいメモリ・バ
ッファの位置を指すポインタ（ＥＳ：ＤＩで表記）と、
ＡＢＩＯＳ拡張域を示す、オフセットが０に想定された
セグメント（ＤＳで表記、該当するポインタはＤＳ：０
である）である。第２の機能呼出しは、初期設定テーブ
ル作成機能であり、ＡＨレジスタに格納される０５の値
によって示される（ＡＨ＝０５）。ＡＨ＝０５呼出しの
エントリに必要なのは、呼出し側が初期設定テーブルを
作成したいメモリ・バッファの位置を指すポインタ（Ｅ
Ｓ：ＤＩ）と、ＡＢＩＯＳ拡張域を示す、オフセットが
０に想定されたセグメント（ＤＳ）である。ＡＢＩＯＳ
初期設定は、「ＩＢＭパーソナル・システム／２および
パーソナル・コンピュータＢＩＯＳインターフェース技
術解説書（IBM Personal System/2 and Personal Compu
ter BIOS Interface Technical Reference Manual）」
により明確に定義されている。

【００３９】図９を参照すると、本発明のモジュール式
ＡＢＩＯＳの図が示されている。ＡＢＩＯＳ５５４は複
数のモジュール７０２〜７０８を含む。これらのモジュ
ールは、その機能に従ってセグメント化することが好ま
しい。モジュール１ ７０２はＡＢＩＯＳ初期設定／制
御モジュールである。ＡＢＩＯＳ初期設定については図
１０に関して説明する。典型的な種類のＡＢＩＯＳモジ
ュールには、ビデオ、ディスケット、ディスク、プリン
タ・ポート、キーボード、およびマウスに対応するもの
がある。本発明のＡＢＩＯＳの拡張転送機構では、ＡＢ
ＩＯＳ５５４は他のファームウェアと物理的に分離さ
れ、モジュール化されて、ディスケット７００またはそ
の他の媒体上にファイルとしてパッケージされている。
他のファームウェアと物理的に分離することにより、フ
ァームウェア・アドレス空間５０６、５０８内でＡＢＩ
ＯＳが占める空間が解放される。このＡＢＩＯＳ ５５
４の移動は、システム・ファームウェアＡＢＩＯＳと機
能空間ＡＢＩＯＳの両方に適用される。したがって、シ
ステム・ファームウェア空間５０６中で通常はＡＢＩＯ
Ｓが占める空間と、機能空間５０８中で通常はＡＢＩＯ
Ｓが占める空間とが解放される。

【００４０】図１０を参照すると、ＡＢＩＯＳ初期設定
の流れ図が示されている。ＩＮＴ１５Ｈ ＡＢＩＯＳ初
期設定呼出しＡＨ＝０４およびＡＨ＝０５は、ＡＨ＝０
４、ＡＨ＝０５の順序で順次実行される。ＣＢＩＯＳ呼
出しステップ８００で、オペレーティング・システムま
たは他のソフトウェア・プログラムが、ＣＢＩＯＳシス
テム・サービス・コールＡＨ＝０４およびＡＨ＝０５に
より、ＡＢＩＯＳ初期設定機能にアクセスする。ＡＨ＝
０４呼出しとＡＨ＝０５呼出しは、同様な制御シーケン
スを持つ。ステップ８０２で、制御のリダイレクトが行
われる。すなわち、ＣＢＩＯＳシステム・サービス・コ
ールは、ＲＡＭ拡張域に存在するＡＢＩＯＳ初期設定プ
ログラムに制御をリダイレクトする。ＣＢＩＯＳシステ
ム・サービスがＡＢＩＯＳ初期設定を開始すると、シス
テム・ファームウェアに常駐するＣＢＩＯＳシステム・
サービス・コードがまず現在はＲＡＭに存在するＡＢＩ
ＯＳ初期設定プログラムを見つけ出し、これに制御を移
す（リダイレクト）。具体的に言うと、ステップ８００
でシステム・ファームウェアに存在するＣＢＩＯＳシス
テム・サービス・プログラムがシステム・サービス・コ
ールを獲得し、現在はＲＡＭにあるＡＢＩＯＳ初期設定
機能にこの呼出しをリダイレクトする。このリダイレク
トは、"ＤＳ"レジスタで指定されるセグメントのオフセ
ット０から開始する、ＡＢＩＯＳヘッダ内のエントリを
用いた間接呼出しによって実行する。このＡＢＩＯＳヘ
ッダについては、図１１に関してより詳細に説明する。
ステップ８０２で、ＤＳ：［ＡＢＩＯＳＩＮＩＴ］で指
定されるアドレスへの呼出しが実行され、したがって現
在システムＲＡＭ内にあるＡＢＩＯＳプログラムにＡＢ
ＩＯＳ初期設定操作が移される。ＡＢＩＯＳＩＮＩＴに
ついては、図１１に関して詳細に説明する。呼出しの代
わりにジャンプを使用することもでき、呼出しかジャン
プかの選択は、周知の設計上の選択の問題である。

【００４１】図１１を参照すると、ＡＢＩＯＳモジュー
ルのヘッダが示されている。このヘッダは、オフセット
＋１０Ｈから始まる拡張ヘッダ領域を含む。拡張ヘッダ
のサイズは、バイト単位で表した拡張ヘッダ長であり、
エントリ＋０ＥＨの値で示される。値が２の場合、拡張
ヘッダがエントリ＋１０Ｈより先の２バイトを含むこと
を示し、値が４の場合は、拡張ヘッダがエントリ＋１０
Ｈより先の４バイトを含むことを示すというようになっ
ている。拡張ヘッダのエントリにアクセスする必要があ
るのは、拡張ヘッダのサイズに当該エントリが含まれる
場合だけである。オフセット＋１０Ｈ（１０ｈｅｘバイ
ト、すなわち１０進数で１６バイトのオフセット）のフ
ィールドは、本発明以前は予約フィールドであったが、
本発明ではＡＢＩＯＳサポート判別ルーチンのオフセッ
トを格納する。ＡＢＩＯＳサポート判別ルーチンは、そ
のモジュールがコンピュータ・システムに適用されるか
どうかを判定する。ＡＢＩＯＳサポート・ルーチンは、
呼び出されると、「適用される」または「適用されな
い」ことを示す値を返す。たとえば、「適用されない」
ことを示すのに０の値を使用し、「適用される」ことを
示すのに非０の値を使用することができる。オフセット
＋１４Ｈ（１４ｈｅｘバイトすなわち１０進数で２０バ
イトのオフセット）のフィールドは、ＡＢＩＯＳ初期設
定プログラムのオフセットを格納する。＋１４Ｈのテー
ブル・エントリをＡＢＩＯＳＩＮＩＴと呼ぶ。これらの
ＡＢＩＯＳ初期設定プログラムは、ＣＢＩＯＳシステム
・サービス関数ＡＨ＝０４およびＡＨ＝０５を使ってア
クセスされる。オフセット＋１６Ｈ（１６ｈｅｘバイト
すなわち１０進数で２２バイトのオフセット）のフィー
ルドは、本発明以前は予約フィールドであったが、本発
明ではタイプ値を格納する。タイプ値は、ＡＢＩＯＳモ
ジュールのタイプを示す。ＡＢＩＯＳモジュール・タイ
プには、「制御」（システム）モジュール・タイプ、
「モジュラー（modular）」タイプ、および「パッチ」
タイプがある。たとえば、制御モジュール・タイプに
１、モジュラー・モジュール・タイプに２、パッチ・モ
ジュール・タイプに３の値を割当てることができる。も
ちろん、ヘッダを拡張し入口点フィールドを提供するた
めの他の手段も可能であり、かつ周知の設計上の選択の
問題である。他のテーブル・エントリについては、前掲
の「ＩＢＭパーソナル・システム／２およびパーソナル
・コンピュータＢＩＯＳインターフェース技術解説書」
のＡＢＩＯＳの節に記載されている。

【００４２】再び図１０を参照すると、ＡＢＩＯＳ初期
設定の走査動作には、モジュラー走査、ＲＯＭ走査、お
よびＲＡＭ走査という３つのフェーズがある。ＡＢＩＯ
Ｓ初期設定ではモジュラー走査が実行され、モジュラー
走査ステップ８０４で、モジュラー・タイプのＡＢＩＯ
Ｓモジュールが見つけられ初期設定される。モジュラー
・タイプのＡＢＩＯＳモジュールは、前述の、拡張ヘッ
ダのタイプ・フィールドの「モジュラー」タイプ値によ
って識別される。次にＡＢＩＯＳ初期設定ではＲＯＭ走
査動作が実行され、ＲＯＭ走査ステップ８０６で、アダ
プタ・ファームウェア・アドレス空間に存在するアダプ
タＢＩＯＳが見つけられ初期設定される。ＲＯＭ走査で
は、機能空間またはアダプタ・ファームウェア空間（図
６参照）で特定のヘッダ・パターンが探索される。ＡＢ
ＩＯＳ初期設定では次にＲＡＭ走査が実行され、ＲＡＭ
走査ステップ８０８で、ＲＡＭロード済みエクステンシ
ョンまたはＲＡＭロード済みパッチとして存在するＡＢ
ＩＯＳが見つけられ初期設定される。ＲＡＭ走査では、
「モジュラー」タイプのモジュールは無視される。ＡＢ
ＩＯＳ初期設定モジュールはどの走査フェーズ中もそれ
自体は走査しない。ＲＡＭ走査ステップ８０８が完了す
ると、初期設定完了ステップ８１０でＡＢＩＯＳを初期
設定するシステム・サービス・コールが完了し、呼出し
側に制御が返される。

【００４３】図１２を参照すると、拡張モジュール・ロ
ード手順の流れ図が示されている。図１２の拡張ロード
手順では、図８の従来技術のステップ６０４が拡張され
ている。制御ファイル処理ステップ１０００で、先に図
８に関して説明した制御ファイル、すなわちＡＢＩＯ
Ｓ．ＳＹＳファイルが処理される。制御ファイルが開か
れて読み取られ、ファイルの内容がファイル名のリスト
として解釈される。モジュール・ロード・ステップ１０
０２で、制御ファイルの各エントリが順次読み取られ、
ロードされる。モジュール・ヘッダ（図１１参照）に存
在するモデル値、サブモデル値、および改訂値が読み取
られる。突合せステップ１００４で、モデル値、サブモ
デル値、および改訂値が、コンピュータ・システム内に
格納された対応する値と合致するかどうかが判定され
る。モジュール・ヘッダのモデル値およびサブモデル値
は当該システムの対応する値と一致しなければならず、
同じくヘッダの改訂値はシステムの対応する改訂値以上
でなければならない。さらに、モジュールのモデル値、
サブモデル値、または改訂値をワイルドカード値とする
ことができる。ワイルドカード値は、無条件の一致を示
す０など所定の値とすることができる。突合せステップ
１００４のテストでモジュールがコンピュータ・システ
ムと互換性がないと判定されると、そのモジュールは放
棄され、次のモジュール・ステップ１０１４で、制御フ
ァイルの次のエントリに処理が移る。突合せステップ１
００４のテストでモジュールがこの時点でコンピュータ
・システムと互換性があると判定された場合、処理はヘ
ッダ・ステップ１００６に進む。ここでは、モジュール
・ヘッダがチェックされ、それが、有効なサポート判別
ルーチン・オフセットが存在する拡張ヘッダであるかど
うかが判定される。拡張ヘッダ・フィールドは、少なく
とも２の値でなければならず、サポート判別ルーチン・
フィールドは非０でなければならない。ヘッダ・ステッ
プ１００６のテストでモジュール・ヘッダが適切な拡張
ヘッダでないと判定された場合、処理はモジュール適用
ステップ１０１２に進む。ヘッダ・ステップ１００６の
テストでモジュール・ヘッダが適切な拡張ヘッダである
と判定された場合は、サポート判別ルーチン呼出しステ
ップ１００８で、サポート判別ルーチンが呼び出され
る。サポート判別ルーチンの呼出しは、呼出し命令によ
って行うことができる。リターン値チェック・ステップ
１０１０で、サポート判別ルーチンから提供されるリタ
ーン値がチェックされる。サポート判別ルーチン・リタ
ーン値が０の場合、そのモジュールは放棄され、処理
は、次のモジュール・ステップ１０１４に進む。サポー
ト判別ルーチン・リターン値が非０の場合は、ステップ
１０１２で、現モジュールがこのコンピュータ・システ
ムに適用されるとみなされる。次に、処理がステップ１
０１４に進む。サポート判別ルーチンは、１モジュール
−複数システムの構成をサポートする。サポート判別ル
ーチンは、モジュールとシステムを動的に関連付ける。

【００４４】所与のシステムについてのＡＢＩＯＳ制御
ファイルは、モジュールの包括的リスト、または当該所
与のシステムのみに適用されるモジュールのリストとす
ることができる。ＡＢＩＯＳ制御ファイルが包括的リス
トの場合、サポート判別ルーチンは、常駐するモジュー
ルと常駐しないモジュールとを分類する。ＡＢＩＯＳ制
御ファイルが特定システムに適用可能なファイルだけの
リストである場合、不要なファイルをロードし放棄する
という追加のオーバヘッドがなくなる。しかし、単一の
制御ファイルを維持する方が好ましい場合もある。

【００４５】 ＡＢＩＯＳの構成およびインストレーション： 図１３を参照すると、本発明のロード可能ＡＢＩＯＳ要
求バイト（ＬＡＲＢ）１０００を格納するための記憶位
置を含む不揮発性ＲＡＭ２４８の図が示されている。不
揮発性ＲＡＭ２４８は、通常通り標準の入出力コマンド
で読み取られ書き込まれる。ＬＡＲＢ１０００は、シス
テムがロード可能ＡＢＩＯＳを必要とするかどうかを示
す。ＬＡＲＢ１０００の初期設定については、以下で図
１４を参照して説明する。ＬＡＲＢ１０００を使用する
プログラム（たとえば、オペレーティング・システム）
のインストレーションについては、以下で図１５を参照
して説明する。

【００４６】図１４を参照すると、アダプタ記述プログ
ラム（ＡＤＰ）の動作の流れ図が示されている。アダプ
タ記述プログラムは、構成設定プログラムと共働して、
システムがロード可能ＡＢＩＯＳを必要とすることを示
すように不揮発性ＲＡＭ２４８を初期設定する。構成設
定プログラムの実行中、当該構成設定プログラムは１つ
または複数のアダプタ記述プログラムを実行することが
できる。アダプタ記述ファイル（ＡＤＦ）は、Ｅｘｅｃ
などのキーワードを含む。Ｅｘｅｃは、アダプタ記述プ
ログラムの実行を呼び出すのに使用される。構成設定プ
ログラム、アダプタ記述ファイル、およびアダプタ記述
プログラムの詳細な説明は、「ＩＢＭパーソナル・シス
テム／２ハードウェア・インターフェース技術解説書−
アーキテクチャ（IBM Personal System/2 Hardware Int
erface Technical Reference - Architectures）」（１
９９０年１０月）のＳｅｔｕｐの節にある。アダプタ記
述ファイルは、たとえば入出力スロット２３２にインス
トールされるアダプタなどの、システム・ユニットにイ
ンストールされるあらゆるアダプタに必要である。シス
テム１００用のアダプタ記述ファイルも存在することが
できる。図１４の流れ図は、ロード可能ＡＢＩＯＳを必
要とするサブシステム（たとえば、アダプタまたはシス
テム）をサポートするアダプタ記述プログラムだけに組
み込まれる。

【００４７】動作に際しては、ステップ１００２で、構
成設定プログラムが、アダプタ記述プログラムの実行を
開始する。アダプタ記述プログラムは、ステップ１００
４で、ＬＡＲＢ値を１６進値Ａ１など所定のサイン（si
gnature）値と突き合わせてチェックする。ＬＡＲＢ１
０００は、不揮発性ＲＡＭ２４８からＬＡＲＢ値を読み
取ることによって獲得される。ＬＡＲＢ１０００は、不
揮発性ＲＡＭから直接またはＣＢＩＯＳインタフェース
を通じて読み取ることができる。ＬＡＲＢ１０００が前
記のサイン値と等しくない場合、ステップ１００６で、
アダプタ記述プログラムがＬＡＲＢ１０００を当該サイ
ン値に設定する。ステップ１００６でＬＡＲＢ１０００
が所定のサイン値に設定された後、ステップ１００８
で、アダプタ記述プログラムが続行する。ステップ１０
０４でＬＡＲＢ１０００がサイン値と等しくない場合、
ＬＡＲＢ１０００の更新は必要でなく、制御はステップ
１００８に進む。ＬＡＲＢ１０００にサイン値が格納さ
れると、この値は、システムがロード可能ＡＢＩＯＳを
サポートすることを示す。ＬＡＲＢ１０００にサイン値
でない値が格納されると、この値は、システムがロード
可能ＡＢＩＯＳをサポートしないことを示す。

【００４８】図１５を参照すると、ＡＢＩＯＳおよびＬ
ＡＲＢ１０００に関連するプログラム（たとえば、オペ
レーティング・システム）インストール手順の流れ図が
示されている。オペレーティング・システムのインスト
レーションは、ステップ１１００でオペレーティング・
システム・インストレーション・プログラムの予備ロー
ドおよび初期設定から開始する。このインストレーショ
ン・プログラムは次に、ステップ１１０２で、不揮発性
ＲＡＭ２４８からＬＡＲＢ１０００を読み取る。ステッ
プ１１０４で、ＬＡＲＢ１０００が所定のサイン値（た
とえば、１６進値Ａ１）と比較される。ＬＡＲＢ１００
０がこのサイン値と等しい場合、ステップ１１０６で、
インストレーション・プログラムが、１つまたは複数の
サポート・ディスケットを要求するプロンプトを出す。
これらのサポート・ディスケットは、インストール中の
プログラム（たとえば、オペレーティング・システム）
を動作させるのに必要なすべてのＡＢＩＯＳを含む。次
に、ステップ１１０８で、必要なＡＢＩＯＳサポート・
モジュール（プログラム）が、インストレーションのタ
ーゲット（たとえば、ハードファイル１０６）である媒
体上にロードされる。ＡＢＩＯＳロード・ステップが完
了すると、１１１０でインストレーション手順が続行す
る。ステップ１１０４でＬＡＲＢ１０００が当該サイン
値と等しくない場合、ＡＢＩＯＳサポート・ディスケッ
トは必要でなく、初期設定プログラムはステップ１１１
０に進む。

【００４９】ロード可能ＡＢＩＯＳ要求バイト（ＬＡＲ
Ｂ）１０００は、様々なコンピュータ・システム構成を
サポートする。本発明以前のコンピュータ・システムも
サポートされる。ＬＡＲＢ１０００とサイン値が等しく
ならず、インストレーション・プログラム側で付加動作
が生じないからである。（ロード可能ＡＢＩＯＳを要求
する）新規のシステムは、ＬＡＲＢ１０００を認識する
インストレーション・プログラムによってサポートされ
る。（ロード可能ＡＢＩＯＳを要求する）新規の機能ア
ダプタを備えられれば、以前のシステムも、その構成フ
ェーズ中にＬＡＲＢ１０００が設定されるのでサポート
される。

【００５０】以上、本発明の好ましい実施例について説
明したが、本発明の趣旨、範囲、および教示から逸脱す
ることなく、様々な細部の変更が可能であることが当業
者には理解されよう。たとえば、好ましい実施例では、
インテル社のプロセッサおよびＩＢＭ社のＰＳ／２ マ
イクロチャネル・バスを例として使用したが、本発明
は、他のタイプのプロセッサまたは他のタイプのバス、
あるいはその両方で実施することもできる。

【００５１】

【発明の効果】ロード可能な分離されたモジュール式の
ＡＢＩＯＳを提供すると、コンピュータ・システムに複
数の利点が提供される。ＡＢＩＯＳをモジュール式とす
ることで、ＡＢＩＯＳの保守容易性を強化する。モノリ
シックＡＢＩＯＳは１対１であり、１システム当たりの
ＡＢＩＯＳが１つである。モジュール式ＡＢＩＯＳは１
対多数であり、１つのＡＢＩＯＳモジュールで、複数の
異なるシステム上の所与のサブシステム（たとえば、デ
ィスケット）がサポートできる。モノリシックＡＢＩＯ
Ｓは、システムごとに維持される。モジュール式ＡＢＩ
ＯＳはコンポーネント（機能）ごとに維持される。ＡＢ
ＩＯＳをロード可能なものとすることで、システム・フ
ァームウェア空間５０８と機能空間５０６の両方の使用
可能アドレス空間の量を増やす。システム・ファームウ
ェア空間５０８と機能空間５０６の使用可能アドレス空
間の量が増えると、基本メモリ管理プログラムの動作が
可能になり、かつ強化される。また、システム・ファー
ムウェア空間５０８と機能空間５０６の使用可能アドレ
ス空間の量が増えると、それぞれの空間により大きなＰ
ＯＳＴプログラムおよびＣＢＩＯＳプログラムが常駐で
きる。また、ＡＢＩＯＳの開発、テスト、分配、および
保守が簡単になる。というのは、ＡＢＩＯＳがＰＯＳＴ
−ＣＢＩＯＳ−ＡＢＩＯＳバンドルの一部ではなく単一
のエンティティだからである。

【図面の簡単な説明】

【図１】典型的なパーソナル・コンピュータ・システム
を示す斜視図である。

【図２】典型的なローカル・エリア・ネットワークを示
す図である。

【図３】図１のコンピュータ・システム用の一体型プレ
ーナ（マザーボード）を示す概略ブロック図である。

【図４】図１のコンピュータ・システムの代替プレーナ
を示す概略ブロック図である。

【図５】図４の代替プレーナと共に使用されるプロセッ
サ・カードの概略ブロック図である。

【図６】図１のコンピュータ・システムのシステム・ア
ドレス空間を示す図である。

【図７】典型的なファームウェア・メモリ・マップを示
す図である。

【図８】ＡＢＩＯＳに関連するシステム初期設定シーケ
ンスを示す流れ図である。

【図９】ＡＢＩＯＳの拡張転送機構を示す図である。

【図１０】ＡＢＩＯＳ初期設定の内部形式を示す流れ図
である。

【図１１】ＡＢＩＯＳプログラム・モジュール・ヘッダ
を示す図である。

【図１２】ＡＢＩＯＳモジュールの拡張ロード手順を示
す図である。

【図１３】本発明で使用されるデータ域を示す不揮発性
ＲＡＭの図である。

【図１４】本発明に関連する構成方法を示す流れ図であ
る。

【図１５】ＡＢＩＯＳに関連するオペレーティング・シ
ステム・インストール動作を示す流れ図である。

【符号の説明】

１００ コンピュータ・システム １０２ システム・ユニット １０６ ハードファイル ２０１ プリント回路板 ２０２ プロセッサ ２０６ キャッシュ制御装置 ２０８ キャッシュ・メモリ ２１２ システム・バッファ ２１４ バス制御ユニット ２１８ 入出力バッファ ２２０ 直接メモリ・アクセス制御ユニット ２２４ 中央アービタ ２２８ 入出力バッファ ２４２ ファームウェア・サブシステム ２４６ ディスケット・アダプタ ２４８ 不揮発性ＲＡＭ（ＮＶＲＡＭ） ２５６ メモリ制御ユニット ２６２ データ・バッファ ２６４ ランダム・アクセス・メモリ（ＲＡＭ）

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョン・ダブリュー・ブラックレッジ・ ジュニア アメリカ合衆国33487、フロリダ州ボ カ・ラトン、セコイア・レーン 304 (72)発明者 ダグラス・リチャード・ガイスラー アメリカ合衆国33434、フロリダ州ボ カ・ラトン、ヴィラ・ランテ・プレース 19979 (72)発明者 マイケル・ロバート・ターナー アメリカ合衆国33496、フロリダ州ボ カ・ラトン、クリント・モア・ロード 3279 106号 (72)発明者 デーヴィッド・アール・ブラシュケ アメリカ合衆国33426、フロリダ州ボイ ントン・ビーチ、25番アヴェニュー、サ ウス・ウェスト 1456エイ (72)発明者 メアリー・モア・ボルト アメリカ合衆国33444、フロリダ州デル レイ・ビーチ、アイビス・ドライブ 640 (72)発明者 ロバート・ギルバート・ヒリス アメリカ合衆国33486、フロリダ州ボ カ・ラトン、14番ストリート、ノース・ ウェスト 1221 (72)発明者 フランク・ジョーゼフ・シュルーダー アメリカ合衆国33487、フロリダ州ボ カ・ラトン、ウェスト・カントリー・ク ラブ・ビルディング 7337 (56)参考文献 特開 平２−214955（ＪＰ，Ａ) 特開 昭64−44539（ＪＰ，Ａ) 特開 平５−35489（ＪＰ，Ａ) プログラミングＯＳ／２ ▲Ｉ▼「カ ーネル・プログラミング編」、Ｒａｙ Ｄｕｎｃａｎ著、佐藤和彦監修、福崎俊 博訳、ｐｐ．13−29、”２章ＯＳ／２の 構造と初期化" インターフェースＮｏ．82，1984− ３，ｐｐ．231−240、「キャッシュ・デ ィスク・ユーテリティとＣＰ／Ｍ−80エ ミュレータ」 インターフェースＮｏ．150，1989− 11，ｐｐ．267−280、「ＭＩＤＩボード 用ＢＩＯＳの作成」 Ｔｈｅ Ｂａｓｉｃ Ｎｏ．103, 1991−12，ｐｐ．31−43、「ＤＯＳ５. ０実践的理解」特にｐｐ．34−37”ＤＯ Ｓ５のメモリ管理”、”ＵＭＢのサポー ト”参照 (58)調査した分野(Int.Cl.⁶，ＤＢ名) G06F 9/06 420 G06F 9/24 310

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】論理的なシステム・アドレス空間が、複数
   のメモリ・アドレス領域を含み、前記複数のメモリ・ア
   ドレス領域が、上側境界を有する下位メモリ領域と、下
   側境界を有する上位メモリ領域と、前記下位メモリ領域
   の上側境界及び前記上位メモリ領域の下側境界の間に位
   置する中間メモリ領域とを含み、前記中間メモリ領域
   が、ファームウェア情報を格納するために予約され、前
   記ファームウェア情報が、第１及び第２のマイクロコー
   ド部分から成るオペレーティング・システムのマイクロ
   コードを含み、前記第１のマイクロコード部分が、前記
   上位メモリ領域をアドレス不能なアプリケーション・プ
   ログラムを扱うことができるようにするための予備的な
   初期設定を完了するために使用され、前記第２のマイク
   ロコード部分が、前記上位、下位及び中間メモリ領域の
   うち任意のメモリ領域へのアクセスを必要とするアプリ
   ケーション・プログラムを扱うことができるように前記
   予備的な初期設定が完了した後にのみ使用されるように
   したコンピュータ・システムであって、 データ・バスに結合され、第１及び第２のモードで動作
   可能なシステム・プロセッサを備え、 前記第１のモードでは、前記システム・プロセッサが前
   記下位及び中間メモリ領域のみをアドレスすることを許
   容し、前記第２のモードでは、前記システム・プロセッ
   サが前記上位、下位及び中間メモリ領域のうち任意のメ
   モリ領域をアドレスすることを許容し、 前記データ・バスに結合され、前記データ・バスを介し
   て前記システム・プロセッサにアクセス可能な不揮発性
   メモリを備え、 前記不揮発性メモリが、前記システム・プロセッサによ
   って使用される前記第１のマイクロコード部分を格納す
   るとともに、通常は前記コンピュータ・システムに含ま
   れていない外部記憶媒体から前記コンピュータ・システ
   ムへの前記第２のマイクロコード部分のローディングを
   前記コンピュータ・システムがサポートしているか否か
   を指示する要求標識を格納し、前記要求標識が、前記コ
   ンピュータ・システムの構成設定が最初に確立又は変更
   されるときにのみ、前記外部記憶媒体上の前記第２のマ
   イクロコード部分へのアクセスを提供するように前記コ
   ンピュータ・システムのユーザにプロンプトを出すため
   に使用され、 前記データ・バスに結合され、前記データ・バスを介し
   て前記システム・プロセッサにアクセス可能な揮発性メ
   モリを備え、 前記揮発性メモリが、前記第１のマイクロコード部分の
   制御下で実行している間に、前記システム・プロセッサ
   が前記第２のマイクロコード部分を検索するのを可能に
   するためのリンク情報を格納し、 前記システム・プロセッサ、前記揮発性メモリ及び前記
   不揮発性メモリに結合され、相互間の通信を調整すると
   ともに、前記コンピュータ・システム内で使用されるプ
   ログラムによって定義された論理アドレスを前記揮発性
   メモリ及び前記不揮発性メモリ内の物理アドレスへ変換
   するためのメモリ制御装置と、 前記データ・バスに結合され、前記要求標識に基づいて
   前記外部記憶媒体から前記第２のマイクロコード部分が
   得られたとき、前記第２のマイクロコード部分のイメー
   ジを格納するための直接アクセス記憶装置を備えて成
   る、 前記コンピュータ・システム。
2. 【請求項２】コンピュータ・システムであって、 データ・バスに結合され、第１及び第２のモードで動作
   可能なシステム・プロセッサを備え、 前記システム・プロセッサが、第１のモードで動作して
   いるときは、第１の論理アドレス空間へのアクセスを有
   し、前記第２のモードで動作しているときは、前記第１
   の論理アドレス空間よりも大きく且つこれを包含する第
   ２の論理アドレス空間へのアクセスを有し、前記第１の
   モードにおいて動作するためにオペレーティング・シス
   テムの第１のマイクロコード部分を使用し、前記第１及
   び第２のモードの何れかで動作するためにオペレーティ
   ング・システムの第２のマイクロコード部分を使用する
   とともに、前記コンピュータ・システムの起動時及び初
   期設定の間は常に前記第１のマイクロコード部分を使用
   して前記第１のモードで動作し、 前記データ・バスに結合され、前記データ・バスを介し
   て前記システム・プロセッサにアクセス可能な直接アク
   セス記憶装置と、 前記データ・バスに結合され、前記データ・バスを介し
   て前記システム・プロセッサにアクセス可能な不揮発性
   メモリを備え、 前記不揮発性メモリが、前記第１のマイクロコード部分
   を格納するとともに、通常は前記コンピュータ・システ
   ムに含まれない外部記憶媒体からの前記第２のマイクロ
   コード部分のローディングを前記コンピュータ・システ
   ムがサポートしているか否かを指示する要求標識を格納
   し、前記システム・プロセッサが、前記コンピュータ・
   システムの構成設定が最初に確立又は変更されるときに
   前記要求標識を調べて、前記外部記憶媒体からの前記第
   ２のマイクロコード部分のローディングを前記コンピュ
   ータ・システムがサポートしていることを決定すると
   き、前記外部記憶媒体へのアクセスを獲得し、前記外部
   記憶媒体から前記第２のマイクロコード部分を検索し、
   前記第２のマイクロコード部分のコピーを前記直接アク
   セス記憶装置内に格納し、前記コピーが、前記コンピュ
   ータ・システムの後続の初期設定の間に前記直接アクセ
   ス記憶装置から前記揮発性メモリに転送され、 前記データ・バスに結合された揮発性メモリを備え、 前記揮発性メモリが、リンク情報を格納し、前記リンク
   情報が、前記第２のマイクロコード部分の前記コピーを
   前記揮発性メモリの予定部分にロードし且つ前記予定部
   分の位置の指示を維持するように、前記第１のマイクロ
   コード部分の制御下にある前記システム・プロセッサに
   指令するために、前記後続の初期設定の間に前記オペレ
   ーティング・システムによって使用され、 前記システム・プロセッサ、前記揮発性メモリ及び前記
   不揮発性メモリに結合され、相互間の通信を調整すると
   ともに、前記第１及び第２の論理アドレス空間内の論理
   アドレスを前記揮発性メモリ及び前記不揮発性メモリ内
   の物理アドレスへ変換するためのメモリ制御装置と、 前記要求標識及び前記リンク情報に応答して、前記揮発
   性メモリ内の前記予定部分内にある前記第２のマイクロ
   コード部分の位置を前記メモリ制御装置に指示するため
   のリンク手段を備え、 前記リンク手段が、前記不揮発性メモリ内にある前記第
   ２のマイクロコード部分の前記コピーを前記システム・
   プロセッサがアクセスすることを許容するようにした、 前記コンピュータ・システム。
3. 【請求項３】前記第１のマイクロコード部分が、前記第
   １のモードで動作しているときにのみ前記システム・プ
   ロセッサによって使用されるオペレーティング・システ
   ムの互換性マイクロコードを含み、前記互換性マイクロ
   コードが、前記第１のモードのために排他的に書かれた
   アプリケーション・プログラムを前記システム・プロセ
   ッサが互換的に扱うことを許容し、 前記第２のマイクロコード部分が、前記第１及び第２の
   モードのうち任意のモードで動作しているときに前記シ
   ステム・プロセッサによって使用されるオペレーティン
   グ・システムの拡張マイクロコードを含み、前記拡張マ
   イクロコードが、前記第１及び第２のモードのうち任意
   のモードのために書かれたアプリケーション・プログラ
   ムを前記システム・プロセッサが扱うことを許容する、 請求項１又は２に記載のコンピュータ・システム。
4. 【請求項４】システム・プロセッサと、不揮発性メモリ
   と、揮発性メモリと、直接アクセス記憶装置とを備えた
   コンピュータ・システムの動作に使用されるオペレーテ
   ィング・システムのマイクロコードが、第１の論理アド
   レス空間及び前記第１の論理アドレス空間より大きく且
   つこれを包含する第２の論理アドレス空間へのアクセス
   をそれぞれ有する第１及び第２のマイクロコード部分を
   含み、前記第１のマイクロコード部分が、前記コンピュ
   ータ・システムの初期設定の間に前記コンピュータ・シ
   ステムによって排他的に使用され、前記第１及び第２の
   マイクロコード部分の両方が、アプリケーション・プロ
   グラムを前記コンピュータ・システムが扱うことができ
   るようにするために使用され、前記第１のマイクロコー
   ド部分が、第１及び第２の情報部分から成り、前記第１
   の情報部分及び要求標識が、前記不揮発性メモリ内に格
   納され、前記第２のマイクロコード部分が、複数のモジ
   ュールを含み、前記要求標識が、通常は前記コンピュー
   タ・システムに含まれていない外部記憶媒体から前記コ
   ンピュータ・システムへの前記複数のモジュールの少な
   くとも幾つかのローディングを前記コンピュータ・シス
   テムがサポートするように構成設定されているか否かを
   指示し、前記直接アクセス記憶装置が、前記要求標識の
   値に依存して、前記外部記憶媒体からの前記複数のモジ
   ュールの前記少なくとも幾つかをロードされるようにし
   た前記コンピュータ・システムにおいて、 前記コンピュータ・システムを初期設定するとともに、
   前記第１のマイクロコード部分の前記第２の情報部分の
   コピーを前記揮発性メモリの予定部分に格納するため
   の、前記システム・プロセッサ及び前記第１のマイクロ
   コード部分の前記第１の情報部分によって形成される第
   １の手段を備え、 前記第１のマイクロコード部分の前記第２の情報部分
   が、前記複数のモジュールの前記少なくとも幾つかを前
   記直接アクセス記憶装置から前記揮発性メモリへ選択的
   に転送する動作を管理するために、前記コンピュータ・
   システムによって使用され、 前記コンピュータ・システムの構成設定が最初に確立又
   は変更されるときに、前記要求標識をアクセスして、前
   記外部記憶媒体からの前記複数のモジュールの前記少な
   くとも幾つかのローディングを前記コンピュータ・シス
   テムがサポートしているか否かを決定するとともに、当
   該ローディングがサポートされているという決定に応じ
   て、前記外部記憶媒体へのアクセスを前記コンピュータ
   ・システムに提供するように前記コンピュータ・システ
   ムのユーザにプロンプトを出すための、前記システム・
   プロセッサ及び前記第１のマイクロコード部分によって
   形成される第２の手段と、 前記外部記憶媒体へのアクセスを前記コンピュータ・シ
   ステムが獲得する際、前記外部記憶媒体から前記複数の
   モジュールの前記少なくとも幾つかを検索するととも
   に、当該検索された前記第２のマイクロコード部分のコ
   ピーを前記直接アクセス記憶装置に格納するように動作
   可能な第３の手段と、 前記コンピュータ・システムの後続の初期設定の間に、
   前記コンピュータ・システムが前記複数のモジュールの
   前記少なくとも幾つかを必要とするとき、前記複数のモ
   ジュールの前記少なくとも幾つかを前記直接アクセス記
   憶装置から前記揮発性メモリの残りの部分にロードする
   ように動作可能な第４の手段とを備えて成る、 マイクロコードをロードするための装置。
5. 【請求項５】前記第１のマイクロコード部分が、前記第
   １のモードで動作しているときにのみ前記システム・プ
   ロセッサによって使用されるオペレーティング・システ
   ムの互換性マイクロコードを含み、前記互換性マイクロ
   コードが、前記第１のモードのために排他的に書かれた
   アプリケーション・プログラムを前記システム・プロセ
   ッサが互換的に扱うことを許容し、 前記第２のマイクロコード部分が、前記第１及び第２の
   モードのうち任意のモードで動作しているときに前記シ
   ステム・プロセッサによって使用されるオペレーティン
   グ・システムの拡張マイクロコードを含み、前記拡張マ
   イクロコードが、前記第１及び第２のモードのうち任意
   のモードのために書かれたアプリケーション・プログラ
   ムを前記システム・プロセッサが扱うことを許容する、 請求項４に記載の装置。