JP2979618B2 - Printed circuit board mounting method - Google Patents
Printed circuit board mounting methodInfo
- Publication number
- JP2979618B2 JP2979618B2 JP2260986A JP26098690A JP2979618B2 JP 2979618 B2 JP2979618 B2 JP 2979618B2 JP 2260986 A JP2260986 A JP 2260986A JP 26098690 A JP26098690 A JP 26098690A JP 2979618 B2 JP2979618 B2 JP 2979618B2
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- circuit board
- printed circuit
- gate array
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
Description
【発明の詳細な説明】 産業上の利用分野 本発明は電気回路のプリント配線基板のパターン実装
法に関するものである。Description: TECHNICAL FIELD The present invention relates to a method for mounting a pattern on a printed wiring board of an electric circuit.
従来の技術 近年、技術が発達し様々な分野で電気回路を応用する
機会が増え、それに伴なって高機能化が進み電気回路の
実装規模は増大の一途をたどっている。2. Description of the Related Art In recent years, technology has been developed and opportunities for applying electric circuits in various fields have increased, and with the progress of functions, the mounting scale of electric circuits has continued to increase.
以下、図面を参照しながら、上述した従来のプリント
配線基板のパターン実装について説明する。Hereinafter, the pattern mounting of the above-described conventional printed wiring board will be described with reference to the drawings.
第５図，第６図は従来のプリント基板実装法の一例を
示すものである。5 and 6 show an example of a conventional printed circuit board mounting method.
第５図において、１はマイクロコンピュータ（以下マ
イコンと称す）、２は表示器（ここではFLとする）など
の被制御回路である。第５図はマイコンの出力ポートP0
〜P6を使用して、FLなどの表示器を点灯させようとして
いるものである。又、第６図は第５図の回路をプリント
基板に実装するためのプリント基板の配線パターンでハ
ッチング部が配線部であり、実装面から基板を透過した
図面である。第６図において、1,2は第５図に対応する
ものであり、３はプリント基板であり、４はジャンパー
線である。第５図，第６図は回路及びパターンの主要部
分を記載している。In FIG. 5, reference numeral 1 denotes a microcomputer (hereinafter, referred to as a microcomputer), and 2 denotes a controlled circuit such as a display (here, FL). FIG. 5 shows the output port P 0 of the microcomputer.
Use to P 6, in which is trying to light the indicator, such as FL. FIG. 6 shows a wiring pattern of a printed circuit board for mounting the circuit of FIG. 5 on a printed circuit board, in which a hatched portion is a wiring portion and which is transmitted through the board from the mounting surface. 6, 1 and 2 correspond to FIG. 5, 3 is a printed board, and 4 is a jumper wire. 5 and 6 show the main parts of the circuit and the pattern.
第５図の回路で、マイコン１の出力ポートP0〜P6でFL
表示管２のP0〜P6を制御することによって表示させる
時、第５図のようにマイコン１とFL表示管２の対応する
端子配列が異なる時、第６図の様にマイコン１とFL表示
管２の間にプリント基板実装において配線を入れ替える
ためのジャンパー線４を挿入していた。In the circuit of FIG. 5, FL at output port P 0 to P 6 of the microcomputer 1
When displaying by controlling the P 0 to P 6 of the display tube 2, when the corresponding terminal sequence of the microcomputer 1 and FL display tube 2 as in the fifth view is different, the microcomputer 1 and the FL as the Figure 6 A jumper wire 4 for exchanging wiring in mounting a printed circuit board is inserted between the display tubes 2.
発明が解決しようとする課題 しかしながら上記のような構成によると、入れ替えの
ためジャンパー線４が必要になり、マイコン１とFL表示
管２の間隔が大きくなり、電波妨害などの点で好ましく
ない。又、入れ替えの配線が複数本になると実装上困難
であるという問題点を有していた。Problems to be Solved by the Invention However, according to the above configuration, the jumper wire 4 is required for replacement, the interval between the microcomputer 1 and the FL display tube 2 becomes large, which is not preferable in terms of radio wave interference. In addition, there is a problem that it is difficult to mount a plurality of replacement wirings.
本発明は上記問題点に鑑み、プリント基板実装におい
て、端子配列の異なる部品間の結線を容易に実現し得る
プリント基板実装法を提供するものである。The present invention has been made in view of the above problems, and provides a printed circuit board mounting method capable of easily realizing connection between components having different terminal arrangements in printed circuit board mounting.
課題を解決するための手段 上記問題点を解決するために本発明は、複数の端子を
有するマイクロコンピュータまたはゲートアレイと、前
記マイクロコンピュータまたはゲートアレイと接続され
る回路部品と、前記マイクロコンピュータまたはゲート
アレイと前記回路部品を装着するプリント基板とを備
え、前記マイクロコンピュータまたはゲートアレイの端
子と前記回路部品の端子とを前記プリント基板上の配線
パターンで接続する際に前記マイクロコンピュータまた
はゲートアレイの内部回路に接続されているが使用して
いない端子を前記マイクロコンピュータまたはゲートア
レイの電気的動作とは無関係な入出力端子あるいは固定
電位出力端子として配線パターンの中継に用いることを
特徴とするプリント基板実装法である。Means for Solving the Problems In order to solve the above problems, the present invention provides a microcomputer or a gate array having a plurality of terminals, a circuit component connected to the microcomputer or the gate array, and the microcomputer or the gate. An array and a printed circuit board on which the circuit components are mounted, and when connecting the terminals of the microcomputer or the gate array and the terminals of the circuit components by a wiring pattern on the printed circuit board, the inside of the microcomputer or the gate array. A printed circuit board mounting, wherein a terminal connected to a circuit but not used is used as an input / output terminal or a fixed potential output terminal irrelevant to the electrical operation of the microcomputer or the gate array for relaying a wiring pattern. Is the law.
作 用 本発明は上記した構成によって、マイコンあるいはゲ
ートアレイの実質的な端子配列をそれに接続される回路
部品の端子配列に合わせることによってプリント配線基
板の実装を容易にし、実装面積を軽減させることができ
るものである。Effect of the Invention The present invention makes it possible to easily mount a printed wiring board and reduce the mounting area by matching the substantial terminal arrangement of a microcomputer or a gate array with the terminal arrangement of circuit components connected to the microcomputer or gate array. You can do it.
実施例 以下本発明の一実施例について、図面を参照しながら
説明する。An embodiment of the present invention will be described below with reference to the drawings.
第１図は本発明の第１の実施例を示す回路図で、第２
図は第１図のプリント基板実装例を示す。第１図及び第
２図については従来例の第５図，第６図に対応する部位
には同じ番号を付して説明を省略し、従来例と異なると
ころの説明を行なう。FIG. 1 is a circuit diagram showing a first embodiment of the present invention.
The figure shows a printed circuit board mounting example of FIG. In FIGS. 1 and 2, portions corresponding to FIGS. 5 and 6 of the conventional example are denoted by the same reference numerals, and the description thereof will be omitted.
第１図において、出力ポートP3の配線をするためにマ
イコンの出力ポートP5と出力ポートP6の間に出力ポート
P7として出力を電気的にオフ状態にしたものを準備す
る。FLの表示用ポートは通常ｐチャンネル出力のプルダ
ウン抵抗付であるからこの結果、出力ポートP7はプルダ
ウン抵抗を介してプルダウン電位の低電位の固定出力と
なる。そこで出力ポートP3を出力ポートP7に継なぐこと
によって出力ポートP7は出力ポートP3同様の動作をす
る。従ってマイコン１側の端子配列とFL表示管２の端子
配列が同一になり、第２図の様に各々の端子を単純に接
続可能となる。In Figure 1, the output port between the output port P 6 and the output port P 5 of the microcomputer to the wiring of the output port P 3
Electrically to prepare those turns off the output as P 7. Display port FL This results because it is with pull-down resistor, typically p-channel output, an output port P 7 is the fixed output of the low potential of the pull-down potential through a pull-down resistor. Therefore the output port P 7 by Nag relay to the output port P 7 the output port P 3 to the output port P 3 similar operation. Therefore, the terminal arrangement on the microcomputer 1 side and the terminal arrangement on the FL display tube 2 become the same, and each terminal can be simply connected as shown in FIG.
以上のように本実施例によれば、マイコンの出力ポー
トP7をプルダウン抵抗を介して固定電位出力として出力
ポートP3の配線を出力ポートP7を介して行なうことによ
って、端子配列の異なるFL表示管へのプリント基板実装
を容易にできる。According to this embodiment, as described above, by performing via the output port P 7 wiring output port P 3 to the output port P 7 of the microcomputer as a fixed potential output through the pull-down resistor, different FL of terminal sequences The printed circuit board can be easily mounted on the display tube.
第４図は本発明の第２実施例を示すプリント基板実装
法の配線図である。第３図は本発明の第２の実施例の回
路図である。FIG. 4 is a wiring diagram of a printed circuit board mounting method showing a second embodiment of the present invention. FIG. 3 is a circuit diagram of a second embodiment of the present invention.
第３図において第１図と異なるのは、マイコン１の制
御信号に直列に抵抗５を挿入することで、他は第１の実
施例と同様である。FIG. 3 differs from FIG. 1 in that a resistor 5 is inserted in series with the control signal of the microcomputer 1, and the other points are the same as in the first embodiment.
以下第２の実施例について図面を参照しながら説明す
る。Hereinafter, a second embodiment will be described with reference to the drawings.
第３図はマイコン１により２つの制御信号CLKとDTに
よって制御される被制御回路２との接続を示したもので
あり、その実装例を表す平面図が第４図である。今、マ
イコン１、被制御回路２の双方が物理的条件のもとプリ
ント基板の外形端に配置する必要があるときを考える。FIG. 3 shows connection between the microcomputer 1 and a controlled circuit 2 controlled by two control signals CLK and DT, and FIG. 4 is a plan view showing a mounting example thereof. Now, consider a case where both the microcomputer 1 and the controlled circuit 2 need to be arranged at the outer edge of the printed circuit board under physical conditions.
制御信号はシリアル式でマイコン１についてCLK,DT端
子はハードウェアで行なっているとすると、第４図のよ
うにプリント基板上では配線パターン入れ替えのための
ジャンパー線が挿入できない。そこで、マイコン１の
P0,P1を入力ポートとして使用し、マイコンプログラム
動作上無関係にして、制御信号CLK,DT配線を抵抗５を介
してP0,P1に接続し、それらを更にP0,P1を介して被制御
回路２に接続することでプリント基板実装が可能とな
る。Assuming that the control signal is a serial signal and that the CLK and DT terminals of the microcomputer 1 are performed by hardware, a jumper wire for replacing a wiring pattern cannot be inserted on a printed circuit board as shown in FIG. Therefore, the microcomputer 1
Using P 0 and P 1 as input ports, irrespective of the operation of the microcomputer program, connect the control signal CLK and DT wiring to P 0 and P 1 via a resistor 5 and further connect them to P 0 and P 1 The printed circuit board can be mounted by connecting to the controlled circuit 2 via the control circuit.
発明の効果 以上のように本発明は、マイコンあるいは、ゲートア
レイなどの内部回路に接続されているが使用していない
端子を前記マイクロコンピュータまたはゲートアレイの
電気的動作とは無関係な入出力端子あるいは固定電位出
力端子として、プリント配線パターンを前記端子を介し
て配線することによってプリント配線基板実装を容易に
しプリント基板実装面積を軽減することができる。Effect of the Invention As described above, the present invention provides a microcomputer or a terminal connected to an internal circuit such as a gate array but not used, an input / output terminal or a terminal irrelevant to the electrical operation of the microcomputer or the gate array. By wiring a printed wiring pattern as the fixed potential output terminal via the terminal, the printed wiring board can be easily mounted and the printed circuit board mounting area can be reduced.
第１図は本発明の第１の実施例のプリント基板実装の構
成を示す回路図、第２図は第１の実施例のプリント基板
実装例状態を示す平面図、第３図は本発明の第２の実施
例のプリント基板実装の構成を示す回路図、第４図は第
２の実施例におけるプリント基板実装例状態を示す平面
図、第５図は従来のプリント基板の実装状態を示す回路
図、第６図は従来のプリント基板実装状態を示す平面図
である。 １……マイコン、２……被制御回路、３……プリント基
板、４……ジャンパー線、５……抵抗素子。FIG. 1 is a circuit diagram showing a configuration of a printed circuit board according to a first embodiment of the present invention, FIG. 2 is a plan view showing a printed circuit board mounting example of the first embodiment, and FIG. FIG. 4 is a circuit diagram showing a configuration of a printed circuit board mounted in the second embodiment, FIG. 4 is a plan view showing a printed circuit board mounting example state in the second embodiment, and FIG. 5 is a circuit showing a conventional printed circuit board mounting state. FIG. 6 is a plan view showing a conventional printed circuit board mounting state. 1 ... microcomputer, 2 ... controlled circuit, 3 ... printed circuit board, 4 ... jumper wire, 5 ... resistance element.
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60 H05K 1/18 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) H01L 21/60 H05K 1/18
Claims (1)
またはゲートアレイと、前記マイクロコンピュータまた
はゲートアレイと接続される回路部品と、前記マイクロ
コンピュータまたはゲートアレイと前記回路部品を装着
するプリント基板とを備え、 前記マイクロコンピュータまたはゲートアレイの端子と
前記回路部品の端子とを前記プリント基板上の配線パタ
ーンで接続する際に前記マイクロコンピュータまたはゲ
ートアレイの内部回路に接続されているが使用していな
い端子を前記マイクロコンピュータまたはゲートアレイ
の電気的動作とは無関係な入出力端子あるいは固定電位
出力端子として配線パターンの中継に用いることを特徴
とするプリント基板実装法。A microcomputer or a gate array having a plurality of terminals, a circuit component connected to the microcomputer or the gate array, and a printed circuit board on which the microcomputer or the gate array and the circuit component are mounted; When connecting the terminal of the microcomputer or the gate array and the terminal of the circuit component by a wiring pattern on the printed circuit board, the terminals connected to the internal circuit of the microcomputer or the gate array but not used are used. A printed circuit board mounting method characterized by being used as an input / output terminal or a fixed potential output terminal irrelevant to the electrical operation of a microcomputer or a gate array for relaying a wiring pattern.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2260986A JP2979618B2 (en) | 1990-09-28 | 1990-09-28 | Printed circuit board mounting method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2260986A JP2979618B2 (en) | 1990-09-28 | 1990-09-28 | Printed circuit board mounting method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04137791A JPH04137791A (en) | 1992-05-12 |
| JP2979618B2 true JP2979618B2 (en) | 1999-11-15 |
Family
ID=17355486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2260986A Expired - Fee Related JP2979618B2 (en) | 1990-09-28 | 1990-09-28 | Printed circuit board mounting method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2979618B2 (en) |
-
1990
- 1990-09-28 JP JP2260986A patent/JP2979618B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04137791A (en) | 1992-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5805428A (en) | Transistor/resistor printed circuit board layout | |
| JP2979618B2 (en) | Printed circuit board mounting method | |
| US5526275A (en) | Probe for in-circuit emulator with flexible printed circuit board | |
| JPH0116186Y2 (en) | ||
| JPH05257731A (en) | Probe terminating device for incircuit emulator | |
| JPH0648541Y2 (en) | Liquid crystal display | |
| JPH0828395B2 (en) | Flexible circuit board and liquid crystal display device | |
| JPH03116997A (en) | Sequencer module | |
| JP2539438Y2 (en) | Liquid crystal display | |
| JPH10282516A (en) | Liquid crystal display device | |
| JP2843723B2 (en) | Connection structure between fluorescent display tube and printed circuit board using flexible printed circuit board | |
| JPS5811027Y2 (en) | connector | |
| JP2819775B2 (en) | Hybrid integrated circuit device | |
| JPH1140913A (en) | Printed board hierarchical structure | |
| JPH0331633Y2 (en) | ||
| JPH0510379Y2 (en) | ||
| JPH0239107B2 (en) | ||
| JP3103809B2 (en) | Resistor array | |
| JP2521599Y2 (en) | Electronic clock | |
| JPH0326658Y2 (en) | ||
| JPS6369258A (en) | Multilayer interconnection substrate | |
| JPS6317262Y2 (en) | ||
| JPS61127365A (en) | Thermal head | |
| JPS62217692A (en) | Double-sided printed circuit board module | |
| JPH0263317B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |