JP2976675B2 - アレイプロセッサのルーティング方法 - Google Patents
アレイプロセッサのルーティング方法Info
- Publication number
- JP2976675B2 JP2976675B2 JP4034847A JP3484792A JP2976675B2 JP 2976675 B2 JP2976675 B2 JP 2976675B2 JP 4034847 A JP4034847 A JP 4034847A JP 3484792 A JP3484792 A JP 3484792A JP 2976675 B2 JP2976675 B2 JP 2976675B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- message
- unit
- communication
- port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Multi Processors (AREA)
Description
【０００１】
【産業上の利用分野】本発明はプロセッサ間をリンク結
合することによりプロセッサ間通信を行うアレイプロセ
ッサのルーティング方法に関する。
合することによりプロセッサ間通信を行うアレイプロセ
ッサのルーティング方法に関する。
【０００２】
【従来の技術】従来、アレイプロセッサのプロセッサ間
通信の実現方式としては、 １）隣接プロセッサ間の通信のみを行う方式 ２）ルータを用いて遠隔プロセッサ間の通信を実現する
方式がある。
通信の実現方式としては、 １）隣接プロセッサ間の通信のみを行う方式 ２）ルータを用いて遠隔プロセッサ間の通信を実現する
方式がある。
【０００３】このうち隣接プロセッサ間の通信のみ行う
方式では、プロセッサ通信の為に要するハードウェア量
が比較的少ないが遠隔プロセッサ間で通信を行う場合、
送り側プロセッサから受け側プロセッサまでの経路上に
あるプロセッサ間において隣接プロセッサ間通信を繰り
返すため、通信時間および通信経路上にある各プロセッ
サへの負荷が問題になる。隣接プロセッサ間のみの通信
を行うアレイプロセッサについては、Ｓ．Ｙ．Ｋｕｎ
ｇ，”Ｗａｖｅｆｒｏｎｔ Ａｒｒａｙ Ｐｒｏｃｅｓ
ｓｏｒｓ−Ｃｏｎｃｅｐｔｓ ｔｏ Ｉｍｐｌｅ ｍｅ
ｎｔａｔｉｏｎ”，ＩＥＥＥ Ｃｏｍｐｕｔｅｒ，ｐｐ
１８−３３，Ｊｕｌｙ１９８７において説明されてい
る。またＰ．Ｗｉｌｓｏｎ，”Ｔｈｉｒｔｙ ｔｗｏ
ｂｉｔ ｍｉｃｒｏ ｓｕｐｐｏｒｔｓ ｍｕｌｔｉｐ
ｒｏｃｅｓｓｉｎｇ”，Ｃｏｍｐｕｔｅｒ Ｄｅｓｉｇ
ｎ，ｐｐ１４３−１５０，Ｊｕｎｅ１９８４．では、目
的に応じた構成、結合形態のアレイプロセッサを構築す
る為の単位プロセッサについて説明している。
方式では、プロセッサ通信の為に要するハードウェア量
が比較的少ないが遠隔プロセッサ間で通信を行う場合、
送り側プロセッサから受け側プロセッサまでの経路上に
あるプロセッサ間において隣接プロセッサ間通信を繰り
返すため、通信時間および通信経路上にある各プロセッ
サへの負荷が問題になる。隣接プロセッサ間のみの通信
を行うアレイプロセッサについては、Ｓ．Ｙ．Ｋｕｎ
ｇ，”Ｗａｖｅｆｒｏｎｔ Ａｒｒａｙ Ｐｒｏｃｅｓ
ｓｏｒｓ−Ｃｏｎｃｅｐｔｓ ｔｏ Ｉｍｐｌｅ ｍｅ
ｎｔａｔｉｏｎ”，ＩＥＥＥ Ｃｏｍｐｕｔｅｒ，ｐｐ
１８−３３，Ｊｕｌｙ１９８７において説明されてい
る。またＰ．Ｗｉｌｓｏｎ，”Ｔｈｉｒｔｙ ｔｗｏ
ｂｉｔ ｍｉｃｒｏ ｓｕｐｐｏｒｔｓ ｍｕｌｔｉｐ
ｒｏｃｅｓｓｉｎｇ”，Ｃｏｍｐｕｔｅｒ Ｄｅｓｉｇ
ｎ，ｐｐ１４３−１５０，Ｊｕｎｅ１９８４．では、目
的に応じた構成、結合形態のアレイプロセッサを構築す
る為の単位プロセッサについて説明している。
【０００４】一方、ルータを用いる方式では、プロセッ
サ間通信の為に要するハードウェア量が大きくなるが、
送り側プロセッサから受け側プロセッサまでルータを経
由して通信が行われるため、通信時間が比較的少なくま
た他のプロセッサへの負荷も問題にならない。
サ間通信の為に要するハードウェア量が大きくなるが、
送り側プロセッサから受け側プロセッサまでルータを経
由して通信が行われるため、通信時間が比較的少なくま
た他のプロセッサへの負荷も問題にならない。
【０００５】ルータを用いる方式におけるルーティング
方式は、プロセッサの結合形態に依存して決まる。たと
えば２次元メッシュ結合方式では、東西方向へのステッ
プ数（ホップ数）と南北方向のステップ数（ホップ数）
を指定することによりルーティングを行う。Ｗ．Ｊ．Ｄ
ａｌｌｙ，”Ａ ＶＬＳＩ Ａｒｃｈｉｔｅｃｔｕｒｅ
ｆｏｒ Ｃｏｎｃｕｒｒｅｎｔ Ｄａｔａ Ｓｔｒｕ
ｃｔｕｒｅｓ”，Ｋｌｕｗｅｒ Ａｃａｄｅｍｉｃ Ｐ
ｒｅｓｓ，１９８７の５．３．３節では、以上に示した
ルーティングを行うシステムについて説明している。
方式は、プロセッサの結合形態に依存して決まる。たと
えば２次元メッシュ結合方式では、東西方向へのステッ
プ数（ホップ数）と南北方向のステップ数（ホップ数）
を指定することによりルーティングを行う。Ｗ．Ｊ．Ｄ
ａｌｌｙ，”Ａ ＶＬＳＩ Ａｒｃｈｉｔｅｃｔｕｒｅ
ｆｏｒ Ｃｏｎｃｕｒｒｅｎｔ Ｄａｔａ Ｓｔｒｕ
ｃｔｕｒｅｓ”，Ｋｌｕｗｅｒ Ａｃａｄｅｍｉｃ Ｐ
ｒｅｓｓ，１９８７の５．３．３節では、以上に示した
ルーティングを行うシステムについて説明している。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
ルータを用いるアレイプロセッサではプロセッサ構成が
固定されている為、処理目的により一部のプロセッサが
有効に利用されない場合が生じる。また、ルーティング
法では使用する経路が固定されている為、アプリケーシ
ョンによっては１つのルートにトラフィックが増大し、
そこで通信ネックが生じ、処理の並列化の妨げになるこ
とがある。また複数のプロセッサにデータのブロードキ
ャストを行う場合は、宛先のプロセッサ毎に通信を行わ
なければならなかった。
ルータを用いるアレイプロセッサではプロセッサ構成が
固定されている為、処理目的により一部のプロセッサが
有効に利用されない場合が生じる。また、ルーティング
法では使用する経路が固定されている為、アプリケーシ
ョンによっては１つのルートにトラフィックが増大し、
そこで通信ネックが生じ、処理の並列化の妨げになるこ
とがある。また複数のプロセッサにデータのブロードキ
ャストを行う場合は、宛先のプロセッサ毎に通信を行わ
なければならなかった。
【０００７】本発明の目的は、複数の単位プロセッサを
接続リンクにより処理目的に適した構成に結合し、さら
に結合により構成したネットワークにおけるルーティン
グをプログラムにより自由に設定でき、しかも送信元の
プロセッサから複数のプロセッサへデータのブロードキ
ャストを一回のメッセージ通信で実現できるアレイプロ
セッサのルーティング方法を提供することにある。
接続リンクにより処理目的に適した構成に結合し、さら
に結合により構成したネットワークにおけるルーティン
グをプログラムにより自由に設定でき、しかも送信元の
プロセッサから複数のプロセッサへデータのブロードキ
ャストを一回のメッセージ通信で実現できるアレイプロ
セッサのルーティング方法を提供することにある。
【０００８】
【課題を解決するための手段】プロセッサポートと複数
の通信ポートとルーティングテーブルと演算プロセッサ
とルーティングテーブルとを有するプロセッサノードを
備え、複数の前記プロセッサノードを網状に接続し、前
記プロセッサノードの間のメッセージパケットの通信を
おこなうアレイプロセッサのルーティング方法におい
て、前記プロセッサノードは、接続された他のプロセッ
サノードからの前記メッセージパケットを受信し、前記
メッセージパケット内のアドレス情報を取得し、前記ア
ドレス情報に基づく指示であるメッセージ転送制御信号
により前記メッセージパケットを送出する通信ポート
と、前記演算プロセッサから書き込まれた前記メッセー
ジパケットの宛先アドレス情報を取得し前記制御回路へ
送出し、メッセージ転送制御信号を受け取ると送られて
きたメッセージを格納するプロセッサポートと、複数の
前記通信ポートと前記プロセッサポートとのいずれかへ
のメッセージパケットの送り先の情報を格納するルーテ
ィングテーブルと、前記ルーティングテーブルに格納さ
れている前記送り先の情報を設定および変更する演算プ
ロセッサと、前記通信ポートから前記アドレス情報を取
得し、前記ルーティングテーブルの前記送り先の情報を
参照し、前記通信ポートへ前記メッセージ転送制御信号
を出力し、前記メッセージパケットの通信制御をおこな
う制御回路とを有し、前記演算プロセッサにより前記送
り先の情報を設定または変更し、前記プロセッサノード
を処理目的に応じて任意に結合し、結合された各々の前
記プロセッサノードへ単数あるいは複数の指定した宛先
の前記プロセッサノードへ任意の経路で前記メッセージ
パケットを送信することを特徴とする。
の通信ポートとルーティングテーブルと演算プロセッサ
とルーティングテーブルとを有するプロセッサノードを
備え、複数の前記プロセッサノードを網状に接続し、前
記プロセッサノードの間のメッセージパケットの通信を
おこなうアレイプロセッサのルーティング方法におい
て、前記プロセッサノードは、接続された他のプロセッ
サノードからの前記メッセージパケットを受信し、前記
メッセージパケット内のアドレス情報を取得し、前記ア
ドレス情報に基づく指示であるメッセージ転送制御信号
により前記メッセージパケットを送出する通信ポート
と、前記演算プロセッサから書き込まれた前記メッセー
ジパケットの宛先アドレス情報を取得し前記制御回路へ
送出し、メッセージ転送制御信号を受け取ると送られて
きたメッセージを格納するプロセッサポートと、複数の
前記通信ポートと前記プロセッサポートとのいずれかへ
のメッセージパケットの送り先の情報を格納するルーテ
ィングテーブルと、前記ルーティングテーブルに格納さ
れている前記送り先の情報を設定および変更する演算プ
ロセッサと、前記通信ポートから前記アドレス情報を取
得し、前記ルーティングテーブルの前記送り先の情報を
参照し、前記通信ポートへ前記メッセージ転送制御信号
を出力し、前記メッセージパケットの通信制御をおこな
う制御回路とを有し、前記演算プロセッサにより前記送
り先の情報を設定または変更し、前記プロセッサノード
を処理目的に応じて任意に結合し、結合された各々の前
記プロセッサノードへ単数あるいは複数の指定した宛先
の前記プロセッサノードへ任意の経路で前記メッセージ
パケットを送信することを特徴とする。
【０００９】
【作用】本発明の原理を次に示す。本発明のアレイプロ
セッサのルーティング方法では、複数の接続リンクをも
つ単位プロセッサにおいてルーティング情報記憶手段で
あるルーティングテーブルを持たせることにより、プロ
セッサの構成に応じたメッセージ転送を実現することが
できる。単位プロセッサから送り出されたメッセージパ
ケットに対してメッセージパケット内に付加された宛先
アドレス情報により、ルーティングテーブルをアクセス
して転送先の情報を得る。ルーティングテーブルは可能
な全ての転送先（接続リンクおよびプロセッサ）に対し
て転送するか否かの設定を行うビットが割り当てられて
いるため、複数のリンクあるいは演算プロセッサへの転
送が可能である。
セッサのルーティング方法では、複数の接続リンクをも
つ単位プロセッサにおいてルーティング情報記憶手段で
あるルーティングテーブルを持たせることにより、プロ
セッサの構成に応じたメッセージ転送を実現することが
できる。単位プロセッサから送り出されたメッセージパ
ケットに対してメッセージパケット内に付加された宛先
アドレス情報により、ルーティングテーブルをアクセス
して転送先の情報を得る。ルーティングテーブルは可能
な全ての転送先（接続リンクおよびプロセッサ）に対し
て転送するか否かの設定を行うビットが割り当てられて
いるため、複数のリンクあるいは演算プロセッサへの転
送が可能である。
【００１０】またルーティングテーブルは演算プロセッ
サにより書き換えることが可能な為、プログラム実行前
あるいは実行中にメッセージ転送の経路の設定および変
更がプログラムにより可能である。これによりアプリケ
ーションに依存した通信経路を設定することができる。
また１つのメッセージパケットを複数の単位プロセッサ
に送る場合は、複数のプロセッサのグループに対して１
つのアドレスを割り当て、各単位プロセッサのルーティ
ングテーブルの対応するアドレスに各々のプロセッサへ
のメッセージ転送の経路を実現する値を設定することに
より可能である。
サにより書き換えることが可能な為、プログラム実行前
あるいは実行中にメッセージ転送の経路の設定および変
更がプログラムにより可能である。これによりアプリケ
ーションに依存した通信経路を設定することができる。
また１つのメッセージパケットを複数の単位プロセッサ
に送る場合は、複数のプロセッサのグループに対して１
つのアドレスを割り当て、各単位プロセッサのルーティ
ングテーブルの対応するアドレスに各々のプロセッサへ
のメッセージ転送の経路を実現する値を設定することに
より可能である。
【００１１】
【実施例】次に本発明の実施例を図面を参照しながら説
明する。
明する。
【００１２】図１は本発明の一実施例であり、４本のリ
ンクに接続された単位プロセッサノード１０を複数接続
したアレイプロセッサを示す。図２は単位プロセッサノ
ード１０の構成を示す。単位プロセッサは、演算プロセ
ッサ２１、プロセッサポート２２、第１の通信ポート２
３、第２の通信ポート２４、第３の通信ポート２５、第
４の通信ポート２６、制御回路２７およびルーティング
テーブル２８とから構成される。
ンクに接続された単位プロセッサノード１０を複数接続
したアレイプロセッサを示す。図２は単位プロセッサノ
ード１０の構成を示す。単位プロセッサは、演算プロセ
ッサ２１、プロセッサポート２２、第１の通信ポート２
３、第２の通信ポート２４、第３の通信ポート２５、第
４の通信ポート２６、制御回路２７およびルーティング
テーブル２８とから構成される。
【００１３】第１の通信ポート２３、第２の通信ポート
２４、第３の通信ポート２５、第４の通信ポート２６
は、各々接続された他の単位プロセッサノードから送ら
れてきたメッセージパケットを受取り、メッセージパケ
ット内の宛先アドレス情報を抜出し、これを制御回路２
７に送る。プロセッサポート２２は演算プロセッサ２１
から書込まれたメッセージパケットの宛先アドレス情報
を抜出し、これを制御回路２７に送る。
２４、第３の通信ポート２５、第４の通信ポート２６
は、各々接続された他の単位プロセッサノードから送ら
れてきたメッセージパケットを受取り、メッセージパケ
ット内の宛先アドレス情報を抜出し、これを制御回路２
７に送る。プロセッサポート２２は演算プロセッサ２１
から書込まれたメッセージパケットの宛先アドレス情報
を抜出し、これを制御回路２７に送る。
【００１４】制御回路２７は送られた宛先アドレスによ
りルーティングテーブル２８をひいて、転送すべき第１
の通信ポート２３、第２の通信ポート２４、第３の通信
ポート２５、第４の通信ポート２６のいずれか、あるい
はプロセッサポート２２に対してメッセージ転送制御信
号を送る。このときルーティングテーブルは、第１の通
信ポート２３、第２の通信ポート２４、第３の通信ポー
ト２５、第４の通信ポート２６、プロセッサポート２２
の５つの送り先に１ビットずつ割り当てた５ビットを１
つのアドレスワードとし、プロセッサの数に一定量の付
加数を足したアドレス空間を持つ読み出し書込み可能な
メモリにより構成される。またルーティングテーブル２
８は、演算プロセッサ２１により設定、変更を行うこと
が出来る。
りルーティングテーブル２８をひいて、転送すべき第１
の通信ポート２３、第２の通信ポート２４、第３の通信
ポート２５、第４の通信ポート２６のいずれか、あるい
はプロセッサポート２２に対してメッセージ転送制御信
号を送る。このときルーティングテーブルは、第１の通
信ポート２３、第２の通信ポート２４、第３の通信ポー
ト２５、第４の通信ポート２６、プロセッサポート２２
の５つの送り先に１ビットずつ割り当てた５ビットを１
つのアドレスワードとし、プロセッサの数に一定量の付
加数を足したアドレス空間を持つ読み出し書込み可能な
メモリにより構成される。またルーティングテーブル２
８は、演算プロセッサ２１により設定、変更を行うこと
が出来る。
【００１５】第１の通信ポート２３、第２の通信ポート
２４、第３の通信ポート２５、第４の通信ポート２６
は、また、メッセージ転送制御信号を受取ると、送られ
てきたメッセージパケットを接続された隣接単位プロセ
ッサノードに送り出す。またプロセッサポート２２はメ
ッセージ転送制御信号を受取ると送られてきたメッセー
ジを受信し格納して、演算プロセッサ２１により読み出
せるようにする。
２４、第３の通信ポート２５、第４の通信ポート２６
は、また、メッセージ転送制御信号を受取ると、送られ
てきたメッセージパケットを接続された隣接単位プロセ
ッサノードに送り出す。またプロセッサポート２２はメ
ッセージ転送制御信号を受取ると送られてきたメッセー
ジを受信し格納して、演算プロセッサ２１により読み出
せるようにする。
【００１６】図３に図１のプロセッサ構成におけるルー
ティングの一例を示す。図３において各単位プロセッサ
内のＰは演算プロセッサを示す。図３に示すアレイプロ
セッサは第１の単位プロセッサ３１、第２の単位プロセ
ッサ３２、第３の単位プロセッサ３３、第４の単位プロ
セッサ３４、第５の単位プロセッサ３５、第６の単位プ
ロセッサ３６、第７の単位プロセッサ３７、第８の単位
プロセッサ３８から構成される。このルーティングで
は、宛先が第７の単位プロセッサである場合を示してい
る。
ティングの一例を示す。図３において各単位プロセッサ
内のＰは演算プロセッサを示す。図３に示すアレイプロ
セッサは第１の単位プロセッサ３１、第２の単位プロセ
ッサ３２、第３の単位プロセッサ３３、第４の単位プロ
セッサ３４、第５の単位プロセッサ３５、第６の単位プ
ロセッサ３６、第７の単位プロセッサ３７、第８の単位
プロセッサ３８から構成される。このルーティングで
は、宛先が第７の単位プロセッサである場合を示してい
る。
【００１７】図４に図３に対応する各プロセッサのルー
ティングテーブルを示す。図４においてＰの欄は演算プ
ロセッサ、Ｎの欄は上方向、Ｅの欄は右方向、Ｓの欄は
下方向、Ｗの欄は左方向への転送を指定するビットであ
る。 （ａ）は第１の単位プロセッサ３１用のルーティングテ
ーブルを、（ｂ）は第２の単位プロセッサ３２用のルー
ティングテーブルを、（ｃ）は第３の単位プロセッサ３
３用のルーティングテーブルを、（ｄ）は第７の単位プ
ロセッサ３７用のルーティングテーブルを示している。
ティングテーブルを示す。図４においてＰの欄は演算プ
ロセッサ、Ｎの欄は上方向、Ｅの欄は右方向、Ｓの欄は
下方向、Ｗの欄は左方向への転送を指定するビットであ
る。 （ａ）は第１の単位プロセッサ３１用のルーティングテ
ーブルを、（ｂ）は第２の単位プロセッサ３２用のルー
ティングテーブルを、（ｃ）は第３の単位プロセッサ３
３用のルーティングテーブルを、（ｄ）は第７の単位プ
ロセッサ３７用のルーティングテーブルを示している。
【００１８】第１の単位プロセッサ３１の演算プロセッ
サから送り出されたメッセージパケットは、第１の単位
プロセッサ３１のルーティングテーブルのアドレス７の
値Ｅにより第２の単位プロセッサ３２に送られ、第２単
位プロセッサ３２では、第２の単位プロセッサ３２のル
ーティングテーブルのアドレス７の値Ｅにより第３の単
位プロセッサ３３に送られ、第３の単位プロセッサ３３
では、第３の単位プロセッサ３３のルーティングテーブ
ルのアドレス７の値Ｓにより第７の単位プロセッサ３７
に送られ、第７の単位プロセッサ３７では、第７の単位
プロセッサ７のルーティングテーブルのアドレス７の値
Ｐにより宛先プロセッサである第７の単位プロセッサ３
７のプロセッサポートに書込まれる。このようなメッセ
ージ転送の経路は、図４に示す各単位プロセッサのルー
ティングテーブルの設定により決められる。
サから送り出されたメッセージパケットは、第１の単位
プロセッサ３１のルーティングテーブルのアドレス７の
値Ｅにより第２の単位プロセッサ３２に送られ、第２単
位プロセッサ３２では、第２の単位プロセッサ３２のル
ーティングテーブルのアドレス７の値Ｅにより第３の単
位プロセッサ３３に送られ、第３の単位プロセッサ３３
では、第３の単位プロセッサ３３のルーティングテーブ
ルのアドレス７の値Ｓにより第７の単位プロセッサ３７
に送られ、第７の単位プロセッサ３７では、第７の単位
プロセッサ７のルーティングテーブルのアドレス７の値
Ｐにより宛先プロセッサである第７の単位プロセッサ３
７のプロセッサポートに書込まれる。このようなメッセ
ージ転送の経路は、図４に示す各単位プロセッサのルー
ティングテーブルの設定により決められる。
【００１９】図５に図１のプロセッサ構成におけるルー
ティングの他の例を示す。図５において各単位プロセッ
サ内のＰは演算プロセッサを示す。また図６に図５に対
応するルーティングテーブルを示す。 （ａ）は第１の単位プロセッサ３１用のルーティングテ
ーブルを、（ｂ）は第２および第３の単位プロセッサ３
２，３３用のルーティングテーブルを、（ｃ）は第４お
よび第６の単位プロセッサ３４，３６用のルーティング
テーブルを、（ｄ）は第５の単位プロセッサ３５用のル
ーティングテーブルを示している。
ティングの他の例を示す。図５において各単位プロセッ
サ内のＰは演算プロセッサを示す。また図６に図５に対
応するルーティングテーブルを示す。 （ａ）は第１の単位プロセッサ３１用のルーティングテ
ーブルを、（ｂ）は第２および第３の単位プロセッサ３
２，３３用のルーティングテーブルを、（ｃ）は第４お
よび第６の単位プロセッサ３４，３６用のルーティング
テーブルを、（ｄ）は第５の単位プロセッサ３５用のル
ーティングテーブルを示している。
【００２０】１つのメッセージパケットを、第１の単位
プロセッサ３１から第４の単位プロセッサ３４、第５の
単位プロセッサ３５、第６の単位プロセッサ３６に送る
場合は、第４の単位プロセッサ３４、第５の単位プロセ
ッサ３５、第６の単位プロセッサ３６のグループに対し
て１つのアドレス１７を割り当て、図６に示すように各
単位プロセッサのルーティングテーブルに対応するアド
レス１７に各々のプロセッサへのメッセージ転送の経路
を実現する値を設定する。
プロセッサ３１から第４の単位プロセッサ３４、第５の
単位プロセッサ３５、第６の単位プロセッサ３６に送る
場合は、第４の単位プロセッサ３４、第５の単位プロセ
ッサ３５、第６の単位プロセッサ３６のグループに対し
て１つのアドレス１７を割り当て、図６に示すように各
単位プロセッサのルーティングテーブルに対応するアド
レス１７に各々のプロセッサへのメッセージ転送の経路
を実現する値を設定する。
【００２１】第１の単位プロセッサ３１の演算プロセッ
サから送り出されたメッセージパケットは、第１の単位
プロセッサ３１のルーティングテーブルのアドレス１７
の値ＥＳにより第２の単位プロセッサ３２および第５の
単位プロセッサ３５に送られ、第２の単位プロセッサ３
２では、第２の単位プロセッサ３２のルーティングテー
ブルのアドレス１７の値Ｅにより第３の単位プロセッサ
３３に送られ、第３の単位プロセッサ３３では、第３の
単位プロセッサ３３のルーティングテーブルのアドレス
１７の値Ｅにより第４の単位プロセッサ３４に送られ、
第４の単位プロセッサ３４では、第４の単位プロセッサ
３４のルーティングテーブルのアドレスの値Ｐにより宛
先プロセッサである第４の単位プロセッサ３４のプロセ
ッサポートに書込まれる。
サから送り出されたメッセージパケットは、第１の単位
プロセッサ３１のルーティングテーブルのアドレス１７
の値ＥＳにより第２の単位プロセッサ３２および第５の
単位プロセッサ３５に送られ、第２の単位プロセッサ３
２では、第２の単位プロセッサ３２のルーティングテー
ブルのアドレス１７の値Ｅにより第３の単位プロセッサ
３３に送られ、第３の単位プロセッサ３３では、第３の
単位プロセッサ３３のルーティングテーブルのアドレス
１７の値Ｅにより第４の単位プロセッサ３４に送られ、
第４の単位プロセッサ３４では、第４の単位プロセッサ
３４のルーティングテーブルのアドレスの値Ｐにより宛
先プロセッサである第４の単位プロセッサ３４のプロセ
ッサポートに書込まれる。
【００２２】また同時に第５の単位プロセッサ３５で
は、第５の単位プロセッサ３５のルーティングテーブル
のアドレス１７の値ＰＥにより宛先プロセッサである第
５の単位プロセッサ３５のプロセッサポートに書込まれ
る。これと同時に第６の単位プロセッサ３６に送られ、
第６の単位プロセッサ３６では、第６の単位プロセッサ
３６のルーティングテーブルのアドレス１７の値Ｐによ
り宛先プロセッサである第６の単位プロセッサ３６のプ
ロセッサポートに書込まれる。
は、第５の単位プロセッサ３５のルーティングテーブル
のアドレス１７の値ＰＥにより宛先プロセッサである第
５の単位プロセッサ３５のプロセッサポートに書込まれ
る。これと同時に第６の単位プロセッサ３６に送られ、
第６の単位プロセッサ３６では、第６の単位プロセッサ
３６のルーティングテーブルのアドレス１７の値Ｐによ
り宛先プロセッサである第６の単位プロセッサ３６のプ
ロセッサポートに書込まれる。
【００２３】以上に示した様に図６に示したルーティン
グテーブルの設定により、第１の単位プロセッサ３１か
ら第４の単位プロセッサ３４、第５の単位プロセッサ３
５、第６の単位プロセッサ３６に同時に転送される。
グテーブルの設定により、第１の単位プロセッサ３１か
ら第４の単位プロセッサ３４、第５の単位プロセッサ３
５、第６の単位プロセッサ３６に同時に転送される。
【００２４】
【発明の効果】以上説明したように、本発明に従えば任
意の形態で結合されたアレイプロセッサにおいてルーテ
ィングテーブルを書換えることにより、任意の経路のメ
ッセージパケットを送ることができ、また単位プロセッ
サから複数の単位プロセッサに同時にメッセージパケッ
トを送ることが可能である。
意の形態で結合されたアレイプロセッサにおいてルーテ
ィングテーブルを書換えることにより、任意の経路のメ
ッセージパケットを送ることができ、また単位プロセッ
サから複数の単位プロセッサに同時にメッセージパケッ
トを送ることが可能である。
【図１】第１の発明の一実施例を示す図である。
【図２】単位プロセッサの構成を示す図である。
【図３】メッセージ転送の一例を示す図である。
【図４】図３の例における各単位プロセッサのルーティ
ングテーブルを示す図である。
ングテーブルを示す図である。
【図５】メッセージ転送の別の一例を示す図である。
【図６】図５の例における各単位プロセッサのルーティ
ングテーブルを示す図である。
ングテーブルを示す図である。
１０ 単位プロセッサノード ２１ 演算プロセッサ ２２ プロセッサポート ２３ 第１の通信ポート ２４ 第２の通信ポート ２５ 第３の通信ポート ２６ 第４の通信ポート ２７ 制御回路 ２８ ルーティングテーブル ３１ 第１の単位プロセッサ ３２ 第２の単位プロセッサ ３３ 第３の単位プロセッサ ３４ 第４の単位プロセッサ ３５ 第５の単位プロセッサ ３６ 第６の単位プロセッサ ３７ 第７の単位プロセッサ ３８ 第８の単位プロセッサ
Claims (1)
- 【請求項１】プロセッサポートと複数の通信ポートとル
ーティングテーブルと演算プロセッサとルーティングテ
ーブルとを有するプロセッサノードを備え、複数の前記
プロセッサノードを網状に接続し、前記プロセッサノー
ドの間のメッセージパケットの通信をおこなうアレイプ
ロセッサのルーティング方法において、 前記プロセッサノードは、 接続された他のプロセッサノードからの前記メッセージ
パケットを受信し、前記メッセージパケット内のアドレ
ス情報を取得し、前記アドレス情報に基づく指示である
メッセージ転送制御信号により前記メッセージパケット
を送出する通信ポートと、 前記演算プロセッサから書き込まれた前記メッセージパ
ケットの宛先アドレス情報を取得し前記制御回路へ送出
し、メッセージ転送制御信号を受け取ると送られてきた
メッセージを格納するプロセッサポートと、 複数の前記通信ポートと前記プロセッサポートとのいず
れかへのメッセージパケットの送り先の情報を格納する
ルーティングテーブルと、 前記ルーティングテーブルに格納されている前記送り先
の情報を設定および変更する演算プロセッサと、 前記通信ポートから前記アドレス情報を取得し、前記ル
ーティングテーブルの前記送り先の情報を参照し、前記
通信ポートへ前記メッセージ転送制御信号を出力し、前
記メッセージパケットの通信制御をおこなう制御回路
と、 を有し、 前記演算プロセッサにより前記送り先の情報を設定また
は変更し、前記プロセッサノードを処理目的に応じて任
意に結合し、結合された各々の前記プロセッサノードへ
単数あるいは複数の指定した宛先の前記プロセッサノー
ドへ任意の経路で前記メッセージパケットを送信するこ
とを特徴とするアレイプロセッサのルーティング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4034847A JP2976675B2 (ja) | 1992-02-21 | 1992-02-21 | アレイプロセッサのルーティング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4034847A JP2976675B2 (ja) | 1992-02-21 | 1992-02-21 | アレイプロセッサのルーティング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05233566A JPH05233566A (ja) | 1993-09-10 |
| JP2976675B2 true JP2976675B2 (ja) | 1999-11-10 |
Family
ID=12425581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4034847A Expired - Lifetime JP2976675B2 (ja) | 1992-02-21 | 1992-02-21 | アレイプロセッサのルーティング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2976675B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7415594B2 (en) | 2002-06-26 | 2008-08-19 | Coherent Logix, Incorporated | Processing system with interspersed stall propagating processors and communication elements |
| WO2007022469A2 (en) * | 2005-08-18 | 2007-02-22 | D.E. Shaw Research, Llc | Parallel computer architecture for computation of particle interactions |
| EP1880327B1 (en) | 2005-04-19 | 2021-09-08 | D.E. Shaw Research, LLC | Computational load-balancing method in the evaluation of distance-limited particle interactions |
| JP2014170556A (ja) * | 2005-08-18 | 2014-09-18 | D.E. Shaw Research LLC | 粒子相互作用を計算するための並行計算アーキテクチャ |
| JP5238791B2 (ja) * | 2010-11-10 | 2013-07-17 | 株式会社東芝 | 転送機能を有するメモリノードを相互に接続したストレージ装置及びデータ処理方法 |
-
1992
- 1992-02-21 JP JP4034847A patent/JP2976675B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05233566A (ja) | 1993-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11003604B2 (en) | Procedures for improving efficiency of an interconnect fabric on a system on chip | |
| US4797882A (en) | Mesh-based switching network | |
| US5170482A (en) | Improved hypercube topology for multiprocessor computer systems | |
| US4893303A (en) | Method and apparatus for parallel computation | |
| US4621359A (en) | Load balancing for packet switching nodes | |
| KR900006791B1 (ko) | 패킷 스위치식 다중포트 메모리 n×m 스위치 노드 및 처리 방법 | |
| Scheideler | Universal routing strategies for interconnection networks | |
| US9514092B2 (en) | Network topology for a scalable multiprocessor system | |
| US6304568B1 (en) | Interconnection network extendable bandwidth and method of transferring data therein | |
| JPH08503799A (ja) | マルチプロセッサ・システムにおける方向順ルーティング | |
| JPS6340383B2 (ja) | ||
| US7239606B2 (en) | Scalable configurable network of sparsely interconnected hyper-rings | |
| US5928332A (en) | Communication network with reversible source routing that includes reduced header information being calculated in accordance with an equation | |
| CN116915708A (zh) | 路由数据包的方法、处理器及可读存储介质 | |
| JP2976675B2 (ja) | アレイプロセッサのルーティング方法 | |
| Padmanabhan | Design and analysis of even-sized binary shuffle-exchange networks for multiprocessors | |
| JP2509947B2 (ja) | ネットワ−ク制御方式 | |
| JP2936868B2 (ja) | アレイプロセッサのメッセージパケットルーティング方法 | |
| JPH05303558A (ja) | アレイプロセッサのメッセージパケットルーティング方法および装置 | |
| CN112532527B (zh) | 路由控制方法及人工智能处理器 | |
| Thurber | Computer communication techniques | |
| KR0164966B1 (ko) | 접힌 구조와 루프백 기능을 갖는 다단계 상호연결망 | |
| Prakash et al. | VLSI implementation of a wormhole router using virtual channels | |
| JPH04117043A (ja) | 網制御方式 | |
| JP2000216787A (ja) | 並列計算機、多段結合網、交換スイッチ |