JP2954056B2 - マルチプロセッサのプロセスディスパッチ方法 - Google Patents

マルチプロセッサのプロセスディスパッチ方法

Info

Publication number
JP2954056B2
JP2954056B2 JP34859696A JP34859696A JP2954056B2 JP 2954056 B2 JP2954056 B2 JP 2954056B2 JP 34859696 A JP34859696 A JP 34859696A JP 34859696 A JP34859696 A JP 34859696A JP 2954056 B2 JP2954056 B2 JP 2954056B2
Authority
JP
Japan
Prior art keywords
processor
queue
time
management information
average
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34859696A
Other languages
English (en)
Other versions
JPH10187469A (ja
Inventor
寛 内久根
正彦 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NIPPON DENKI SOFUTOEA KK
NEC Corp
Original Assignee
NIPPON DENKI SOFUTOEA KK
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NIPPON DENKI SOFUTOEA KK, Nippon Electric Co Ltd filed Critical NIPPON DENKI SOFUTOEA KK
Priority to JP34859696A priority Critical patent/JP2954056B2/ja
Publication of JPH10187469A publication Critical patent/JPH10187469A/ja
Application granted granted Critical
Publication of JP2954056B2 publication Critical patent/JP2954056B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、プロセスディスパ
ッチ方法に関し、特に、複数のプロセッサが単一のオペ
レーティングシステムにより制御されるマルチプロセッ
サのプロセスディスパッチ方法に関する。
【0002】
【従来の技術】従来のプロセスディスパッチ方法、たと
えば、「特開平3−113563号公報」は、複数のプ
ロセッサからなるマルチプロセッサシステムにおいて、
複数のプロセッサのいずれでも実行可能なプロセスにつ
いて、あえてそのプロセスをグループ化しそのグループ
を実行させるプロセッサを特定のプロセッサに限定しよ
うとする際、プロセッサ間の負荷が特定のプロセッサに
片寄ることのないように、一定時間以上実行されずに放
置されているプロセスについては、いずれのプロセッサ
でも実行できるようにすることで、プロセッサの負荷を
分散しつつ、キャッシュ性能を向上させる技術である。
【0003】この技術の特徴は、マルチプロセッサシス
テムにおいて、プロセスを特定のプロセッサに割り当て
て、キャッシュ性能を向上させる際に生じる、プロセッ
サ間の負荷の偏りを、プロセッサにプロセスを割り当て
るプロセススケジュール時に、一定時間以上実行されず
に放置されているプロセスについては、いずれのプロセ
ッサでも実行できるようにすることで防止するものであ
る。
【0004】
【発明が解決しようとする課題】上述した従来の技術の
問題点は、実際に待たされていた時間を計測し、これが
一定時間以上であるならば、つまり長時間実行待ち状態
になっているならば、いずれのプロセッサでも実行でき
るようにすることでプロセッサ間の負荷を分散して、結
果的に負荷を均等に保つものであるが、ここでは、プロ
セッサ間の負荷の分散はおこなわれるものの、プロセス
の実行待ち時間は、プロセッサ待ち行列中で該プロセス
より前部に位置するプロセスのプロセッサ利用状況の影
響を受け、場合によっては、長時間待たされた末、他の
プロセッサで実行されることになることである。
【0005】これは、応答性能を要求されるオンライン
トランザクション処理において、プロセッサを要求して
もなかなかプロセッサの割り当てが行われず、結果とし
てターンアラウンドタイムの悪化などの問題を発生す
る。理由は、プロセッサにプロセスを割り当てるプロセ
ススケジュール時に、一定時間以上実行されずに放置さ
れているプロセスについては、いずれのプロセッサでも
実行できるようにする際、実行されずに放置されている
実行待ち時間を、プロセスがプロセッサ待ち行列に登録
されてから該プロセスにプロセッサが割り当てられるま
での時間を計測することで求めているからである。
【0006】たとえば、プロセッサ待ち行列中の最後尾
に位置するプロセスがプロセッサを割り当てられるまで
の実行待ち時間は、プロセッサ待ち行列中で該プロセス
より前部に位置するプロセスのプロセッサ利用時間の総
和となり、プロセッサ待ち行列中で該プロセスより前部
に位置するプロセスのプロセッサ利用状況により変化す
る。そして、この実行待ち時間は、該プロセスへのプロ
セッサ割り当てが行われる時点になってはじめて明らか
になり、ここでようやく、他のプロセッサへの割り当て
が許される。
【0007】したがって、実行待ち時間を短く保ちつ
つ、つまり、プロセッサを必要とするプロセスへのすば
やいプロセッサ割り当てを可能とすると当時に、プロセ
ッサ間の負荷分散を可能にする必要がある。
【0008】本発明の目的は、複数のプロセッサが、単
一のオペレーティングシステムにより制御されるマルチ
プロセッサシステムにおいて、プロセスを管理するプロ
セス管理情報に従って、プロセスにプロセッサを割り当
てるプロセスディスパッチ方法において、上述の欠点を
除去し、プロセッサを必要とするプロセスを長時間待た
せることなく、すばやいプロセッサ割り当てを可能に
し、かつ、プロセッサ間の負荷分散も可能にするマルチ
プロセッサにおけるプロセスディスパッチ方法を提供す
ることである。
【0009】
【課題を解決するための手段】本発明の第1のマルチプ
ロセッサのプロセスディスパッチ方法は、プロセッサご
との待ち行列に登録されたプロセスを複数のプロセッサ
にディスパッチするマルチプロセッサのプロセスディス
パッチ方法において、前記プロセッサごとに前記プロセ
ッサごとの待ち行列上の前記プロセスの個数を計測する
プロセッサ割り当て待ち行列計測手段により計測された
プロセッサごとの待ち行列の個数と、前記プロセッサご
とにそのプロセッサで実行された前記プロセスの平均プ
ロセッサ占有時間を計測する平均プロセッサ占有時間計
測手段により計測された平均プロセッサ占有時間とか
ら、前記プロセッサごとの待ち行列への登録時に、前記
プロセッサごとのプロセス実行待ち時間を予測し、これ
らの前記プロセス実行待ち時間の差が一定の範囲内にあ
る場合には、プロセス管理情報内の前記プロセスに割り
当てるプロセッサ情報が示す前記プロセッサの前記プロ
セッサごとの待ち行列に前記プロセスを登録し、前記プ
ロセス実行待ち時間の差が一定の範囲内にない場合に
は、予測した前記プロセッサごとの前記プロセス実行待
ち時間の中で最も小さい前記プロセス実行待ち時間の前
記プロセッサを選択して、このプロセッサの前記プロセ
ッサごとの待ち行列に登録することで、前記プロセッサ
の負荷が特定の前記プロセッサに偏ることなく均等に与
えられるように割り当てられるべき前記プロセッサを選
択しつつ、前記プロセスを特定の前記プロセッサで実行
する。
【0010】本発明の第2のマルチプロセッサのプロセ
スディスパッチ方法は、前記第1のマルチプロセッサの
プロセスディスパッチ方法であって、 (a)前記プロセッサを必要とする前記プロセスの前記
プロセス管理情報内の前記プロセッサ割り当て情報を参
照して、前記プロセスに割り当てる前記プロセッサを求
め、このプロセッサに対応するプロセッサ管理情報内の
前記平均プロセッサ占有時間と割り当て待ちのプロセス
個数とを積算しプロセス実行待ち時間を求める第1のス
テップと、 (b)前記プロセス実行待ち時間とあらかじめ設定され
ているしきい値とを比較する第2のステップと、 (c)前記第2のステップにおいて、前記プロセス実行
待ち時間が前記しきい値より小さいと判定された場合、
前記プロセスの前記プロセス管理情報の前記プロセッサ
割り当て情報に示される前記プロセッサを選択する第3
のステップと、(d)前記第2のステップにおいて、前
記プロセス実行待ち時間が前記しきい値より大きいと判
定された場合、全ての前記プロセッサについて前記プロ
セッサ管理情報内の前記平均プロセッサ占有時間と前記
割り当て待ちプロセス個数を積算し前記プロセス実行待
ち時間を求める第4のステップと、 (e)前記第4のステップで求められた前記プロセス実
行待ち時間の中で最も小さい待ち時間となった前記プロ
セッサを選択する第5のステップと、 (f)前記プロセッサを要求した前記プロセスの前記プ
ロセス管理情報内の前記プロセスの優先度を獲得する第
6のステップと、 (g)前記第4のステップで選択された前記プロセッサ
のプロセッサ管理情報内の待ち行列リスト先頭ポインタ
に基づいて前記プロセス管理情報の繋がりであるプロセ
ッサごとの待ち行列をたどり、前記第6のステップで獲
得された前記優先度に従って前記プロセスの前記プロセ
ス管理情報を前記プロセッサの待ち行列に登録する第7
のステップとを含む。
【0011】本発明の第3のマルチプロセッサのプロセ
スディスパッチ方法は、前記第1のマルチプロセッサの
プロセスディスパッチ方法であって、前記平均プロセッ
サ占有時間計測手段により、前記プロセスが前記プロセ
ッサを明け渡す際に、前記プロセスに前記プロセッサを
割り当ててから前記プロセスがプロセッサを明け渡すま
での時間を計測して、前記プロセッサに対応する前記プ
ロセッサ占有累計時間として累計し、また、プロセスデ
ィスパッチの回数を1加算して、一定間隔ごとに、プロ
セッサ占有累計時間をプロセスディスパッチの回数で除
算して前記プロセスの前記平均プロセッサ占有時間を求
める。
【0012】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を用いて詳細に説明する。図1は、本発明の実施
の形態のブロック図である。図1を参照すると、本発明
のマルチプロセッサのプロセスディスパッチシステム
は、プロセス管理情報11と、プロセッサ割り当て情報
111と、プロセッサ割り当て待ち行列計測手段2と、
プロセッサの割り当て待ちプロセス個数21と、平均プ
ロセッサ占有時間計測手段3と、プロセッサ平均プロセ
ッサ占有時間31と、プロセッサ占有累積時間32と、
ディスパッチ回数33と、プロセッサ待ち行列登録手段
4と、プロセッサの待ち行列5と、プロセスディスパッ
チ手段6と、プロセッサ71〜74とから構成される。
また、プロセス管理情報11は、プロセッサ割り当て情
報111を含んでいる。
【0013】次に、本発明の実施の形態の動作について
図1を参照して説明する。プロセス管理情報群1のプロ
セッサの待ち行列5には、プロセスにどのプロセッサを
割り当てるかを示すプロセッサ割り当て情報111がプ
ロセスごとに設定されている。プロセッサ割り当て待ち
行列計測手段2は、プロセッサ待ち行列登録手段4がプ
ロセッサの待ち行列5へプロセスを登録する時に呼び出
され、プロセッサ割り当て待ち行列計測手段2自身が動
作するプロセッサのプロセッサ待ち行列5上に存在する
プロセッサの割り当てを待っているプロセスの数を数え
プロセッサの割り当て待ちプロセス個数21に格納す
る。
【0014】平均プロセッサ占有時間計測手段3は、プ
ロセスがプロセッサを明け渡す際に、プロセスにプロセ
ッサを割り当ててからプロセスがプロセッサを明け渡す
までの時間を計測して、自身が動作するプロセッサに対
応するプロセッサ占有累計時間32に累計し、また、プ
ロセスディスパッチ回数33を1加算して、一定間隔ご
とに、プロセッサ占有累計時間32をプロセスディスパ
ッチ回数33で除算してプロセスの平均プロセッサ占有
時間を求め平均プロセッサ占有時間31に格納し、格納
した際には、プロセッサ占有累計時間32並びにプロセ
スディスパッチ回数33をゼロクリアする。
【0015】そして、プロセスへのプロセッサ割り当て
要求が発生すると、プロセッサ待ち行列登録手段4は、
プロセッサごとに、プロセッサ割り当て待ち行列計測手
段2により格納されたプロセッサ割り当て待ちプロセス
個数21と、平均プロセッサ占有時間計測手段3により
格納された平均プロセッサ占有時間31の積を計算し、
プロセッサごとのプロセス実行待ち時間を求め、この待
ち時間の差が一定の範囲内にある場合には、プロセス管
理情報11内の該プロセスに割り当てるプロセッサ割り
当て情報111が示すプロセッサのプロセッサ割り当て
待ち行列5に登録し、待ち時間の差が一定の範囲内にな
い場合には、前記の予測したプロセッサごとのプロセス
実行待ち時間の中でもっとも小さいプロセス実行待ち時
間のプロセッサを選択してこのプロセッサにて実行すべ
く、このプロセッサのプロセッサの割り当て待ち行列5
に登録する。
【0016】プロセスディスパッチ手段6は、プロセス
ディスパッチ手段6自身が動作するプロセッサ(プロセ
ッサ71〜74のいずれか)に割り当てられたプロセッ
サ待ち行列の先頭のプロセスを選び、自身が動作するプ
ロセッサ(プロセッサ71〜74のいずれか)にディス
パッチする。
【0017】次に、本発明の実施例について図面を参照
して説明する。図2は、本発明のマルチプロセッサのプ
ロセスディスパッチ方法が適用される情報処理システム
のブロック図である。図2を参照するとこの情報処理シ
ステムはプロセッサ71、72と、共有メモリ8と、シ
ステムバス9とから構成される。共有メモリ8には、プ
ロセス管理情報群1と、プロセッサ割り当て待ち行列計
測手段2と、平均プロセッサ占有時間計測手段3と、プ
ロセッサ待ち行列登録手段4と、プロセスディスパッチ
手段6と、プロセッサ管理情報12と、プロセッサ占有
累積時間32と、ディスパッチ回数33とが格納され
る。プロセッサ管理情報12は、割り当て待ちプロセス
個数21と、平均プロセッサ占有時間31と、待ち行列
リスト先頭ポインタ121とを含む。プロセス管理情報
群1は、プロセス管理情報11の集合である。プロセッ
サの待ち行列5は、複数のプロセス管理情報11の繋が
りとして定義される。プロセス管理情報11は、プロセ
ッサ割り当て情報111と、優先度112と、待ち行列
リストポインタ113とを含む。
【0018】次に、本発明の実施例の動作について図2
を参照して説明する。本実施例では、プロセッサ1とプ
ロセッサ2の2台のプロセッサ71、72がシステムバ
ス9に接続され、各プロセッサはシステムバス9を通じ
て共有メモリ8をアクセスする。
【0019】共有メモリ8には、平均プロセッサ占有時
間31と、割り当て待ちプロセス個数21と、待ち行列
リスト先頭ポインタ121を記録するプロセッサ管理情
報12、平均プロセッサ占有時間計測手段3、平均プロ
セッサ占有時間計測手段3により利用されるプロセッサ
占有累計時間32とディスパッチ回数33、プロセスご
とにどのプロセッサで実行するかを示すプロセッサ割り
当て情報111と優先度112と待ち行列リストポイン
タ113を記録するプロセス管理情報11、および各々
のプロセスのプロセス管理情報11の集合であるプロセ
ス管理情報群1、プロセッサ待ち行列登録手段4、プロ
セッサ待ち行列登録手段4が待ち行列登録時に呼び出し
待ち行列個数を計測しプロセッサ管理情報12内の割り
当て待ちプロセス個数21に格納するプロセッサ割り当
て待ち行列計測手段2、プロセスディスパッチ手段6が
存在する。
【0020】プロセッサ管理情報12内の平均プロセッ
サ占有時間31は、平均プロセッサ占有時間計測手段3
がプロセスがプロセッサを明け渡した際に、プロセスに
プロセッサを割り当ててからプロセスがプロセッサを明
け渡すまでの時間を計測して、自身が動作するプロセッ
サに対応するプロセッサ占有累計時間32に累計し、ま
た、プロセスディスパッチ回数33を+1して、一定間
隔ごとに、プロセッサ占有累計時間32をプロセスディ
スパッチ回数33で除算してプロセスの平均プロセッサ
占有時間を求めて格納する。そして、登録した際には、
プロセッサ占有累計時間32並びにプロセスディスパッ
チ回数33をゼロクリアする。プロセッサ管理情報12
内の割り当て待ちプロセス個数21は、プロセッサ待ち
行列登録手段4がプロセッサ割り当て待ち行列計測手段
2を用いて、待ち行列に登録時に+1し、プロセスにプ
ロセッサ割り当て時に−1することで、現在、該プロセ
ッサを待っているプロセスの個数を保持する。
【0021】プロセッサ管理情報12内の待ち行列リス
ト先頭ポインタ121は、プロセッサ待ち行列登録手段
4が、プロセッサ待ち行列5に初めてプロセスを登録す
るときに該プロセスのプロセス管理情報11へのポイン
タを格納し、さらに、既に待ち行列が存在する場合に、
新たに待ち行列に登録するプロセスの優先度112が、
プロセッサ管理情報12内の待ち行列リスト先頭ポイン
タ121が示すプロセス管理情報11内の優先度112
より大きい場合すなわち、現在プロセッサを待っている
プロセス群の優先度より該プロセスの優先度が高い場合
に、該プロセスのプロセス管理情報11へのポインタで
更新する。
【0022】プロセス管理情報群1内のプロセス管理情
報11内のプロセッサ割り当て情報111は、あらかじ
め、個々のプロセスに割り当てられるべきプロセッサの
プロセッサ番号が格納される。プロセス管理情報群1内
のプロセス管理情報11内の優先度112は、あらかじ
め、個々のプロセスの実行優先度が格納される。プロセ
ス管理情報群1内のプロセス管理情報11内の待ち行列
リストポインタ113は、プロセッサ待ち行列登録手段
4が、プロセッサ待ち行列にプロセスを登録するときに
更新する。
【0023】次に、プロセッサ待ち行列登録手段4の詳
細な動作について説明する。
【0024】図3は、プロセッサ待ち行列登録手段4の
アルゴリズムを示すフローチャートである。まず、プロ
セスがプロセッサを要求すると、オペレーティングシス
テムの一部であるプロセッサ待ち行列登録手段4に制御
が渡る(図3ステップ1)。プロセッサ待ち行列登録手
段4は、プロセッサを必要とするプロセスのプロセス管
理情報11内のプロセッサ割り当て情報111を参照し
て、該プロセスに割り当てるプロセッサを求め、これに
対応するプロセッサ管理情報12内の平均プロセッサ占
有時間31と割り当て待ちプロセス個数21を積算しプ
ロセス実行待ち時間を求める(図3ステップ2)。次
に、求めた割り当て待ち時間とあらかじめ設定されてい
るしきい値を比較する(図3ステップ3)。比較の結
果、プロセス実行待ち時間がしきい値より小さいときに
は、該プロセスのプロセス管理情報11内のプロセッサ
割り当て情報111に示されるプロセッサを選択し(図
3ステップ5)、プロセス実行待ち時間がしきい値より
大きいときには、全てのプロセッサについてプロセッサ
管理情報12内の平均プロセッサ占有時間31と割り当
て待ちプロセス個数21を積算しプロセス実行待ち時間
を求め(図3ステップ4)、求めたプロセス実行待ち時
間の中で最も小さい待ち時間となったプロセッサを選択
する(図3ステップ6)。次に、プロセッサを要求した
プロセスのプロセス管理情報11内の該プロセスの優先
度112を入手する(図3ステップ7)。そして、選択
されたプロセッサのプロセッサ管理情報12内の待ち行
列リスト先頭ポインタ121を入手して、待ち行列5を
辿り、先に入手した優先度に従って該プロセスのプロセ
ス管理情報11を待ち行列リストに登録する(図3ステ
ップ8)。
【0025】
【発明の効果】以上説明したように、本発明のプロセス
ディスパッチ方法は、複数のプロセッサが、単一のオペ
レーティングシステムにより制御されるマルチプロセッ
サシステムでの、プロセスを管理するプロセス管理情報
に従って、プロセスにプロセッサを割り当てるプロセス
ディスパッチ方法において、プロセスのプロセッサ要求
時、すなわち、プロセッサ待ち行列に登録時に、プロセ
ッサごとのプロセッサ割り当て待ち行列上のプロセスの
個数と平均プロセッサ占有時間から、プロセッサごとの
プロセス実行待ち時間を予測し、これらの待ち時間の差
が一定の範囲内にある場合には、前記プロセス管理情報
内の該プロセスに割り当てるプロセッサ情報が示すプロ
セッサのプロセッサ割り当て待ち行列に登録し、待ち時
間の差が一定の範囲内にない場合には、前記の予測した
プロセッサごとのプロセス実行待ち時間の中でもっとも
小さいプロセス実行待ち時間のプロセッサを選択して、
このプロセッサのプロセッサ割り当て待ち行列に登録す
ることで、プロセッサを必要とするプロセスを長時間待
たせることなく、すばやいプロセッサ割り当てを可能に
した上で、プロセッサの負荷が特定のプロセッサに偏る
ことなく均等に与えられるようにし、かつ、プロセッサ
間の負荷分散をも可能にすることができ、応答性能を要
求されるオンライントランザクション処理において、プ
ロセッサ待ち時間が増加することなく、ターンアラウン
ドタイムを確保することができるという効果を持つ。
【図面の簡単な説明】
【図1】本発明の実施の形態のブロック図である。
【図2】本発明の実施例のブロック図である。
【図3】プロセッサ待ち行列登録手段のアルゴリズムを
示すフローチャートである。
【符号の説明】
1 プロセス管理情報群 2 プロセッサ割り当て待ち行列計測手段 3 平均プロセッサ占有時間計測手段 4 プロセッサ待ち行列登録手段 5 プロセッサの待ち行列 6 プロセスディスパッチ手段 8 共有メモリ 9 システムバス 11 プロセス管理情報 12 プロセッサ管理情報 21 割り当て待ちプロセス個数 31 平均プロセッサ占有時間 32 プロセッサ占有累計時間 33 ディスパッチ回数 71〜74 プロセッサ 111 プロセッサ割り当て情報 112 優先度 113 待ち行列リストポインタ 121 待ち行列リスト先頭ポインタ
フロントページの続き (56)参考文献 特開 平6−243112(JP,A) 特開 平8−166931(JP,A) 特開 平5−108584(JP,A) 情報処理学会論文誌、VOL.31、N O.7(1990年7月)、P.1080〜1090 電子情報通信学会技術研究報告、VO L.96、NO.231(1996年8月)、P. 1〜8(CPSY96−57) (58)調査した分野(Int.Cl.6,DB名) G06F 9/46 G06F 15/16

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 プロセッサごとの待ち行列に登録された
    プロセスを複数のプロセッサにディスパッチするマルチ
    プロセッサのプロセスディスパッチ方法において、前記
    プロセッサごとに前記プロセッサごとの待ち行列上の前
    記プロセスの個数を計測するプロセッサ割り当て待ち行
    列計測手段により計測されたプロセッサごとの待ち行列
    の個数と、前記プロセッサごとにそのプロセッサで実行
    された前記プロセスの平均プロセッサ占有時間を計測す
    る平均プロセッサ占有時間計測手段により計測された平
    均プロセッサ占有時間とから、前記プロセッサごとの待
    ち行列への登録時に、前記プロセッサごとのプロセス実
    行待ち時間を予測し、これらの前記プロセス実行待ち時
    間の差が一定の範囲内にある場合には、プロセス管理情
    報内の前記プロセスに割り当てるプロセッサ情報が示す
    前記プロセッサの前記プロセッサごとの待ち行列に前記
    プロセスを登録し、前記プロセス実行待ち時間の差が一
    定の範囲内にない場合には、予測した前記プロセッサご
    との前記プロセス実行待ち時間の中で最も小さい前記プ
    ロセス実行待ち時間の前記プロセッサを選択して、この
    プロセッサの前記プロセッサごとの待ち行列に登録する
    ことで、前記プロセッサの負荷が特定の前記プロセッサ
    に偏ることなく均等に与えられるように割り当てられる
    べき前記プロセッサを選択しつつ、前記プロセスを特定
    の前記プロセッサで実行することを特徴とするマルチプ
    ロセッサのプロセスディスパッチ方法。
  2. 【請求項2】(a)前記プロセッサを必要とする前記プ
    ロセスの前記プロセス管理情報内の前記プロセッサ割り
    当て情報を参照して、前記プロセスに割り当てる前記プ
    ロセッサを求め、このプロセッサに対応するプロセッサ
    管理情報内の前記平均プロセッサ占有時間と割り当て待
    ちのプロセス個数とを積算しプロセス実行待ち時間を求
    める第1のステップと、 (b)前記プロセス実行待ち時間とあらかじめ設定され
    ているしきい値とを比較する第2のステップと、 (c)前記第2のステップにおいて、前記プロセス実行
    待ち時間が前記しきい値より小さいと判定された場合、
    前記プロセスの前記プロセス管理情報の前記プロセッサ
    割り当て情報に示される前記プロセッサを選択する第3
    のステップと、(d)前記第2のステップにおいて、前
    記プロセス実行待ち時間が前記しきい値より大きいと判
    定された場合、全ての前記プロセッサについて前記プロ
    セッサ管理情報内の前記平均プロセッサ占有時間と前記
    割り当て待ちプロセス個数を積算し前記プロセス実行待
    ち時間を求める第4のステップと、 (e)前記第4のステップで求められた前記プロセス実
    行待ち時間の中で最も小さい待ち時間となった前記プロ
    セッサを選択する第5のステップと、 (f)前記プロセッサを要求した前記プロセスの前記プ
    ロセス管理情報内の前記プロセスの優先度を獲得する第
    6のステップと、 (g)前記第4のステップで選択された前記プロセッサ
    のプロセッサ管理情報内の待ち行列リスト先頭ポインタ
    に基づいて前記プロセス管理情報の繋がりであるプロセ
    ッサごとの待ち行列をたどり、前記第6のステップで獲
    得された前記優先度に従って前記プロセスの前記プロセ
    ス管理情報を前記プロセッサの待ち行列に登録する第7
    のステップと、 を含むことを特徴とする請求項1記載のマルチプロセッ
    サのプロセスディスパッチ方法。
  3. 【請求項3】 前記平均プロセッサ占有時間計測手段に
    より、前記プロセスが前記プロセッサを明け渡す際に、
    前記プロセスに前記プロセッサを割り当ててから前記プ
    ロセスがプロセッサを明け渡すまでの時間を計測して、
    前記プロセッサに対応する前記プロセッサ占有累計時間
    として累計し、また、プロセスディスパッチの回数を1
    加算して、一定間隔ごとに、プロセッサ占有累計時間を
    プロセスディスパッチの回数で除算して前記プロセスの
    前記平均プロセッサ占有時間を求めることを特徴とする
    請求項1記載のマルチプロセッサのプロセスディスパッ
    チ方法。
JP34859696A 1996-12-26 1996-12-26 マルチプロセッサのプロセスディスパッチ方法 Expired - Fee Related JP2954056B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34859696A JP2954056B2 (ja) 1996-12-26 1996-12-26 マルチプロセッサのプロセスディスパッチ方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34859696A JP2954056B2 (ja) 1996-12-26 1996-12-26 マルチプロセッサのプロセスディスパッチ方法

Publications (2)

Publication Number Publication Date
JPH10187469A JPH10187469A (ja) 1998-07-21
JP2954056B2 true JP2954056B2 (ja) 1999-09-27

Family

ID=18398075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34859696A Expired - Fee Related JP2954056B2 (ja) 1996-12-26 1996-12-26 マルチプロセッサのプロセスディスパッチ方法

Country Status (1)

Country Link
JP (1) JP2954056B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003241980A (ja) * 2002-02-06 2003-08-29 Internatl Business Mach Corp <Ibm> マルチプロセッサ・コンピュータ・システムのためのスレッド・ディスパッチ機構及び方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3716753B2 (ja) 2001-03-21 2005-11-16 日本電気株式会社 マルチプロセッサ構成の計算機間におけるトランザクション負荷分散方法及び方式並びにプログラム
JP4723465B2 (ja) * 2006-11-29 2011-07-13 富士通株式会社 ジョブ割当プログラム及びジョブ割当方法
JP4992050B2 (ja) * 2008-05-27 2012-08-08 株式会社Jvis 工程管理装置
KR101519825B1 (ko) 2008-12-05 2015-05-13 삼성전자주식회사 데이터 처리 장치 및 그 제어 방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
情報処理学会論文誌、VOL.31、NO.7(1990年7月)、P.1080〜1090
電子情報通信学会技術研究報告、VOL.96、NO.231(1996年8月)、P.1〜8(CPSY96−57)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003241980A (ja) * 2002-02-06 2003-08-29 Internatl Business Mach Corp <Ibm> マルチプロセッサ・コンピュータ・システムのためのスレッド・ディスパッチ機構及び方法
US7487504B2 (en) 2002-02-06 2009-02-03 International Business Machines Corporation Thread dispatch for multiprocessor computer systems

Also Published As

Publication number Publication date
JPH10187469A (ja) 1998-07-21

Similar Documents

Publication Publication Date Title
US7941805B2 (en) Affinity dispatching load balancer with precise CPU consumption data
US5784698A (en) Dynamic memory allocation that enalbes efficient use of buffer pool memory segments
US8397236B2 (en) Credit based performance managment of computer systems
US5790851A (en) Method of sequencing lock call requests to an O/S to avoid spinlock contention within a multi-processor environment
JP2682770B2 (ja) 仮想計算機システムのcpu制御方式
JPH09120389A (ja) クラスタ型コンピュータのジョブスケジュール方法及び装置
KR101651871B1 (ko) 멀티코어 시스템 상에서 단위 작업을 할당하는 방법 및 그 장치
JP2622654B2 (ja) 複数要求間の仲裁方法およびその装置
WO2009101563A1 (en) Multiprocessing implementing a plurality of virtual processors
JPH02193248A (ja) 実記憶管理方法
KR101553650B1 (ko) 멀티코어 시스템에서의 로드 밸런싱 장치 및 방법
JP2012512472A (ja) データバースト間の競合の解決
US5850555A (en) System and method for validating interrupts before presentation to a CPU
JP2954056B2 (ja) マルチプロセッサのプロセスディスパッチ方法
US5850558A (en) System and method for referencing interrupt request information in a programmable interrupt controller
US5894578A (en) System and method for using random access memory in a programmable interrupt controller
JPH05158744A (ja) 計算機システムにおける装置管理方式及びメモリ管理方式
US10180858B2 (en) Parallel computing device, parallel computing system, and job control method
KR101639947B1 (ko) 하둡 선점 데드라인 제약 스케줄링 방법 및 그 방법을 수행하는 컴퓨터프로그램과, 그 프로그램이 기록된 매체
JP2004227188A (ja) ジョブスワップ方法、ジョブ管理装置、およびジョブ管理プログラム
JP3227069B2 (ja) 入出力処理システム
JPH0612395A (ja) マルチプロセサシステムにおけるタスク割り付け方法
JPS62175832A (ja) 電子計算機システムの資源管理方式
JPH05210523A (ja) 適応スケジューリング方法及び装置
JP2001142723A (ja) 資源配分方法、計算機システム及び記録媒体

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990629

LAPS Cancellation because of no payment of annual fees