JP2951704B2 - Interference compensator - Google Patents

Interference compensator

Info

Publication number
JP2951704B2
JP2951704B2 JP20658890A JP20658890A JP2951704B2 JP 2951704 B2 JP2951704 B2 JP 2951704B2 JP 20658890 A JP20658890 A JP 20658890A JP 20658890 A JP20658890 A JP 20658890A JP 2951704 B2 JP2951704 B2 JP 2951704B2
Authority
JP
Japan
Prior art keywords
signal
input
interference
output
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20658890A
Other languages
Japanese (ja)
Other versions
JPH0490626A (en
Inventor
俊之 貝塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP20658890A priority Critical patent/JP2951704B2/en
Publication of JPH0490626A publication Critical patent/JPH0490626A/en
Application granted granted Critical
Publication of JP2951704B2 publication Critical patent/JP2951704B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Noise Elimination (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、無線通信の干渉補償装置に利用する。特
に、干渉波を抑圧して希望する信号を受信する装置に関
するものである。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention is used for an interference compensation device for wireless communication. In particular, the present invention relates to a device that suppresses an interference wave and receives a desired signal.

〔従来の技術〕[Conventional technology]

第2図は従来例の干渉補償装置のブロック構成図であ
る。
FIG. 2 is a block diagram of a conventional interference compensation apparatus.

従来、干渉補償装置は、第2図に示すような構成であ
った。第2図において、1、2は入力端子、3は振幅位
相制御回路、4は信号合成回路、5A、5Bは増幅器、周波
数変換器および帯域濾波器などから構成される信号受信
回路、7、8は乗積検波器、10は干渉波補償出力端子な
らびに17は90゜移相器を示す。
Conventionally, the interference compensator has a configuration as shown in FIG. In FIG. 2, reference numerals 1 and 2 denote input terminals, 3 denotes an amplitude and phase control circuit, 4 denotes a signal synthesizing circuit, 5A and 5B denote signal receiving circuits composed of an amplifier, a frequency converter, a bandpass filter, and the like; Denotes a product detector, 10 denotes an interference wave compensation output terminal, and 17 denotes a 90 ° phase shifter.

入力端子1には通常の通信のための信号が入力する
が、干渉波も混入する。入力端子2には主に干渉波が入
力する。入力端子2に入力した干渉波は2系統に分岐さ
れ、一方の信号は振幅位相制御回路3でその振幅および
位相が制御され、入力端子1からの信号と信号合成回路
4で合成される。この合成信号と入力端子2の他方の信
号とはそれぞれ信号受信回路5A、5Bで周波数変換および
増幅された後、さらに2分岐され乗積検波器7、8で検
波される。このとき乗積検波器7、8に入力する四つの
信号の内の一つは90゜移相器17で90゜位相推移される。
この乗積検波器7、8の出力信号は入力端子1から入力
される干渉波と入力端子2から入力される干渉波との振
幅が同じで位相が反転するように振幅位相制御回路3を
制御する。以上により干渉波補償出力端子10の出力に干
渉波の含まれない信号が得られる。
A signal for normal communication is input to the input terminal 1, but an interference wave is also mixed. The input terminal 2 mainly receives an interference wave. The interference wave input to the input terminal 2 is branched into two systems. One of the signals is controlled in amplitude and phase by an amplitude / phase control circuit 3, and is combined with a signal from the input terminal 1 by a signal combining circuit 4. The synthesized signal and the other signal at the input terminal 2 are frequency-converted and amplified by the signal receiving circuits 5A and 5B, respectively, and further branched into two to be detected by the product detectors 7 and 8. At this time, one of the four signals input to the product detectors 7 and 8 is shifted by 90 ° in phase by the 90 ° phase shifter 17.
The output signals of the product detectors 7 and 8 control the amplitude and phase control circuit 3 so that the amplitude of the interference wave input from the input terminal 1 and the amplitude of the interference wave input from the input terminal 2 are the same and the phases are inverted. I do. As described above, a signal that does not include an interference wave is obtained in the output of the interference wave compensation output terminal 10.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

しかし、このような従来例の干渉補償装置では、信号
受信回路が2系統必要であり、また精度良く干渉波を抑
圧するためには両信号受信回路の位相および振幅の変動
特性を合わせる必要があり、そのために構成部品が多く
その振幅位相特性変動の調整などが難しい欠点があっ
た。
However, such a conventional interference compensator requires two signal receiving circuits, and it is necessary to match the phase and amplitude fluctuation characteristics of both signal receiving circuits in order to suppress interference waves with high accuracy. For this reason, there is a drawback that there are many components and it is difficult to adjust the fluctuation of the amplitude / phase characteristics.

本発明は上記の欠点を解決するもので、信号受信回路
が2系統必要なく、かつ構成が簡易で調整の容易な干渉
補償装置を提供することを目的とする。
SUMMARY OF THE INVENTION An object of the present invention is to provide an interference compensator which does not require two signal receiving circuits, has a simple configuration, and can be easily adjusted.

〔課題を解決するための手段〕[Means for solving the problem]

本発明は、希望受信波の他に干渉波が混入した第一の
入力信号を入力する第一の入力端子(1)と、上記干渉
波を主成分とする第二の入力信号を入力する第二の入力
端子(2)と、入力する制御電圧に基づき上記第二の入
力信号を制御して上記第一の入力信号の干渉波と振幅が
ほぼ等しく位相がほぼ反転した信号を出力する振幅位相
制御回路(3)と、この振幅位相制御回路の出力信号と
上記第一の入力信号とを合成して干渉波補償信号を出力
する第一の信号合成回路(4)とを備えた干渉補償装置
において、上記信号合成回路の出力信号を上記干渉波に
比して周波数の低い低周波信号により変調する変調器
(12)と、この変調器の変調出力と上記第二の入力信号
とを合成する第二の信号合成回路(6)と、この第二の
信号合成回路の出力信号を入力とし中間周波信号に変換
する信号受信回路(5)と、入力する上記第二の入力信
号の同期信号により上記中間周波信号を検波する第一の
位相検波器(14)および上記同期信号を90゜位相推移さ
せた信号により上記中間周波信号を検波する第二の位相
検波器(15)と、上記二つの位相検波器(14、15)の検
波出力をそれぞれ入力とし上記低周波信号によりそれぞ
れ乗積検波して上記制御電圧として出力する二つの乗積
検波器(7、8)とを備えたことを特徴とする。
The present invention provides a first input terminal (1) for inputting a first input signal mixed with an interference wave in addition to a desired reception wave, and a second input terminal for inputting a second input signal mainly containing the interference wave. An amplitude phase for controlling the second input signal based on an input control voltage and outputting a signal having substantially the same amplitude as the interference wave of the first input signal and having a substantially inverted phase; An interference compensator comprising a control circuit (3) and a first signal synthesizing circuit (4) for synthesizing an output signal of the amplitude and phase control circuit and the first input signal to output an interference wave compensation signal. A modulator (12) for modulating an output signal of the signal synthesizing circuit with a low-frequency signal having a lower frequency than the interference wave, and synthesizing a modulation output of the modulator and the second input signal. A second signal synthesis circuit (6) and an output signal of the second signal synthesis circuit; , A signal receiving circuit (5) for converting the signal into an intermediate frequency signal, a first phase detector (14) for detecting the intermediate frequency signal based on a synchronization signal of the input second input signal, and the synchronization signal. A second phase detector (15) for detecting the intermediate frequency signal by a signal shifted by 90 °, and the detection outputs of the two phase detectors (14, 15) as inputs and the low frequency signal respectively. It is characterized by comprising two product detectors (7, 8) that perform product detection and output the control voltage.

また、本発明は、上記変調器(12)は振幅変調器であ
ることができる。
Further, in the present invention, the modulator (12) can be an amplitude modulator.

さらに、本発明は、上記信号受信回路(5)には自動
利得制御手段を含むことができる。
Further, in the present invention, the signal receiving circuit (5) can include an automatic gain control means.

また、本発明は、上記第二の入力信号が所定レベル以
下であるとき上記振幅位相制御回路の出力を無効とする
手段を備えることができる。
Further, the present invention can include means for invalidating the output of the amplitude / phase control circuit when the second input signal is below a predetermined level.

〔作用〕[Action]

変調器(12)は信号合成回路(4)の出力信号に混入
する干渉波をこの干渉波に比して周波数の低い低周波信
号により変調する。信号合成回路(6)はこの変調器の
変調出力と第二の入力信号とを合成する。信号受信回路
(5)は第二の信号合成回路の出力信号を入力とし中間
周波信号に変換する。第一の位相検波器(14)は入力す
る第二の入力信号に同期した同期信号により上記中間周
波信号を検波し、第二の位相検波器(15)は上記同期信
号を90゜位相推移させた信号により上記中間周波信号を
検波する。さらに、二つの乗積検波器(7、8)は上記
二つの位相検波器の検波出力の直流分をそれぞれカット
して上記低周波信号により乗積検波し、低域濾波器でこ
の乗積検波出力の直流成分を取出し制御電圧として振幅
位相制御回路に与える。
The modulator (12) modulates an interference wave mixed into an output signal of the signal synthesis circuit (4) with a low-frequency signal having a lower frequency than the interference wave. A signal combining circuit (6) combines the modulated output of the modulator and the second input signal. The signal receiving circuit (5) receives the output signal of the second signal synthesizing circuit and converts it into an intermediate frequency signal. The first phase detector (14) detects the intermediate frequency signal by a synchronization signal synchronized with the input second input signal, and the second phase detector (15) shifts the synchronization signal by 90 °. The intermediate frequency signal is detected based on the received signal. Further, the two product detectors (7, 8) cut the DC components of the detection outputs of the two phase detectors, respectively, perform product detection using the low-frequency signal, and use the low-pass filter to perform the product detection. The DC component of the output is extracted and given to the amplitude and phase control circuit as a control voltage.

また、信号受信回路(5)の自動利得制御手段は位相
検波器の直流分出力が一定になるように自動利得制御を
かけて第二の入力信号のレベル変動に対して安定な補償
動作が得られるようにすることができる。
The automatic gain control means of the signal receiving circuit (5) performs automatic gain control so that the DC component output of the phase detector becomes constant, and obtains a stable compensation operation for the level fluctuation of the second input signal. Can be made.

さらに、第二の入力信号が所定レベル以下であるとき
には、干渉波がなくなったものとして振幅位相制御回路
の出力を無効とし熱雑音などによる希望受信波に対する
有害な影響を防止する。
Further, when the second input signal is lower than the predetermined level, the output of the amplitude and phase control circuit is invalidated assuming that the interference wave has disappeared, thereby preventing a harmful influence on the desired received wave due to thermal noise or the like.

以上により信号受信回路が2系統必要なくなり、かつ
構成が簡易で調整が容易にできる。
As described above, two signal receiving circuits are not required, and the configuration is simple and adjustment can be easily performed.

〔実施例〕〔Example〕

本発明の実施例について図面を参照して説明する。第
1図は本発明一実施例干渉補償装置のブロック構成図で
ある。第3図は本発明の干渉補償装置の振幅位相制御回
路のブロック構成図である。第1図において、干渉補償
装置は、希望受信波の他に干渉波が混入した第一の入力
信号を入力する第一の入力端子として入力端子1と、上
記干渉波を主成分とする第二の入力信号を入力する第二
の入力端子として入力端子2と、入力する制御電圧に基
づき上記第二の入力信号を制御して上記第一の入力信号
の干渉波と振幅がほぼ同じで位相がほぼ反転した信号を
出力する振幅位相制御回路3と、振幅位相制御回路3の
出力信号と上記第一の入力信号とを合成して干渉波補償
信号を出力する第一の信号合成回路として信号合成回路
4と、この干渉波補償信号を出力する干渉波補償出力端
子10とを備える。
Embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram of an interference compensation apparatus according to an embodiment of the present invention. FIG. 3 is a block diagram of the amplitude / phase control circuit of the interference compensation device of the present invention. In FIG. 1, an interference compensator includes an input terminal 1 as a first input terminal for inputting a first input signal mixed with an interference wave in addition to a desired reception wave, and a second input terminal mainly including the interference wave. And an input terminal 2 as a second input terminal for inputting an input signal of the input signal, and controlling the second input signal based on a control voltage to be input so that the amplitude and the phase of the interference wave of the first input signal are substantially the same as those of the first input signal. An amplitude / phase control circuit 3 that outputs a substantially inverted signal, and a signal synthesis circuit that synthesizes an output signal of the amplitude / phase control circuit 3 and the first input signal to output an interference wave compensation signal. The circuit includes a circuit 4 and an interference wave compensation output terminal 10 for outputting the interference wave compensation signal.

ここで本発明の特徴とするところは、信号合成回路4
の出力信号を上記干渉波に比して周波数の低い低周波信
号により変調する変調器として変調器12および低周波発
振器11と、変調器12の変調出力と上記第二の入力信号と
を合成する第二の信号合成回路として信号合成回路6
と、信号合成回路6の出力信号を入力とし中間周波信号
に変換する信号受信回路5と、入力する上記第二の入力
信号に同期した同期信号により上記中間周波信号に同期
した同期信号により上記中間周波信号を検波する第一の
位相検波器として位相検波器14および上記同期信号を90
゜位相推移させた信号により上記中間周波信号を検波す
る第二の位相検波器として位相検波器15と、位相検波器
15の検波出力を低域濾波器27を介して入力し上記同期信
号を出力する電圧制御発振器13と、二つの位相検波器1
4、15の検波出力をそれぞれ高域濾波器21、22を介して
入力し上記低周波信号によりそれぞれ乗積検波し低域濾
波器23、24および直流積分回路25、26を介して上記制御
電圧として出力する二つの乗積検波器7、8とを備えた
ことにある。
The feature of the present invention is that the signal synthesizing circuit 4
A modulator 12 and a low-frequency oscillator 11 as modulators for modulating the output signal of the above with a low-frequency signal having a frequency lower than that of the interference wave, and combining the modulation output of the modulator 12 and the second input signal. A signal synthesis circuit 6 as a second signal synthesis circuit
A signal receiving circuit 5 which receives the output signal of the signal synthesizing circuit 6 as an input and converts the signal into an intermediate frequency signal; As the first phase detector for detecting the frequency signal, the phase detector 14 and the synchronization signal
A phase detector 15 as a second phase detector for detecting the intermediate frequency signal based on the phase-shifted signal;
A voltage-controlled oscillator 13 that inputs the detection output of 15 through a low-pass filter 27 and outputs the synchronization signal, and two phase detectors 1
The detection outputs of 4 and 15 are input through the high-pass filters 21 and 22, respectively, and multiply-detected by the low-frequency signal, and the control voltage is passed through the low-pass filters 23 and 24 and the DC integration circuits 25 and 26. And two multiplying detectors 7 and 8 that output as

また、変調器12は振幅変調器である。 The modulator 12 is an amplitude modulator.

さらに、信号受信回路5には自動利得制御手段を含
む。
Further, the signal receiving circuit 5 includes automatic gain control means.

また、上記第二の入力信号が所定レベル以下であると
き振幅位相制御回路3の出力を無効とする手段として位
相検波器14の出力に接続されたスイッチ16を備える。
Further, a switch 16 connected to the output of the phase detector 14 is provided as means for invalidating the output of the amplitude / phase control circuit 3 when the second input signal is below a predetermined level.

第3図は干渉補償装置の振幅位相制御回路のブロック
構成図である。第3図において、31は入力端子、32は信
号分岐回路、33a〜33dは固定移相器、34a〜34dはPINダ
イオード減衰器、35は信号合成器、36a、36bは制御信号
入力端子および37は出力端子である。第3図の構成およ
び動作については特公昭62−16580号公報に詳細な説明
がある。
FIG. 3 is a block diagram of the amplitude / phase control circuit of the interference compensator. In FIG. 3, 31 is an input terminal, 32 is a signal branch circuit, 33a to 33d are fixed phase shifters, 34a to 34d are PIN diode attenuators, 35 is a signal synthesizer, 36a and 36b are control signal input terminals and 37. Is an output terminal. The configuration and operation of FIG. 3 are described in detail in Japanese Patent Publication No. 62-16580.

このような構成の干渉補償装置の動作について説明す
る。第1図において、入力端子2に入力した干渉波は、
2分岐されて振幅位相制御回路3および信号受信回路5
に入力される。この2分岐された信号は複素表示により
次のように表せる。
The operation of the interference compensation device having such a configuration will be described. In FIG. 1, the interference wave input to the input terminal 2 is
Amplitude / Phase control circuit 3 and signal receiving circuit 5
Is input to The two-branched signal can be expressed as follows in a complex representation.

IA=iA ejΩt iA:入力端子2に入力する干渉波する振幅 Ω:干渉波角周波数 振幅位相制御回路3では制御電圧v1、v2に対して、出
力信号を次のように制御し出力する。
I A = i A e jΩt i A: amplitude interfering wave to the input terminal 2 Omega: against the interference wave angular frequency amplitude-phase control circuit 3 controls the voltage v 1, v 2, the output signal as follows Control and output.

IV=−KV(v1+jv2)IA =−KV ViA ej(Ωt+φ) −KV:振幅位相制御回路の制御感度 Vejφ=v1+jv2 この振幅位相制御回路3の出力信号は、信号合成回路
4で入力端子1からの信号と合成される。このときに入
力端子1からの干渉波信号は次式で表され、 IM=iM ej(Ωt+α) IM:入力端子1に入力する干渉波の振幅 α:入力端子1に入力する干渉波と入力端子2に入力
する干渉波との位相差 合成信号は次式となる。
I V = -K V (v 1 + jv 2) I A = -K V Vi A e j (Ωt + φ) -K V: the control sensitivity Ve jφ = v 1 + jv 2 amplitude phase control circuit 3 of the amplitude phase control circuit The output signal is combined with the signal from the input terminal 1 by the signal combining circuit 4. Interference signal from the input terminal 1 at this time is represented by the following formula, I M = i M e j (Ωt + α) I M: amplitude of the interference wave to the input terminal 1 alpha: interference applied to the input terminal 1 The phase difference between the wave and the interference wave input to the input terminal 2 is as follows.

IR=iM ej(Ωt+α)−Kv ViA ej(Ωt+φ) =rej(Ωt+θ) ただし、rejθ=iM ejα−KV ViA ejφ この合成信号に低周波信号発振器11の出力で変調器12
において、「オン」−「オフ」の振幅変調を行うと実数
表示で次式のように表わせる。
I R = i M e j ( Ωt + α) -K v Vi A e j (Ωt + φ) = re j (Ωt + θ) However, re jθ = i M e jα -K V Vi A e jφ low frequency signal oscillator to the synthesized signal Modulator 12 with 11 outputs
In the above, when the amplitude modulation of "on"-"off" is performed, the amplitude can be represented by the following expression in a real number display.

ω:変調信号角周波数 これを入力端子2の入力信号と信号合成回路6におい
て合成すると次式になる。
ω: Modulated signal angular frequency When this is combined with the input signal of the input terminal 2 in the signal combining circuit 6, the following equation is obtained.

次に電圧制御発振器13の出力AsinΩtで位相検波器14
において検波すると、 このSD1の直流分の低域濾波器で取出し、この直流分出
力が一定となるように自動利得制御(AGC)かける。す
なわち低域濾波器で取出した直流電圧は、 iA A/2 ただし、iA≫r となり、これに基づきAGCによる増幅利得を K/(iA A/2) K:一定 とすると、SD1は次式となる。
Next, the phase detector 14 detects the output AsinΩt of the voltage controlled oscillator 13.
When detected at, Taken out the DC component of the low-pass filter of this S D1, applying an automatic gain control (AGC) as the DC component output becomes constant. That is, the DC voltage taken out by the low-pass filter is i A A / 2 where i A ≫r. Based on this, the amplification gain by the AGC is K / (i A A / 2) K: constant, S D1 Is given by

本式の直流成分をコンデンサなどの高域濾波器21によ
りカットし、変調信号、すなわち低周波信号発振器11の
出力信号でさらに乗積検波すると、次式を得る。ただ
し、高周波成分(2Ωを含む成分)は省略する。
When the DC component of this equation is cut by a high-pass filter 21 such as a capacitor, and further multiplied and detected by a modulation signal, that is, an output signal of the low-frequency signal oscillator 11, the following equation is obtained. However, high-frequency components (components including 2Ω) are omitted.

この検波出力の直流成分を低域濾波器23および直流積
分回路25により得る。すなわち、乗積検波器7の出力制
御電圧E1は、 E1=(2/π)(r/iA)cosθ また、Sを電圧制御発振器13の出力を90゜位相推移させ
た信号で検波すると次式になり、 さらに、変調信号で乗積検波した直流成分として次式を
得る。すなわち、乗積検波器8の出力制御電圧は、 E2=(2/π)(r/iA)sinθ この二つの制御電圧、E2を適切な利得Gで増幅し、上
述の制御電圧v1、v2に加算して制御すると、信号合成回
路4の出力信号は次式となり、 IR=iA ej(Ωt+α)−KV ViA ej(Ωt+φ) −KV(2KG/π)rej(Ωt+θ) =(1−2KV KG/π)rej(Ωt+θ) 制御ループ利得2KV KG/πを適切に設定すればIRは最
終的に「0」となり、干渉波が抑圧され、干渉波補償出
力端子10から希望波のみの信号が得られる。
The DC component of the detection output is obtained by the low-pass filter 23 and the DC integration circuit 25. That is, the output control voltage E 1 of the product detector 7 is E 1 = (2 / π 2 ) (r / i A ) cos θ. S is a signal obtained by shifting the output of the voltage controlled oscillator 13 by 90 °. The following equation is obtained by detection. Further, the following equation is obtained as a DC component obtained by multiplying and detecting the modulated signal. That is, the output control voltage of the product detector 8 is: E 2 = (2 / π 2 ) (r / i A ) sin θ The two control voltages 1 and E 2 are amplified with an appropriate gain G, and the above control is performed. When the control is added to the voltage v 1, v 2, the output signal of the signal combining circuit 4 is given by the following formula, I R = i a e j (Ωt + α) -K V Vi a e j (Ωt + φ) -K V (2KG / π 2 ) re j (Ωt + θ) = (1-2K V KG / π 2 ) re j (Ω t + θ) If the control loop gain 2K V KG / π 2 is properly set, I R eventually becomes “0”. The interference wave is suppressed, and a signal of only the desired wave is obtained from the interference wave compensation output terminal 10.

また、「0」−「π」の位相変調を行うとすると、変
調信号は、 となり、同様の過程をもって干渉補償が可能である。
「オン」−「オフ」または「0」−「π」変調のように
高調波を含む変調波ではなく正弦波によっても干渉波補
償が可能である。
If the phase modulation of “0” − “π” is performed, the modulation signal is Thus, interference compensation can be performed in a similar process.
Interference wave compensation can be performed not by a modulated wave including harmonics but by a sine wave like “on”-“off” or “0”-“π” modulation.

また、電圧制御発振器13を入力信号に同期させる方法
はSD2′の直流成分を「0」になるように制御する位相
同期ループや他の搬送波再生回路によって実現可能であ
る。ただし、位相同期ループにおいて「オン」−「オ
フ」変調の場合は干渉補償誤差が大きいときには同期誤
差が発生するが補償動作がある程度進行すると同期誤差
は無視することができる。
Further, the method of synchronizing the voltage controlled oscillator 13 with the input signal can be realized by a phase locked loop for controlling the DC component of S D2 ′ to be “0” or another carrier recovery circuit. However, in the case of "on"-"off" modulation in the phase locked loop, a synchronization error occurs when the interference compensation error is large, but the synchronization error can be ignored when the compensation operation proceeds to some extent.

以上の説明はAGCを行う場合についてであるが、AGCを
行わなくても干渉波の補償は可能である。しかし、入力
干渉波のレベル変動に対してループ利得が変動するため
補償動作が不安定となる。このためにAGCをかけたほう
が安定な補償動作が得られる。
The above description is for the case where AGC is performed, but it is possible to compensate for interference waves without performing AGC. However, the compensation operation becomes unstable because the loop gain fluctuates with respect to the level fluctuation of the input interference wave. Therefore, a stable compensation operation can be obtained by applying AGC.

また、干渉となる信号の送信が停止されるなどの場合
には干渉補償装置は熱雑音などに対して動作するため希
望波に有害な影響を与える可能性がある。このために、
干渉波が存在するときだけ干渉補償を行うようにしたほ
うがよい。すなわち、入力端子2の入力信号の干渉波レ
ベルを検出し、干渉波が検出されないときには入力端子
1の入力信号に入力端子2の入力信号が合成されないよ
うにする必要がある。具体的にはAGCの制御電圧を監視
し、雑音レベル以上の規定レベルに相当する電圧が検出
されたときに振幅位相制御回路3の出力信号に設けたス
イッチ16を「オン」にするように制御する方法などが考
えられる。
Further, when transmission of a signal causing interference is stopped or the like, the interference compensator operates against thermal noise or the like, which may have a harmful effect on a desired wave. For this,
It is better to perform interference compensation only when an interference wave exists. That is, it is necessary to detect the interference wave level of the input signal of the input terminal 2 and to prevent the input signal of the input terminal 2 from being combined with the input signal of the input terminal 1 when no interference wave is detected. Specifically, the control voltage of the AGC is monitored, and when a voltage corresponding to a specified level equal to or higher than the noise level is detected, a switch 16 provided in the output signal of the amplitude / phase control circuit 3 is controlled to be turned on. There are various ways to do this.

〔発明の効果〕〔The invention's effect〕

以上説明したように、本発明は、信号受信回路が2系
統必要なく、かつ構成が簡易で調整が容易な優れた効果
がある。
As described above, the present invention has an excellent effect that two signal receiving circuits are not required, the configuration is simple, and the adjustment is easy.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明一実施例干渉補償装置のブロック構成
図。 第2図は従来例の干渉補償装置のブロック構成図。 第3図は干渉補償装置の振幅位相制御回路のブロック構
成図。 1、2……入力端子、3……振幅位相制御回路、4、6
……信号合成回路、5、5A、5B……信号受信回路、7、
8……乗積検波器、9、17……90゜移相器、10……干渉
補償出力端子、11……低周波信号発振器、12……変調
器、13……電圧制御発振器、14、15……位相検波器、16
……スイッチ、21、22……高域濾波器(HPF)、23、2
4、27……低濾波器(LPF)、25、26……直流積分回路、
31……入力端子、32……信号分岐回路、33a〜33d……固
定移相器、34a〜34d……PINダイオード減衰器、35……
信号合成器、36a、36b……制御信号入力端子、37……出
力端子。
FIG. 1 is a block diagram of an interference compensation apparatus according to an embodiment of the present invention. FIG. 2 is a block diagram of a conventional interference compensator. FIG. 3 is a block diagram of an amplitude / phase control circuit of the interference compensator. 1, 2,... Input terminals, 3,.
…… Signal synthesis circuit, 5, 5A, 5B …… Signal reception circuit, 7,
8 ... product detector, 9, 17 ... 90 degree phase shifter, 10 ... interference compensation output terminal, 11 ... low frequency signal oscillator, 12 ... modulator, 13 ... voltage controlled oscillator, 14, 15 …… Phase detector, 16
…… Switch, 21, 22 …… High-pass filter (HPF), 23, 2
4, 27 …… Low filter (LPF), 25, 26 …… DC integration circuit,
31 ... Input terminal, 32 ... Signal branch circuit, 33a-33d ... Fixed phase shifter, 34a-34d ... PIN diode attenuator, 35 ...
Signal combiner, 36a, 36b ... Control signal input terminal, 37 ... Output terminal.

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】希望受信波の他に干渉波が混入した第一の
入力信号を入力する第一の入力端子(1)と、上記干渉
波を主成分とする第二の入力信号を入力する第二の入力
端子(2)と、入力する制御電圧に基づき上記第二の入
力信号を制御して上記第一の入力信号の干渉波と振幅が
ほぼ同じで位相がほぼ反転した信号を出力する振幅位相
制御回路(3)と、この振幅位相制御回路の出力信号と
上記第一の入力信号とを合成して干渉波補償信号を出力
する第一の信号合成回路(4)とを備えた 干渉補償装置において、 上記信号合成回路の出力信号を上記干渉波に比して周波
数の低い低周波信号により変調する変調器(12)と、こ
の変調器の変調出力と上記第二の入力信号とを合成する
第二の信号合成回路(6)と、この第二の信号合成回路
の出力信号を入力とし中間周波信号に変換する信号受信
回路(5)と、入力する上記第二の入力信号の同期信号
により上記中間周波信号を検波する第一の位相検波器
(14)および上記同期信号を90゜位相推移させた信号に
より上記中間周波信号を検波する第二の位相検波器(1
5)と、上記二つの位相検波器(14、15)の検波出力を
それぞれ入力とし上記低周波信号によりそれぞれ乗積検
波して上記制御電圧として出力する二つの乗積検波器
(7、8)とを備えた ことを特徴とする干渉補償装置。
1. A first input terminal (1) for inputting a first input signal mixed with an interference wave in addition to a desired reception wave, and a second input signal mainly containing the interference wave. A second input terminal (2) for controlling the second input signal based on the input control voltage and outputting a signal having substantially the same amplitude as the interference wave of the first input signal and having a substantially inverted phase; Interference comprising: an amplitude / phase control circuit (3); and a first signal synthesis circuit (4) that synthesizes an output signal of the amplitude / phase control circuit and the first input signal and outputs an interference wave compensation signal. In the compensator, a modulator (12) for modulating an output signal of the signal combining circuit with a low-frequency signal having a frequency lower than that of the interference wave, and a modulation output of the modulator and the second input signal. A second signal synthesizing circuit (6) to be synthesized, and an output of the second signal synthesizing circuit A signal receiving circuit (5) for receiving a signal and converting the signal into an intermediate frequency signal; a first phase detector (14) for detecting the intermediate frequency signal based on a synchronous signal of the input second input signal; and the synchronous signal A second phase detector (1) that detects the intermediate frequency signal by a signal shifted by 90 °
5) and two product detectors (7, 8) which receive the detection outputs of the two phase detectors (14, 15) as input, respectively, perform product detection with the low frequency signal, and output as the control voltage. An interference compensator comprising:
【請求項2】上記変調器(12)は振幅変調器である請求
項1記載の干渉補償装置。
2. An interference compensator according to claim 1, wherein said modulator is an amplitude modulator.
【請求項3】上記信号受信回路(5)には自動利得制御
手段を含む請求項1記載の干渉補償装置。
3. An interference compensator according to claim 1, wherein said signal receiving circuit includes an automatic gain control means.
【請求項4】上記第二の入力信号が所定レベル以下であ
るとき上記振幅位相制御回路の出力を無効とする手段を
備えた請求項1記載の干渉補償装置。
4. An interference compensator according to claim 1, further comprising means for invalidating the output of said amplitude / phase control circuit when said second input signal is below a predetermined level.
JP20658890A 1990-08-03 1990-08-03 Interference compensator Expired - Fee Related JP2951704B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20658890A JP2951704B2 (en) 1990-08-03 1990-08-03 Interference compensator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20658890A JP2951704B2 (en) 1990-08-03 1990-08-03 Interference compensator

Publications (2)

Publication Number Publication Date
JPH0490626A JPH0490626A (en) 1992-03-24
JP2951704B2 true JP2951704B2 (en) 1999-09-20

Family

ID=16525891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20658890A Expired - Fee Related JP2951704B2 (en) 1990-08-03 1990-08-03 Interference compensator

Country Status (1)

Country Link
JP (1) JP2951704B2 (en)

Also Published As

Publication number Publication date
JPH0490626A (en) 1992-03-24

Similar Documents

Publication Publication Date Title
US4953182A (en) Gain and phase correction in a dual branch receiver
JP3226577B2 (en) Vector modulation system, vector modulator
US5771442A (en) Dual mode transmitter
US6317589B1 (en) Radio receiver and method of operation
JP2000049631A (en) Local oscillator leakage cancellation circuit
JPH09505695A (en) Phase / frequency modulator
JPS6093861A (en) Frequency modulator of electric communication carrier by base band signal
EP0529874B1 (en) Vector locked loop
US4599743A (en) Baseband demodulator for FM and/or AM signals
EP0991182B1 (en) Sweep pilot technique for a control system that reduces distortion produced by electrical circuits
KR100719779B1 (en) Double side band pilot technique for a control system that reduces distortion produced by electrical circuits
US7890067B2 (en) Linear RF amplifier with polar feedback
US4994767A (en) Oscillator phase-noise reduction
EP0883237A1 (en) Radio receiver and method of operation
KR900008789A (en) Direct Mixed Synchronous AM Receiver
JP2951704B2 (en) Interference compensator
JP2951703B2 (en) Interference compensator
US6504430B2 (en) Feedforward type linearizer
KR100642531B1 (en) Frequency hop pilot technique for a control system that reduces distortion produced by electrical circuits
JPS6126253B2 (en)
JPH07123123A (en) 4-phase modulation circuit
JP3522721B2 (en) SSB high-frequency signal generation method synchronized with the phase of the output signal of the reference oscillator
SU1589388A1 (en) Frequency-modulated digital synthesizer
JP3596973B2 (en) Direct conversion AM receiver
JPH0310248B2 (en)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees