JP2943166B2 - Phase shift circuit - Google Patents
Phase shift circuitInfo
- Publication number
- JP2943166B2 JP2943166B2 JP22406489A JP22406489A JP2943166B2 JP 2943166 B2 JP2943166 B2 JP 2943166B2 JP 22406489 A JP22406489 A JP 22406489A JP 22406489 A JP22406489 A JP 22406489A JP 2943166 B2 JP2943166 B2 JP 2943166B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- current
- phase shift
- phase shifter
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、交流信号±45゜を超えて移相するに好適
な移相回路に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a phase shift circuit suitable for phase shifting exceeding an AC signal ± 45 °.
この発明は、それぞれ１対のトランジスタのエミッタ
に共通に信号電流源が接続された差動型の移相器と差動
増幅器とを備える移相回路において、各１対のトランジ
スタのベース間に共通に制御信号を供給して各信号電流
を所定比率で各１対のトランジスタに分配し、制御信号
に応じてそれぞれ開閉される１対のスイッチを介して、
差動増幅器の出力電流を移相器の１対のトランジスタに
注入することにより、±45゜を超える移相量を維持しな
がら、出力信号のレベル変動を低減するようにしたもの
である。The present invention relates to a phase shift circuit including a differential type phase shifter and a differential amplifier in which a signal current source is commonly connected to the emitters of a pair of transistors. And distributes each signal current to each pair of transistors at a predetermined ratio through a pair of switches which are respectively opened and closed according to the control signal.
By injecting the output current of the differential amplifier into a pair of transistors of the phase shifter, the level fluctuation of the output signal is reduced while maintaining the phase shift amount exceeding ± 45 °.
従来、±45゜を超える移相量が得られる移相回路とし
て、例えば本出願人による特開平１− 号（特願昭
63−3876号）が知られている。Conventionally, as a phase shift circuit capable of obtaining a phase shift exceeding ± 45 °, for example, Japanese Patent Application Laid-Open No.
No. 63-3876) is known.
まず、第５図〜第７図を参照しながら、従来の移相回
路について説明する。First, a conventional phase shift circuit will be described with reference to FIGS.
第５図において、（10）は差動型の移相器であって、
npnトランジスタ（11）及び（12）の各エミッタに共通
に信号電流源（13）が接続されると共に、各コレクタに
負荷抵抗器（14）及び（15）が接続されて、差動増幅器
が構成され、トランジスタ（11）及び（12）のコレクタ
間に、電圧−電流変換器としてのエミッタホロワ（16）
を介して、コンデンサ（17）が接続される。トランジス
タ（11），（12）のベース間に可変電圧源（１）の制御
信号±ΔＶが供給されて、トランジスタ（11），（12）
には、電流源（13）の信号電流Isが１−K:K（０Ｋ
１）の比に分配される。In FIG. 5, (10) is a differential type phase shifter,
The signal current source (13) is connected in common to the emitters of the npn transistors (11) and (12), and the load resistors (14) and (15) are connected to each collector to form a differential amplifier. And an emitter follower (16) as a voltage-current converter between the collectors of the transistors (11) and (12).
Is connected to the capacitor (17). A control signal ± ΔV of the variable voltage source (1) is supplied between the bases of the transistors (11) and (12), and the transistors (11) and (12)
The signal current Is of the current source (13) is 1-K: K (0K
1).
この場合の等価回路は、第６図においてα＝０とおい
たものとなり、抵抗器（14），（15）の抵抗値をR,コン
デンサ（17）の容量をＣとすれば、端子OUTに得られる
出力信号Voと入力信号電流Isとの間には次の（１）式の
関係が成立する。The equivalent circuit in this case is represented by α = 0 in FIG. 6. If the resistance values of the resistors (14) and (15) are R and the capacitance of the capacitor (17) is C, an equivalent circuit is obtained at the terminal OUT. The following equation (1) holds between the output signal Vo and the input signal current Is.
ωCR＝１では となり、信号電流Isに対する、出力電圧Voの位相θは θ＝tan-1（１−2K） （ωCR＝１） ・・・（３） となる。 With ωCR = 1 And the phase θ of the output voltage Vo with respect to the signal current Is is θ = tan −1 (1-2K) (ωCR = 1) (3)
この（３）式から明らかなように、移相器（10）の電
流分配係数が０K10１の範囲で変化するとき、出力
信号Voの位相θは、第７図に示すように、K10＝1/2に対
応するベクトルOAを基準として、K10＝０に対応するベ
クトルOBから、K10＝１に対応するベクトルOCまで±45
゜の範囲で変化する。As is apparent from the equation (3), when the current distribution coefficient of the phase shifter (10) changes in the range of 0K 10 , the phase θ of the output signal Vo becomes K 10 as shown in FIG. ± 45 from the vector OB corresponding to K 10 = 0 to the vector OC corresponding to K 10 = 1, based on the vector OA corresponding to = 1/2.
It changes within the range of ゜.
第５図の従来例では、±45゜以上の移相量を得るため
に、移相器（10）のトランジスタ（11），（12）とは逆
導電型のpnpトランジスタ（21），（22）の各エミッタ
に共通に第２の信号電流源（23）が接続されて、第２の
差動増幅器が構成される。In the prior art shown in FIG. 5, in order to obtain a phase shift amount of ± 45 ° or more, pnp transistors (21) and (22) having a conductivity type opposite to that of the transistors (11) and (12) of the phase shifter (10) are used. ), A second signal current source (23) is commonly connected to each emitter to form a second differential amplifier.
pnpトランジスタ（21），（22）のベースはnpnトラン
ジスタ（11），（12）のベースにそれぞれ接続されて、
前述と同様に、共通の制御信号ΔＶに応じて信号電流源
（23）の信号電流αIs（０＜α＜１）がトランジスタ
（21），（22）に分配される。この場合、トランジスタ
（21），（22）の電流分配率は、導電型が異なるため、
トランジスタ（11），（12）の場合とは逆に、K:（１−
Ｋ）となる。また、制御信号ΔＶに対して、信号電流Is
の変化も逆相となる。The bases of the pnp transistors (21) and (22) are connected to the bases of the npn transistors (11) and (12), respectively.
As described above, the signal current αIs (0 <α <1) of the signal current source (23) is distributed to the transistors (21) and (22) according to the common control signal ΔV. In this case, the current distribution rates of the transistors (21) and (22) are different from each other in conductivity type.
Contrary to the case of the transistors (11) and (12), K: (1-
K). In addition, the signal current Is
Changes in the opposite phase.
pnpトランジスタ（21），（22）のコレクタがnpnトラ
ンジスタ（11），（12）のコレクタにそれぞれ接続され
て、分配信号電流αKIs,α（１−Ｋ）Isがそれぞれ注入
される。The collectors of the pnp transistors (21) and (22) are connected to the collectors of the npn transistors (11) and (12), respectively, and distribution signal currents αKIs and α (1-K) Is are injected, respectively.
これにより、第５図の従来例の等価回路は第６図に示
すものとなり、電流分配係数が０Ｋ１の範囲で変化
するとき、出力信号Voの移相範囲は、第７図に示すよう
に、注入電流αIsに対応するベクトルOD及びOEと、移相
器（10）の制御限界ベクトルOB及びOCとをそれぞれ合成
したベクトルOF及びOGとなり、このベクトルOF,OGがそ
れぞれベクトルOB,OCとなす角度βだけ拡大される。こ
の角度βは次の（４）式のように表わされる。Thereby, the equivalent circuit of the conventional example shown in FIG. 5 becomes the one shown in FIG. 6, and when the current distribution coefficient changes in the range of 0K1, the phase shift range of the output signal Vo becomes as shown in FIG. Vectors OF and OG obtained by combining the vectors OD and OE corresponding to the injection current αIs and the control limit vectors OB and OC of the phase shifter (10), respectively, and the angles formed by the vectors OF and OG with the vectors OB and OC, respectively. It is enlarged by β. This angle β is expressed by the following equation (4).
β＝tan-1α ‥‥（４） 第５図の従来例では、pnp型のトランジスタ（21），
（22）を用いて、差動増幅器（20）を構成しており、高
周波特性が劣化する虞がある。β = tan −1 α ‥‥ (4) In the conventional example of FIG. 5, a pnp type transistor (21),
The differential amplifier (20) is configured using (22), and the high-frequency characteristics may be degraded.
このため、第８図に示すように、pnp型のトランジス
タ（31），（32）を用いて差動増幅器（30）を構成し、
高周波領域において良好に動作する移相回路も、前出特
願昭63−3876号に開示されている。Therefore, as shown in FIG. 8, a differential amplifier (30) is formed using pnp transistors (31) and (32).
A phase shift circuit that operates well in the high frequency range is also disclosed in Japanese Patent Application No. 63-3876.
なお、第８図の従来例では、信号電流源（13），（3
3）も差動増幅器構成とされ、その電流源（13c），（33
c）の電流比が1:αに設定される。In the conventional example shown in FIG. 8, the signal current sources (13) and (3)
3) is also configured as a differential amplifier, and its current sources (13c) and (33
The current ratio of c) is set to 1: α.
また、移相器（10）及び差動増幅器（30）の電流電圧
VCL及びVccは、例えばそれぞれ4V及び9Vに設定され、電
圧源（１）がバイアス抵抗器（３）を介して電源VCLに
接続され、信号源（２）にはバイアス電源（４）が接続
される。The current and voltage of the phase shifter (10) and the differential amplifier (30)
VCL and Vcc are set to, for example, 4 V and 9 V, respectively. The voltage source (1) is connected to the power source VCL via the bias resistor (3), and the signal source (2) has the bias power source (4). Connected.
信号源（２）が色副搬送波信号の場合、 α＝1/2として、Ｃ＝20pF,R＝2.3KΩ，ΔＶ＝±60mV
で、ほぼ±70゜の移相量が得られる。When the signal source (2) is a chrominance subcarrier signal, α = 1/2, C = 20 pF, R = 2.3 KΩ, ΔV = ± 60 mV
Thus, a phase shift of approximately ± 70 ° can be obtained.
したがって、前述の移相回路によると、±45゜以上の
移相が可能であり、例えば、カラーバースト信号を移相
して色相の調整を行うときに、実際の移相量が不足する
という問題は生じない。Therefore, according to the above-described phase shift circuit, a phase shift of ± 45 ° or more is possible. For example, when the color burst signal is phase-shifted and the hue is adjusted, the actual phase shift amount is insufficient. Does not occur.
ところが、第７図からも明らかなように、従来の電流
注入型の移相回路では、電流分配係数Ｋの変化に伴っ
て、出力信号Voのレベルが最大で直線OF,OGから最小で
直線OHまで、例えば角度β＝25゜の時ほぼ9dBにわたっ
て大幅に変動してしまうという問題があった。However, as is clear from FIG. 7, in the conventional current injection type phase shift circuit, the level of the output signal Vo is maximized from the straight lines OF and OG and minimized to the straight line OH with the change of the current distribution coefficient K. Until then, for example, when the angle β = 25 °, there has been a problem that it fluctuates largely over about 9 dB.
かかる点に鑑み、この発明の目的は、±45゜を超える
移相量を維持しながら、出力信号のレベル変動を低減し
た移相回路を提供するところにある。In view of the foregoing, it is an object of the present invention to provide a phase shift circuit that reduces the level fluctuation of an output signal while maintaining a phase shift amount exceeding ± 45 °.
本発明はコレクタがそれぞれ負荷抵抗（14）（15）に
接続されている第１及び第２のトランジスタ（11）（1
2）からなる差動型の移相器（10）と、この差動型の移
相器（10）のそれぞれのコレクタに電流を注入する第３
及び第４のトランジスタ（21）（22）からなる差動増幅
器（20A）と、差動型の移相器（10）の一方の出力にベ
ースが接続され、他方の出力にコンデンサ（17）を介し
てエミッタが接続されている電圧−電流変換トランジス
タ（16）とを備え、差動型の移相器（10）及び差動増幅
器（20A）の入力端子に制御信号を供給し、差動型の移
相器（10）及び差動増幅器（20A）のそれぞれの共通エ
ミッタ側に被移相信号源（13）が接続されている移相回
路であって、第１及び第２のトランジスタ（11）（12）
のコレクタと第３及び第４のトランジスタ（21）（22）
のコレクタとの間に第１及び第２の導通制御手段（26）
（27）を有し、制御信号に応じて差動増幅器（20A）の
各トランジスタに流れる電流の小さい方に接続された導
通制御手段（26）（27）が導通状態になるよう構成する
ことを特徴とする移相回路である。According to the present invention, the first and second transistors (11) (1) whose collectors are connected to load resistors (14) (15), respectively.
2) and a third phase shifter (10) for injecting current into each collector of the differential phase shifter (10).
And a differential amplifier (20A) including a fourth transistor (21) and a fourth transistor (22), and a base connected to one output of the differential phase shifter (10) and a capacitor (17) connected to the other output. A voltage-current conversion transistor (16) having an emitter connected thereto, and a control signal supplied to input terminals of a differential type phase shifter (10) and a differential amplifier (20A); A phase-shifted circuit in which a phase-shifted signal source (13) is connected to a common emitter of each of the phase shifter (10) and the differential amplifier (20A). ) (12)
Collector and third and fourth transistors (21) (22)
First and second conduction control means (26) between the collector and the collector
(27) The conduction control means (26) (27) connected to the smaller one of the currents flowing through the transistors of the differential amplifier (20A) in response to the control signal is configured to be in a conduction state. The phase shift circuit is a feature.
かかる構成によれば、±45゜を超える移相量を維持し
ながら、出力信号のレベル変動が低減される。According to such a configuration, the level fluctuation of the output signal is reduced while maintaining the phase shift amount exceeding ± 45 °.
以下、第１図〜第３図を参照しながら、この発明によ
る移相回路の一実施例について説明する。Hereinafter, an embodiment of a phase shift circuit according to the present invention will be described with reference to FIGS.
この発明の一実施例の構成を第１図に示す。この第１
図において、前出第５図に対応する部分には同一の符号
を付して重複説明を省略する。FIG. 1 shows the configuration of an embodiment of the present invention. This first
In the figure, parts corresponding to those in FIG. 5 described above are denoted by the same reference numerals, and redundant description is omitted.
第１図において、（20A）は注入電流を形成するため
の差動増幅器であって、pnpトランジスタ（21），（2
2）のエミッタに共通に信号電流源（23A）が接続される
と共に、トランジスタ（21），（22）のコレクタにそれ
ぞれ信号電流源（24），（25）が接続されて構成され
る。pnpトランジスタ（21），（22）のコレクタと、npn
トランジスタ（11），（12）のコレクタとの間に、それ
ぞれ制御信号±ΔＶに応じて開閉するスイッチ（26），
（27）が接続される。In FIG. 1, reference numeral (20A) denotes a differential amplifier for forming an injection current, and pnp transistors (21), (2)
A signal current source (23A) is commonly connected to the emitter of 2), and signal current sources (24) and (25) are connected to the collectors of the transistors (21) and (22), respectively. collectors of pnp transistors (21) and (22) and npn
Switches (26), which open and close according to control signals ± ΔV, between the collectors of the transistors (11) and (12),
(27) is connected.
信号電流源（23A），（24）及び（25）の電流値はそ
れぞれ２αIs,αIs及びαIsに設定される。その余の構
成は前出第５図と同様である。The current values of the signal current sources (23A), (24) and (25) are set to 2αIs, αIs and αIs, respectively. Other configurations are the same as those in FIG.
第１図の実施例の動作は次のとおりである。 The operation of the embodiment shown in FIG. 1 is as follows.
一方のスイッチ（26）は電流分配係数が０Ｋ1/2
となるような制御信号ΔＶのときにオンとなり、他方の
スイッチ（27）は電流分配係数が1/2Ｋ１となるよ
うな制御信号ΔＶのときにオンとなる。スイッチ（26）
または（27）がオンのとき、pnpトランジスタ（21）ま
たは（22）のコレクタからnpnトランジスタ（11）また
は（12）のコレクタへ または の電流がそれぞれ注入される。One switch (26) has a current distribution coefficient of 0K1 / 2
And the other switch (27) is turned on when the control signal ΔV is such that the current distribution coefficient is 1 / 2K1. Switch (26)
Or when (27) is on, from the collector of the pnp transistor (21) or (22) to the collector of the npn transistor (11) or (12) Or Are respectively injected.
従って、０Ｋ1/2の場合と1/2Ｋ１の場合と
で、第１図の実施例の等価回路はそれぞれ第２図A,Bに
示すようになる。Therefore, the equivalent circuits of the embodiment of FIG. 1 for the case of 0K1 / 2 and the case of 1 / 2K1 are as shown in FIGS. 2A and 2B, respectively.
そして、この実施例において、Ｋ＝1/2のときには、
差動増幅器（20A）からの注入電流はいずれも零であっ
て、移相器（10）だけが動作している状態となり、この
ときの出力信号Voは第３図のベクトルOAで表わされる。Then, in this embodiment, when K = 1/2,
The injection current from the differential amplifier (20A) is zero, and only the phase shifter (10) is in operation. At this time, the output signal Vo is represented by the vector OA in FIG.
Ｋ＝０またはＫ＝１のときには、前出第５図の従来例
と同様に、いずれもαIsの電流がnpnトランジスタ（1
1）または（12）に注入されて、このときの出力信号Vo
は第３図のベクトルOFまたはOGで表わされる。When K = 0 or K = 1, the current of αIs is npn transistor (1) as in the conventional example of FIG.
Injected into 1) or (12), the output signal Vo at this time
Is represented by the vector OF or OG in FIG.
この第３図と前出第７図とを比較して明らかなよう
に、第１図の実施例では、±45゜を超えた大きい移相量
を維持しながら、出力信号のレベル変動幅が、例えば角
度βが25゜の時ほぼ9dBから4dB弱にまで低減される。As is apparent from a comparison between FIG. 3 and FIG. 7 described above, in the embodiment of FIG. 1, the level fluctuation width of the output signal is kept large while maintaining a large phase shift exceeding ± 45 °. For example, when the angle β is 25 °, it is reduced from approximately 9 dB to slightly less than 4 dB.
次に、第４図を参照しながら、この発明による移相回
路の他の実施例について説明する。Next, another embodiment of the phase shift circuit according to the present invention will be described with reference to FIG.
この発明の他の実施例の構成を第４図に示す。この第
４図において、前出第１図及び第８図に対応する部分に
は同一の符号を付して重複説明を省略する。FIG. 4 shows the configuration of another embodiment of the present invention. In FIG. 4, portions corresponding to FIGS. 1 and 8 described above are denoted by the same reference numerals, and redundant description will be omitted.
第４図において、（30A）は注入電流を形成するため
の差動増幅器であって、前出第８図と同様に、npn型ト
ランジスタ（31），（32）が共通エミッタ接続とされ
て、良好な高周波特性が得られる。このトランジスタ
（31），（32）のコレクタには、定電流源としての定電
流源（34）（35）が接続されると共に、ダイオート（3
6），（37）のアノードと、トランジスタ（38），（3
9）のコレクタとがそれぞれ接続され、ダイオード（3
6），（37）のカソードは移相器（10）のトランジスタ
（11），（12）のコレクタにそれぞれ接続される。トラ
ンジスタ（38），（39）のベースはトランジスタ（31）
のベースに共通に接続され、トランジスタ（38），（3
9）のエミッタはトランジスタ（33b）のコレクタに共通
に接続される。その余の構成は前出第８図と同様であ
る。In FIG. 4, reference numeral (30A) denotes a differential amplifier for forming an injection current. Similar to FIG. 8, npn transistors (31) and (32) are connected to a common emitter. Good high frequency characteristics can be obtained. The collectors of the transistors (31) and (32) are connected to constant current sources (34) and (35) as constant current sources, and are connected to a diode (3).
6), (37) and transistors (38), (3)
9) are connected to the respective collectors and diodes (3
The cathodes of (6) and (37) are connected to the collectors of the transistors (11) and (12) of the phase shifter (10), respectively. Transistors (38) and (39) are based on transistor (31)
Transistors (38), (3
The emitter of 9) is commonly connected to the collector of the transistor (33b). Other configurations are the same as those in FIG.
第４図の実施例の動作は次のとおりである。 The operation of the embodiment of FIG. 4 is as follows.
制御電圧がΔＶ＝０の状態で、移相器（10）の抵抗器
（14），（15）と、差動増幅器（30A）の抵抗器（34
R），（35R）とに、例えば、100μＡの同大電流がそれ
ぞれ流れるように各定数が設定される。そして、α＝1/
2の場合、この定電流源（34）（35）を流れる電流の1/2
はトランジスタ（38），（39）に分流される。When the control voltage is ΔV = 0, the resistors (14) and (15) of the phase shifter (10) and the resistors (34) of the differential amplifier (30A) are used.
R) and (35R), each constant is set so that the same large current of, for example, 100 μA flows. And α = 1 /
In the case of 2, 1/2 of the current flowing through the constant current sources (34) and (35)
Is shunted to the transistors (38) and (39).
制御電圧がΔＶ＞０の状態では、トランジスタ（1
2），（32）のコレクタ電流がほぼ等量増加すると共
に、トランジスタ（11），（31）のコレクタ電流がほぼ
等量減少する。前述のように、抵抗器（14），（15）の
抵抗値Ｒと、定電流源（34）（35）の抵抗値R30とはＲ
《R30の関係にあるから、各抵抗器における電圧降下の
変化分をVr《Vr30となって、トランジスタ（11），（1
2），（31），（32）の各コレクタ電圧の間には Vc11＜Vc31,Vc12＞Vc32 の関係が成立する。When the control voltage is ΔV> 0, the transistor (1
2) The collector currents of (32) and (32) increase by almost the same amount, and the collector currents of transistors (11) and (31) decrease by almost the same amount. As described above, the resistor (14), the resistance value R 30 of the resistance value of (15) R and a constant current source (34) (35) R
"Since a relation of R 30, Vr the change in voltage drop across each resistor" becomes Vr 30, the transistor (11), (1
The relationship of Vc 11 <Vc 31 , Vc 12 > Vc 32 holds between the collector voltages 2), (31), and (32).
これにより、ダイオード（36）がオンとなり、ダイオ
ード（37）がオフとなって、トランジスタ（38）に分流
されていた電流が移相器（10）のトランジスタ（11）に
注入される。As a result, the diode (36) is turned on, the diode (37) is turned off, and the current shunted to the transistor (38) is injected into the transistor (11) of the phase shifter (10).
制御電圧がΔＶ＜０の状態では、上述とは逆に、コレ
クタ電圧が Vc11＞Vc31,Vc12＜Vc32 となって、ダイオード（36）がオフとなり、ダイオード
（37）がオンとなって、トランジスタ（39）に分流され
ていた電流が移相器（10）のトランジスタ（12）に注入
される。In the state where the control voltage is ΔV <0, contrary to the above, the collector voltages become Vc 11 > Vc 31 , Vc 12 <Vc 32 , the diode (36) is turned off, and the diode (37) is turned on. Thus, the current shunted to the transistor (39) is injected into the transistor (12) of the phase shifter (10).
こうして、第４図の実施例でも、第１図の実施例と同
様の大きい移相量を維持しながら、出力信号のレベル変
動が低減される。Thus, in the embodiment of FIG. 4, the level fluctuation of the output signal is reduced while maintaining the same large phase shift amount as the embodiment of FIG.
以上詳述のように、この発明によれば、差動型の移相
器と差動増幅器との各１対のトランジスタのベース間に
共通に制御信号を供給して各信号電流を所定比率で各１
対のトランジスタに分配し、制御信号に応じてそれぞれ
開閉される１対のスイッチを介して、差動増幅器の出力
電流を移相器の１対のトランジスタに注入するようにし
たので、±45゜を超える移相量を維持しながら、出力信
号のレベル変動を低減することができる移相回路が得ら
れる。As described above in detail, according to the present invention, a control signal is supplied in common between the bases of a pair of transistors of a differential type phase shifter and a differential amplifier, and each signal current is supplied at a predetermined ratio. Each one
The output current of the differential amplifier is injected into a pair of transistors of the phase shifter through a pair of switches which are distributed to a pair of transistors and opened / closed according to a control signal. Thus, a phase shift circuit capable of reducing the level fluctuation of the output signal while maintaining the phase shift amount exceeding the above is obtained.
第１図はこの発明による移相回路の一実施例の構成を示
す結線図、第２図はこの発明の一実施例の動作を説明す
るための等価回路図、第３図はこの発明の一実施例の動
作を説明するためのベクトル図、第４図はこの発明の他
の実施例の構成を示す結線図、第５図は従来の移相回路
の構成例を示す結線図、第６図は従来例の動作を説明す
るための等価回路図、第７図は従来例の動作を説明する
ためのベクトル図、第８図は他の従来例の構成を示す結
線図である。 （10）は移相器、（11），（12），（21），（22）はト
ランジスタ、（13），（23A）は信号電流源、（14），
（15）は負荷抵抗器、（16）は電圧−電流変換器、（1
7）はコンデンサ、（20A）は差動増幅器、（26），（2
7）はスイッチである。FIG. 1 is a connection diagram showing a configuration of one embodiment of a phase shift circuit according to the present invention, FIG. 2 is an equivalent circuit diagram for explaining the operation of one embodiment of the present invention, and FIG. FIG. 4 is a connection diagram showing a configuration of another embodiment of the present invention, FIG. 5 is a connection diagram showing a configuration example of a conventional phase shift circuit, and FIG. Is an equivalent circuit diagram for explaining the operation of the conventional example, FIG. 7 is a vector diagram for explaining the operation of the conventional example, and FIG. 8 is a connection diagram showing the configuration of another conventional example. (10) is a phase shifter, (11), (12), (21), (22) are transistors, (13), (23A) are signal current sources, (14),
(15) is a load resistor, (16) is a voltage-current converter, (1)
7) is a capacitor, (20A) is a differential amplifier, (26), (2
7) is a switch.
Claims (1)
いる第１及び第２のトランジスタからなる差動型の移相
器と、 上記差動型の移相器のそれぞれのコレクタに電流を注入
する第３及び第４のトランジスタからなる差動増幅器
と、 上記差動型の移相器の一方の出力にベースが接続され、
他方の出力にコンデンサを介してエミッタが接続されて
いる電圧−電流変換トランジスタとを備え、 上記差動型の移相器及び差動増幅器の入力端子に制御信
号を供給し、 上記差動型の移相器及び差動増幅器のそれぞれの共通エ
ミッタ側に被移相信号源が接続されている移相回路であ
って、 上記第１及び第２のトランジスタのコレクタと第３及び
第４のトランジスタのコレクタとの間に第１及び第２の
導通制御手段を有し、上記制御信号に応じて上記差動増
幅器の各トランジスタに流れる電流の小さい方に接続さ
れた導通制御手段が導通状態になるよう構成することを
特徴とする移相回路。1. A differential type phase shifter comprising first and second transistors each having a collector connected to a load resistor, and a current is injected into each collector of the differential type phase shifter. A differential amplifier comprising third and fourth transistors, and a base connected to one output of the differential phase shifter;
A voltage-current conversion transistor having an emitter connected to the other output via a capacitor, supplying a control signal to input terminals of the differential phase shifter and the differential amplifier, A phase shift circuit in which a phase-shifted signal source is connected to a common emitter side of each of a phase shifter and a differential amplifier, wherein a collector of the first and second transistors and a collector of third and fourth transistors are connected. A first and a second conduction control means are provided between the transistor and the collector, and the conduction control means connected to the smaller one of the currents flowing through the transistors of the differential amplifier in accordance with the control signal is brought into a conduction state. A phase shift circuit characterized by comprising.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22406489A JP2943166B2 (en) | 1989-08-30 | 1989-08-30 | Phase shift circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22406489A JP2943166B2 (en) | 1989-08-30 | 1989-08-30 | Phase shift circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0388408A JPH0388408A (en) | 1991-04-12 |
| JP2943166B2 true JP2943166B2 (en) | 1999-08-30 |
Family
ID=16808005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22406489A Expired - Fee Related JP2943166B2 (en) | 1989-08-30 | 1989-08-30 | Phase shift circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2943166B2 (en) |
-
1989
- 1989-08-30 JP JP22406489A patent/JP2943166B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0388408A (en) | 1991-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4456887A (en) | Differential amplifier | |
| US4521727A (en) | Hall effect circuit with temperature compensation | |
| KR910001373B1 (en) | Differential comparing circuit | |
| US4663594A (en) | Electronic phase shifter circuit and method | |
| EP0196906B1 (en) | Automatic gain control detection circuit | |
| GB2148062A (en) | Signal rectifier | |
| US4219781A (en) | Transistor amplifier circuit | |
| US4638265A (en) | Balanced variable reactance circuit and method of producing the same | |
| JP2943166B2 (en) | Phase shift circuit | |
| US4945263A (en) | TTL to ECL/CML translator circuit with differential output | |
| US5313113A (en) | Sample and hold circuit with full signal modulation compensation using bipolar transistors of single conductivity type | |
| GB2065398A (en) | Chrominance signal processing circuits | |
| US4521697A (en) | PNP comparator circuit having beta current error cancellation | |
| JP2676753B2 (en) | Phase shift circuit | |
| JPS60236509A (en) | Differential variable amplifier circuit | |
| JP2880717B2 (en) | Gain control circuit | |
| US5448188A (en) | Signal processing device for providing a signal corresponding to an input signal and for providing a signal which does not correspond to the input signal | |
| US4596960A (en) | Current mirror circuit | |
| JP2563380B2 (en) | Comparison circuit | |
| JP3290264B2 (en) | Gamma correction circuit | |
| KR790001792B1 (en) | Controllable gain signal amplifier | |
| JPH0453050Y2 (en) | ||
| JP3016152B2 (en) | Clip circuit | |
| JPH03153113A (en) | Variable gain amplifier | |
| JPH0468606A (en) | Nonlinear variable gain circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |