JP2940920B2 - Costas loop demodulator - Google Patents

Costas loop demodulator

Info

Publication number
JP2940920B2
JP2940920B2 JP63236008A JP23600888A JP2940920B2 JP 2940920 B2 JP2940920 B2 JP 2940920B2 JP 63236008 A JP63236008 A JP 63236008A JP 23600888 A JP23600888 A JP 23600888A JP 2940920 B2 JP2940920 B2 JP 2940920B2
Authority
JP
Japan
Prior art keywords
control signal
sweep
output
track
frequency pull
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63236008A
Other languages
Japanese (ja)
Other versions
JPH0284847A (en
Inventor
光洋 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63236008A priority Critical patent/JP2940920B2/en
Publication of JPH0284847A publication Critical patent/JPH0284847A/en
Application granted granted Critical
Publication of JP2940920B2 publication Critical patent/JP2940920B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術[第4,5図,第6図(a)〜(c)] 発明が解決しようとする課題 課題を解決するための手段(第1図) 作 用(第1図) 実 施 例(第2〜3図) 発明の効果 〔概要〕 ベースバンドデータに基づき搬送波(キャリア)再生
あるいはクロック再生を作り出すコスタス(Costas)ル
ープ型復調装置に関し、 周波数引き込みのための範囲を可変にできるようにし
て、伝送速度が低いものの場合でも、周波数引き込みを
容易に行ない、且つ、安定した復調を可能にすることを
目的とし、 ループフィルタから出力される電圧制御発振器制御信
号に周波数引き込みのための所要の範囲を付与する周波
数引き込み補助部が、スイープ/トラック制御信号発生
部からの制御信号に基づき、この周波数引き込み補助部
で設定される電圧制御発振器制御信号へ付加すべき周波
数引き込み範囲を、電圧制御発振器がスイープモードに
あるときは大きく設定し、電圧制御発振器がトラックモ
ードにあるときは小さく設定するように構成され、且
つ、スイープモードからトラックモードになった後の所
定時間は周波数引き込み補助部に周波数引き込み範囲の
変更を禁止させる保護回路が設けられている。
Detailed Description of the Invention [Table of Contents] Outline Industrial application field Conventional technology [FIGS. 4, 5 and 6 (a) to (c)] Problems to be Solved by the Invention Means (Fig. 1) Operation (Fig. 1) Embodiment (Figs. 2-3) Effect of the Invention [Overview] Costas loop type that generates carrier wave (carrier) or clock recovery based on baseband data For demodulators, the purpose is to make the range for frequency pull-in variable, to facilitate frequency pull-in even at low transmission rates, and to enable stable demodulation. A frequency pull-in assisting section for giving a required range for frequency pull-in to the output voltage-controlled oscillator control signal, based on the control signal from the sweep / track control signal generating section, The frequency pull-in range to be added to the voltage-controlled oscillator control signal set by the frequency pull-in auxiliary unit is set to be large when the voltage-controlled oscillator is in the sweep mode, and is set to be small when the voltage-controlled oscillator is in the track mode. And a protection circuit for prohibiting the frequency pull-in assisting unit from changing the frequency pull-in range for a predetermined time after the sweep mode is switched to the track mode.

〔産業上の利用分野〕[Industrial applications]

本発明は、ベースバンドデータに基づき搬送波(キャ
リア)再生あるいはクロック再生を作り出すコスタスル
ープ型復調装置に関する。
The present invention relates to a Costas loop type demodulator that generates carrier wave (carrier) recovery or clock recovery based on baseband data.

同期検波の場合、受信側では被変調入力波の搬送波成
分と同相の搬送波を再生する回路が必要である。このよ
うな復調側における搬送波再生回路として、例えばコス
タスループがある。
In the case of synchronous detection, a circuit for reproducing a carrier having the same phase as the carrier component of the modulated input wave is required on the receiving side. As such a carrier recovery circuit on the demodulation side, for example, there is a Costas loop.

〔従来の技術〕[Conventional technology]

第4図は従来のコスタスループ型復調装置を採る4相
PSK復調装置のブロック図であるが、この第4図に示す
4相PSK復調装置では、例えば70MHz帯のQPSK波が、シン
セサイザー20からの信号に応じて周波数変換回路21で周
波数変換され、更に48MHzバンドパスフィルタ22でろ波
され、可変アッテネータ23でゲインを調整されたのち、
90゜ハイブリッド1で、90゜位相の異なる2系統の信号
に分割される。
Fig. 4 shows a four-phase system using a conventional Costas loop demodulator.
FIG. 4 is a block diagram of a PSK demodulator. In the four-phase PSK demodulator shown in FIG. 4, for example, a QPSK wave in a 70 MHz band is frequency-converted by a frequency conversion circuit 21 in accordance with a signal from a synthesizer 20, After being filtered by the bandpass filter 22 and the gain adjusted by the variable attenuator 23,
In the 90 ° hybrid 1, the signals are divided into two signals having different phases by 90 °.

そして、各信号はミキサー2A;2B,帯域制限用のローパ
スフィルタ3A;3BおよびA/D変換器10A;10Bを経てキャリ
ア再生回路CRCへ入力されるようになっている。
Each signal is input to a carrier reproduction circuit CRC via mixers 2A; 2B, low-pass filters 3A; 3B for band limitation, and A / D converters 10A; 10B.

キャリア再生回路CRCは、位相検波およびループフィ
ルタの機能を有するもので、そのループフィルタ部分の
出力がD/A変換器11を介して電圧制御発振器(VCO)6へ
入力され、電圧制御発振器6の出力が各ミキサー2A,2B
へ入力されるようになっている。
The carrier recovery circuit CRC has functions of phase detection and a loop filter. The output of the loop filter portion is input to the voltage controlled oscillator (VCO) 6 via the D / A converter 11, and the voltage of the voltage controlled oscillator 6 Output is each mixer 2A, 2B
To be entered.

なお、24はビットタイミングリカバリー(クロック再
生回路)で、このクロック再生回路24からの出力はA/D
変換器10A,10Bへ入力される。
24 is a bit timing recovery (clock recovery circuit), and the output from this clock recovery circuit 24 is A / D
Input to converters 10A and 10B.

ところで、このキャリア再生回路CRCは、第5図に示
すごとく、位相検波回路4やループフィルタを構成する
アップ/ダウンカウンタ51,加算・減算回路52のほか
に、スイープ/トラック制御信号発生部7,ΔF設定回路
8′を有している。
As shown in FIG. 5, the carrier recovery circuit CRC includes a sweep / track control signal generator 7, a phase detector 4 and an up / down counter 51 and an adder / subtractor 52, which constitute a loop filter. It has a ΔF setting circuit 8 ′.

ここで、位相検波回路4はA/D変換器10A,10Bからの信
号を受けてこれらの信号の位相偏差を検出するもので、
アップ/ダウンカウンタ51はアップ/ダウン制御部50か
らのアップ/ダウン制御信号に基づき計数値をアップ
(Up)あるいはダウン(Down)するもので、加算・減算
回路52はアップ/ダウンカウンタ51からの計数値にΔF
設定回路8′からのΔF(周波数引き込み範囲分)を加
算あるいは減算するものである。
Here, the phase detection circuit 4 receives signals from the A / D converters 10A and 10B and detects the phase deviation of these signals.
The up / down counter 51 increases or decreases the count value based on the up / down control signal from the up / down control unit 50, and the addition / subtraction circuit 52 outputs the count value from the up / down counter 51. ΔF to count value
This is for adding or subtracting ΔF (for the frequency pull-in range) from the setting circuit 8 ′.

また、スイープ/トラック制御信号発生部7は、再生
データの誤りを訂正する誤り訂正回路(FEC)中の位相
不確定除去回路から出されるINIT信号(この信号は位相
状態が変化したときに出される位相状態変化信号であ
る)を受けたときは、スイープ(Sweep;掃引)を行なわ
せるための制御信号をアップ/ダウン制御部50へ入力
し、INIT信号が入力されていないときは、トラック(Tr
ack;掃引停止)させるための制御信号をアップ/ダウン
制御部50へ入力するもので、アップ/ダウン制御部50
は、スイープ/トラック制御信号発生部7からスイープ
制御信号を受けると、アップ/ダウンカウンタ51をアッ
プ/カウントあるいはダウンカウントさせつづけ、スイ
ープ/トラック制御信号発生部7からトラック制御信号
を受けると、位相検波回路4からの偏差情報でアップ/
ダウンカウンタ51のアップ/ダウン制御を行なわせるよ
うになっている。
Further, the sweep / track control signal generator 7 outputs an INIT signal output from a phase uncertainty removing circuit in an error correction circuit (FEC) for correcting an error in reproduced data (this signal is output when the phase state changes. When the INIT signal is received, a control signal for performing a sweep (Sweep) is input to the up / down control unit 50, and when the INIT signal is not input, a track (Tr) is output.
ack; stop), and inputs a control signal to the up / down control unit 50.
When the sweep control signal is received from the sweep / track control signal generator 7, the up / down counter 51 keeps counting up or down, and when the track control signal is received from the sweep / track control signal generator 7, the phase Up with deviation information from detection circuit 4 /
The up / down control of the down counter 51 is performed.

さらに、ΔF設定回路8′はアップ/ダウンカウンタ
51からの計数値に周波数引き込みのための所要の範囲Δ
Fを付与するものである。
Further, the .DELTA.F setting circuit 8 'is an up / down counter.
Required range Δ for frequency pull-in to count value from 51
F is added.

このようにΔFを付与するのは、アップ/ダウンカウ
ンタ51の計数値だけでは一点しか指定できないので、電
圧制御発振器6による周波数の引き込みができないため
である。
The reason why .DELTA.F is given in this way is that only one point can be designated by the count value of the up / down counter 51, so that the frequency cannot be pulled in by the voltage controlled oscillator 6.

このような構成により、例えば同期が外れたような場
合は、INIT信号がスイープ/トラック制御信号発生部7
へ入力されるため、このスイープ/トラック制御信号発
生部7からはスイープ制御信号がアップ/ダウン制御部
50へ入力される。これによりアップ/ダウンカウンタ51
はアップカウントあるいはダウンカウントをしつづけ、
その結果計数値が一方向にアップあるいはダウンする。
そして、この計数値に所要のΔFを加算あるいは減算し
て、ある範囲をもたせて電圧制御発振器6を制御する。
これにより、位相差のずれが−45゜から45゜の間をスイ
ープする[第6図(a)参照]。そして、第6図(b)
に示すように、位相差0を含む範囲になると、今度はス
イープ/トラック制御信号発生部7からトラック制御信
号が出されるため、アップ/ダウン制御部50は位相検波
回路4からの位相偏差信号に基づくアップ/ダウン制御
信号をアップ/ダウンカウンタ51へ出す。これにより、
アップ/ダウンカウンタ51の計数値はこのアップ/ダウ
ン制御信号に依存してアップ/ダウンし、位相差を完全
に0にする[第6図(c)参照]。
With this configuration, for example, when synchronization is lost, the INIT signal is output from the sweep / track control signal generator 7.
Input from the sweep / track control signal generator 7 to the up / down controller.
Entered into 50. As a result, the up / down counter 51
Keeps counting up or counting down,
As a result, the count value goes up or down in one direction.
Then, a required ΔF is added to or subtracted from the counted value, and the voltage-controlled oscillator 6 is controlled with a certain range.
As a result, the phase difference is swept between -45 ° and 45 ° [see FIG. 6 (a)]. And FIG. 6 (b)
As shown in the figure, when the phase difference becomes 0, a track control signal is output from the sweep / track control signal generator 7 this time, so that the up / down controller 50 applies the phase deviation signal from the phase detector 4 to the track control signal. An up / down control signal based on this is output to an up / down counter 51. This allows
The count value of the up / down counter 51 is increased / decreased depending on the up / down control signal, and the phase difference is completely set to 0 (see FIG. 6 (c)).

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

ところで、伝送速度の低いものを取り扱う場合は、Δ
Fを小さくしないと、サイクルスキップなどが増えて、
安定な復調を期待できない。
By the way, when handling low transmission speeds, Δ
If F is not made small, cycle skip etc. will increase,
Stable demodulation cannot be expected.

しかし、ΔFが小さいと、トラック状態を検出してか
らアップ/ダウンカウンタ51のアップ/ダウンを一方向
制御から解除する間に、位相0の点を過ぎてしまうおそ
れがあり、この場合は、再度スイープ状態になってしま
い、なかなかトラック状態に移行できず、ひいては周波
数の引き込みがうまくいかないという課題がある。
However, if ΔF is small, the point of phase 0 may be passed between the time when the track state is detected and the time when the up / down of the up / down counter 51 is canceled from the one-way control. There is a problem that a sweep state occurs, and it is difficult to shift to a track state, and that the frequency pull-in does not work well.

本発明は、このような課題に鑑みてなされたもので、
コスタスループを用いたものにおいて、周波数引き込み
のための範囲を可変にできるようにして、伝送速度が低
いものの場合でも、周波数引き込みを容易に行ない、且
つ安定した復調を可能にした、コスタスループ型復調装
置を提供することを目的とする。
The present invention has been made in view of such problems,
A Costas loop type demodulator that uses a Costas loop to make the range for frequency acquisition variable and enables easy frequency acquisition and stable demodulation even at low transmission speeds. It is intended to provide a device.

〔課題を解決するための手段〕[Means for solving the problem]

第1図は本発明の原理ブロック図である。 FIG. 1 is a block diagram showing the principle of the present invention.

この第1図に示すように、本発明の場合も、90ハイブ
リッド1で2系統に分割された入力信号ラインのそれぞ
れに、ミキサー2A;2Bと、このミキサー2A;2Bからの出力
を受けるローパスフィルタ3A;3Bとをそなえ、各ローパ
スフィルタ3A,3B間の偏差出力を同期検波回路4から出
し、この偏差出力をループフィルタ5を介して電圧制御
発振器6へフィードバックし、且つ、電圧制御発振器6
からの出力を各ミキサー2A,2Bへ入力するコスタスルー
プ型復調装置についてのものである。
As shown in FIG. 1, in the case of the present invention as well, each of the input signal lines divided into two systems by the 90 hybrid 1 has a mixer 2A; 2B, and a low-pass filter receiving the output from the mixer 2A; 2B. 3A; 3B, the deviation output between the low-pass filters 3A and 3B is output from the synchronous detection circuit 4, and this deviation output is fed back to the voltage controlled oscillator 6 via the loop filter 5;
This is for a Costas loop type demodulator that inputs the output from the mixer to each of the mixers 2A and 2B.

また、7はスイープ/トラック制御信号発生部で、こ
のスイープ/トラック制御信号発生部7は、復調出力か
ら検出され位相状態が変化したときに出される位相状態
変化信号(INIT信号)が入力されると、電圧制御発振器
6をスイープモードにするためのスイープ制御信号をル
ープフィルタ5へ出し、位相状態変化信号が入力されな
くなると、電圧制御発振器6をトラックモードにするた
めのトラック制御信号をループフィルタ5へ出すもので
ある。
Reference numeral 7 denotes a sweep / track control signal generator. The sweep / track control signal generator 7 receives a phase state change signal (INIT signal) detected from the demodulated output and output when the phase state changes. And a sweep control signal for setting the voltage controlled oscillator 6 to the sweep mode is output to the loop filter 5, and when the phase change signal is no longer input, the track control signal for setting the voltage controlled oscillator 6 to the track mode is set to the loop filter. 5 out.

さらに、8は周波数引き込み補助部で、この周波数引
き込み補助部8は、ループフィルタ5から出力される電
圧制御発振器制御信号に周波数引き込みのための所要の
範囲ΔFを付与するもので、このΔFは可変できるよう
になっている。即ち、この周波数引き込み補助部8は、
スイープ/トラック制御信号発生部7からの制御信号に
基づき、周波数引き込み補助部8で設定されるΔFを、
電圧制御発振器6がスイープモードにあるときは大きく
設定し、電圧制御発振器6がトラックモードにあるとき
は小さく設定するように構成されているのである。
Further, reference numeral 8 denotes a frequency pull-in auxiliary unit, which gives a required range ΔF for frequency pull-in to the voltage-controlled oscillator control signal output from the loop filter 5, and this ΔF is variable. I can do it. That is, the frequency pull-in assisting unit 8
Based on the control signal from the sweep / track control signal generator 7, ΔF set by the frequency pull-in assisting unit 8 is:
When the voltage controlled oscillator 6 is in the sweep mode, it is set to be large, and when the voltage controlled oscillator 6 is in the track mode, it is set to be small.

そして、9は保護回路で、この保護回路9は、スイー
プモードからトラックモードになった後の所定時間は周
波数引き込み補助部8に周波数引き込み範囲(ΔF)の
変更を禁止させるものである。この場合、この保護回路
9を、スイープモードからトラックモードになった後に
位相差が0の状態に引き込まれる間は周波数引き込み補
助部8に周波数引き込み範囲(ΔF)の変更を禁止させ
るように構成することが好ましい。
Reference numeral 9 denotes a protection circuit. The protection circuit 9 prohibits the frequency pull-in assisting unit 8 from changing the frequency pull-in range (ΔF) for a predetermined time after the sweep mode is switched to the track mode. In this case, the protection circuit 9 is configured to prohibit the frequency pull-in assisting unit 8 from changing the frequency pull-in range (ΔF) while the phase difference is pulled to a state of 0 after the mode is changed from the sweep mode to the track mode. Is preferred.

〔作 用〕(Operation)

このような構成により、例えば同期が外れたような場
合は、INIT信号がスイープ/トラック制御信号発生部7
へ入力されるため、このスイープ/トラック制御信号発
生部7からはスイープ制御信号がループフィルタ5へ入
力される。これにより電圧制御発振器6がスイープモー
ドになって、位相差のずれが−45゜から45゜の間をスイ
ープする。このときのΔFは大きく設定されている。
With this configuration, for example, when synchronization is lost, the INIT signal is output from the sweep / track control signal generator 7.
Therefore, the sweep control signal is input from the sweep / track control signal generator 7 to the loop filter 5. As a result, the voltage controlled oscillator 6 enters the sweep mode, and sweeps the phase difference between -45 ° and 45 °. At this time, ΔF is set to be large.

そして、位相差0を含む範囲になると、今度はスイー
プ/トラック制御信号発生部7からトラック制御信号が
出されるため、電圧制御発振器6はスイープモードを解
除して位相検波回路4からの位相偏差信号に基づき位相
差を完全に0にする。そして、位相差が0になって同期
が完了すると、ΔFは今までよりも小さい値に変更され
る。
Then, when the range including the phase difference 0 is reached, a track control signal is output from the sweep / track control signal generation unit 7, so that the voltage control oscillator 6 releases the sweep mode and outputs the phase deviation signal from the phase detection circuit 4. , The phase difference is completely set to zero. Then, when the phase difference becomes 0 and the synchronization is completed, ΔF is changed to a smaller value than before.

また、スイープ/トラック制御信号発生部7からの制
御信号がスイープモードになっても、しばらくの間(ト
ラック状態になってから位相差が0の状態に完全に引き
込まれる間)は、保護回路9が、ΔFを小さくするのを
禁止させる。従って、トラック状態になっても、ΔFを
小さくさせるまでの時間内に再度スイープ状態に移行し
てしまった場合は、ΔFは変更しない。
Further, even if the control signal from the sweep / track control signal generator 7 enters the sweep mode, the protection circuit 9 is kept for a while (while the phase difference is completely pulled to the state of 0 after the track state). However, it is prohibited to reduce ΔF. Therefore, even if the track state is entered, if the state shifts again to the sweep state within the time required to reduce ΔF, ΔF is not changed.

〔実 施 例〕〔Example〕

以下、図面を参照して本発明の実施例を説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.

第2図は本発明の一実施例としてのコスタスループ型
復調方式を採る4相PSK復調装置のブロック図である
が、この第2図に示す4相PSK復調装置では、例えば70M
Hz帯のQPSK波が、シンセサイザーからの信号に応じて周
波数変換回路で周波数変換され、更に48MHzバンドパス
フィルタでろ波され、可変アッテネータでゲインを調整
されたのち、90゜ハイブリッド1で、90゜位相の異なる
2系統の信号に分割される。
FIG. 2 is a block diagram of a four-phase PSK demodulator employing a Costas loop type demodulation system as one embodiment of the present invention. In the four-phase PSK demodulator shown in FIG.
The QPSK wave in the Hz band is frequency-converted by the frequency conversion circuit in accordance with the signal from the synthesizer, further filtered by the 48 MHz band-pass filter, and the gain is adjusted by the variable attenuator. Are divided into two different signals.

そして、各信号はミキサー2A;2B,帯域制限用のローパ
スフィルタ3A;3BおよびA/D変換器10A;10Bを経てキャリ
ア再生回路CRCへ入力されるようになっている。
Each signal is input to a carrier reproduction circuit CRC via mixers 2A; 2B, low-pass filters 3A; 3B for band limitation, and A / D converters 10A; 10B.

キャリア再生回路CRCは、位相検波およびループフィ
ルタの機能を有するもので、そのループフィルタ部分の
出力がD/A変換器11を介して電圧制御発振器(VCO)6へ
入力され、電圧制御発振器6の出力が各ミキサー2A,2B
へ入力されるようになっている。
The carrier recovery circuit CRC has functions of phase detection and a loop filter. The output of the loop filter portion is input to the voltage controlled oscillator (VCO) 6 via the D / A converter 11, and the voltage of the voltage controlled oscillator 6 Output is each mixer 2A, 2B
To be entered.

ところで、このキャリア再生回路CRCは、位相検波回
路4やループフィルタを構成するアップ/ダウン制御部
50,アップ/ダウンカウンタ51,加算・減算回路52のほか
に、スイープ/トラック制御信号発生部7,ΔF可変回路
8,保護回路9を有している。
By the way, this carrier recovery circuit CRC is an up / down control unit that constitutes the phase detection circuit 4 and the loop filter.
50, up / down counter 51, addition / subtraction circuit 52, sweep / track control signal generator 7, ΔF variable circuit
8, a protection circuit 9 is provided.

ここで、位相検波回路4,アップ/ダウン制御部50,ア
ップ/ダウンカウンタ51,加算・減算回路52は従来のも
のと同様であるので、その説明は省略する。
Here, the phase detection circuit 4, the up / down control section 50, the up / down counter 51, and the addition / subtraction circuit 52 are the same as those of the conventional one, and therefore the description thereof is omitted.

また、スイープ/トラック制御信号発生部7は、再生
データの誤りを訂正する誤り訂正回路(FEC)中の位相
不確定除去回路から出されるINIT信号(位相状態変化信
号)を受けたときは、スイープ制御信号をアップ/ダウ
ン制御部50へ入力し、INIT信号が入力されていないとき
は、トラック制御信号をアップ/ダウン制御部50へ入力
するもので、その入出力信号のタイミングチャートを示
すと、第3図(a)〜(c)のようになる。
When the sweep / track control signal generator 7 receives the INIT signal (phase state change signal) output from the phase uncertainty removing circuit in the error correction circuit (FEC) for correcting an error in the reproduced data, the sweep / track control signal generator 7 sweeps. A control signal is input to the up / down control unit 50, and a track control signal is input to the up / down control unit 50 when the INIT signal is not input. The results are as shown in FIGS.

さらに、ΔF可変回路8は、アップ/ダウンカウンタ
51からの計数値に周波数引き込みのための所要の範囲Δ
Fを付与するものであるが、このΔF可変回路8は更に
ΔFの値を変更できるようになっている。即ち、ΔF可
変回路8は、スイープ/トラック制御信号発生部7から
の制御信号に基づき、ΔF可変回路8で設定されるΔF
を、電圧制御発振器6がスイープモードにあるときは大
きく設定し、電圧制御発振器6がトラックモードにある
ときは小さく設定するように構成されているのである。
Further, the ΔF variable circuit 8 includes an up / down counter
Required range Δ for frequency pull-in to count value from 51
F is added, and the ΔF variable circuit 8 can further change the value of ΔF. That is, the ΔF variable circuit 8 is configured to set the ΔF variable circuit 8 based on the control signal from the sweep / track control signal generator 7.
Is set to be large when the voltage-controlled oscillator 6 is in the sweep mode, and is set to be small when the voltage-controlled oscillator 6 is in the track mode.

また、保護回路9は、スイープ/トラック制御信号発
生部7からの制御信号がスイープモードになっても、し
ばらくの間(トラック状態になってから位相差が0の状
態に完全に引き込まれる間)はΔFを小さくするのを禁
止させるためのものである。従って、トラック状態にな
っても、ΔFを小さくさせるまでの時間内に再度スイー
プ状態に移行してしまって場合は、ΔFは変更しない。
Further, even if the control signal from the sweep / track control signal generator 7 enters the sweep mode, the protection circuit 9 continues for a while (while the phase difference is completely pulled into the state of 0 after entering the track state). Is for prohibiting the reduction of ΔF. Therefore, even if the track state is established, if the state shifts to the sweep state again within the time until ΔF is reduced, ΔF is not changed.

なお、ΔFを小さくした後に、スイープ状態に移行す
ると、保護回路9はΔF可変回路8によってΔFを再度
大きくする旨の指示を出すようになっている。
Note that when the state shifts to the sweep state after ΔF is reduced, the protection circuit 9 issues an instruction by the ΔF variable circuit 8 to increase ΔF again.

上述の構成により、例えば同期が外れたような場合
は、INIT信号がスイープ/トラック制御信号発生部7へ
入力されるため、このスイープ/トラック制御信号発生
部7からはスイープ制御信号がアップ/ダウン制御部50
へ入力される。これによりアップ/ダウンカウンタ51は
アップカウントあるいはダウンカウントをしつづけ、そ
の結果計数値が一方向にアップあるいはダウンする。そ
して、この計数値に所要のΔFを加算あるいは減算し
て、ある範囲をもたせて電圧制御発振器6を制御する。
これにより位相差のずれが−45゜から45゜の間をスイー
プする[第6図(a)参照]。このときのΔFは大きく
設定されている。
According to the above-described configuration, for example, when the synchronization is lost, the INIT signal is input to the sweep / track control signal generator 7, and the sweep / track control signal is output from the sweep / track control signal generator 7. Control unit 50
Is input to As a result, the up / down counter 51 continues to count up or down, and as a result, the count value increases or decreases in one direction. Then, a required ΔF is added to or subtracted from the counted value, and the voltage-controlled oscillator 6 is controlled with a certain range.
As a result, the phase difference is swept between -45 ° and 45 ° (see FIG. 6 (a)). At this time, ΔF is set to be large.

そして、第6図(b)に示すように、位相差0を含む
範囲になると、今度はスイープ/トラック制御信号発生
部7からトラック制御信号が出されるため、アップ/ダ
ウン制御部50は位相検波回路4からの位相偏差信号に基
づくアップ/ダウン制御信号をアップ/ダウンカウンタ
51へ出す。これによりアップ/ダウンカウンタ51の計数
値このアップ/ダウン制御信号に依存してアップ/ダウ
ンし、位相差を完全に0にする[第6図(c)参照]。
そして、位相差が0になって同期が完了する[トラック
状態が検出されてすぐではない;第3図(a)参照]
と、ΔFは今までよりも小さい値に変更される。
Then, as shown in FIG. 6 (b), in the range including the phase difference 0, a track control signal is output from the sweep / track control signal generator 7 this time, so that the up / down controller 50 performs phase detection. Up / down counter for up / down control signal based on phase deviation signal from circuit 4
Take out to 51. As a result, the count value of the up / down counter 51 is increased / decreased depending on the up / down control signal, and the phase difference is completely made zero (see FIG. 6 (c)).
Then, the phase difference becomes 0 and the synchronization is completed [not immediately after the track state is detected; see FIG. 3 (a)].
Is changed to a smaller value than before.

なお、ΔFを小さくした後に、スイープ状態に移行す
ると、保護回路9の指示により、ΔF可変回路8によっ
てΔFは再度大きく設定される。
Note that when the state shifts to the sweep state after ΔF is reduced, ΔF is set again to a large value by the ΔF variable circuit 8 according to an instruction from the protection circuit 9.

このように、スイープ中はΔFを大きくしているの
で、トラック状態を検出してからアップ/ダウンカウン
タ51のアップ/ダウンを一方向制御から解除する間に、
位相0の点を過ぎてしまうおそれがなくなり、これによ
りトラック状態への移行、ひいては周波数の引き込みが
うまくいくとともに、位相差が0になった後はΔFを小
さくするので、伝送速度の低いものを取り扱う場合で
も、サイクルスキップなどが増えることがなく、安定し
た復調が期待できるものである。
As described above, since ΔF is increased during the sweep, while the track state is detected, while the up / down of the up / down counter 51 is canceled from the one-way control,
Since there is no danger of passing the point of phase 0, the transition to the track state, and eventually the pull-in of the frequency is successful, and after the phase difference becomes 0, ΔF is reduced. Even in the case of handling, stable demodulation can be expected without increasing cycle skip and the like.

〔発明の効果〕〔The invention's effect〕

以上詳述したように、本発明のコスタスループ型復調
装置によれば、スイープ/トラック制御信号発生部から
の制御信号に基づき、周波数引き込み補助部で設定され
る電圧制御発振器制御信号へ付加すべき周波数引き込み
範囲を、電圧制御発振器がスイープモードにあるときは
大きく設定し、電圧制御発振器がトラックモードにある
ときは小さく設定するように構成され、且つ、該スイー
プモードから該トラックモードになった後の所定時間は
該周波数引き込み補助部に周波数引き込み範囲の変更を
禁止させる保護回路が設けられているので、伝送速度が
低いものの場合でも、周波数引き込みを容易に行ない、
且つ、安定した復調が可能となる利点がある。
As described in detail above, according to the Costas loop type demodulation device of the present invention, it should be added to the voltage control oscillator control signal set by the frequency pull-in auxiliary unit based on the control signal from the sweep / track control signal generation unit. The frequency pull-in range is set to be large when the voltage-controlled oscillator is in the sweep mode, and is set to be small when the voltage-controlled oscillator is in the track mode, and after the sweep mode is switched from the sweep mode to the track mode. The predetermined time is provided with a protection circuit for inhibiting the change of the frequency pull-in range in the frequency pull-in auxiliary unit, so that even if the transmission speed is low, the frequency pull-in is easily performed,
In addition, there is an advantage that stable demodulation can be performed.

また、該保護回路は、該スイープモードから該トラッ
クモードになった後に位相差が0の状態に引き込まれる
間は該周波数引き込み補助部に周波数引き込み範囲の変
更を禁止させるように構成されてもよく、このようにす
れば、トラック状態を検出してからアップ/ダウンカウ
ンタのアップ/ダウンを一方向制御から解除する間に、
位相0の点を過ぎてしまうおそれがなくなり、安定した
復調が可能となる利点がある。
The protection circuit may be configured to prohibit the frequency pull-in assisting unit from changing the frequency pull-in range while the phase difference is pulled to 0 after the sweep mode is switched to the track mode. In this way, while detecting the track state and releasing the up / down of the up / down counter from the one-way control,
There is an advantage that the possibility of passing the point of phase 0 is eliminated, and stable demodulation becomes possible.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の原理ブロック図、 第2図は本発明の一実施例を示すブロック図、 第3図はスイープ/トラック制御信号発生部の入出力波
形を示すタイミングチャート、 第4図は4相PSK復調装置のブロック図、 第5図は従来例を示すブロック図、 第6図(a)〜(c)はスイープ/トラック制御過程を
説明する図である。 図において、 1は90゜ハイブリッド、 2A,2Bはミキサー、 3A,3Bはローパスフィルタ、 4は位相検波回路、 5はループフィルタ、 6は電圧制御発振器(VCO)、 7はスイープ/トラック制御信号発生部、 8はΔF可変回路(周波数引き込み補助部)、 9は保護回路、 10A,10BはA/D変換器、 11はD/A変換器、 20はシンセサイザー、 21は周波数変換回路、 22はバンドパスフィルタ、 23は可変アッテネータ、 24はビットタイミングリカバリー(クロック再生回
路)、 50はアップ/ダウン制御部、 51はアップ/ダウンカウンタ、 52は加算・減算回路、 CRCはキャリア再生回路である。
1 is a block diagram showing the principle of the present invention, FIG. 2 is a block diagram showing one embodiment of the present invention, FIG. 3 is a timing chart showing input / output waveforms of a sweep / track control signal generator, and FIG. FIG. 5 is a block diagram showing a conventional example, and FIGS. 6 (a) to 6 (c) are diagrams for explaining a sweep / track control process. In the figure, 1 is a 90-degree hybrid, 2A and 2B are mixers, 3A and 3B are low-pass filters, 4 is a phase detector, 5 is a loop filter, 6 is a voltage controlled oscillator (VCO), and 7 is a sweep / track control signal. 8 is a ΔF variable circuit (frequency pull-in auxiliary unit), 9 is a protection circuit, 10A and 10B are A / D converters, 11 is a D / A converter, 20 is a synthesizer, 21 is a frequency conversion circuit, and 22 is a band. A pass filter, 23 is a variable attenuator, 24 is a bit timing recovery (clock recovery circuit), 50 is an up / down control unit, 51 is an up / down counter, 52 is an addition / subtraction circuit, and CRC is a carrier recovery circuit.

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H04L 27/22 H03L 7/12 ──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int.Cl. 6 , DB name) H04L 27/22 H03L 7/12

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】2系統に分割された入力信号ラインのそれ
ぞれに、ミキサーと、該ミキサーからの出力を受けるロ
ーパスフィルタとをそなえ、各ローパスフィルタ間の偏
差出力をループフィルタを介して電圧制御発振器へフィ
ードバックし、且つ、該電圧制御発振器からの出力を各
ミキサーへ入力するコスタスループ型復調装置におい
て、 復調出力から検出され位相状態が変化したときに出され
る位相状態変化信号が入力されると、電圧制御発振器を
スイープモードにするためのスイープ制御信号を該ルー
プフィルタへ出し、該位相状態変化信号が入力されなく
なると、該電圧制御発振器をトラックモードにするため
のトラック制御信号を該ループフィルタへ出すスイープ
/トラック制御信号発生部と、 該ループフィルタから出力される電圧制御発振器制御信
号に周波数引き込みのための所要の範囲を付与する周波
数引き込み補助部とが設けられ、 該周波数引き込み補助部が、該スイープ/トラック制御
信号発生部からの制御信号に基づき、該周波数引き込み
補助部で設定される該電圧制御発振器制御信号へ付加す
べき周波数引き込み範囲を、該電圧制御発振器がスイー
プモードにあるときは大きく設定し、該電圧制御発振器
がトラックモードにあるときは小さく設定するように構
成され、 且つ、該スイープモードから該トラックモードになった
後の所定時間は該周波数引き込み補助部に周波数引き込
み範囲の変更を禁止させる保護回路が設けられたことを 特徴とする、コスタスループ型復調装置。
An input signal line divided into two systems includes a mixer and a low-pass filter receiving an output from the mixer, and outputs a deviation output between the low-pass filters via a loop filter to a voltage-controlled oscillator. In the Costas loop type demodulator that feeds back the output from the voltage controlled oscillator to each mixer, when a phase state change signal detected from the demodulated output and output when the phase state changes is input, A sweep control signal for setting the voltage controlled oscillator to the sweep mode is output to the loop filter. When the phase state change signal is not input, a track control signal for setting the voltage controlled oscillator to the track mode is output to the loop filter. A sweep / track control signal generating section to output, and a voltage output from the loop filter. A frequency pull-in auxiliary unit for providing a required range for frequency pull-in to the control oscillator control signal, wherein the frequency pull-in auxiliary unit performs the frequency pull-in based on a control signal from the sweep / track control signal generating unit. The frequency pull-in range to be added to the voltage-controlled oscillator control signal set by the auxiliary unit is set to be large when the voltage-controlled oscillator is in the sweep mode, and is set to be small when the voltage-controlled oscillator is in the track mode. And a protection circuit for prohibiting a change in a frequency pull-in range in the frequency pull-in assisting unit for a predetermined time after the sweep mode is switched to the track mode. Type demodulator.
【請求項2】該保護回路が、該スイープモードから該ト
ラックモードになった後に位相差が0の状態に引き込ま
れる間は該周波数引き込み補助部に周波数引き込み範囲
の変更を禁止させるように構成されていることを特徴と
する、請求項1記載のコスタスループ型復調装置。
2. The protection circuit according to claim 1, wherein said protection circuit inhibits the frequency pull-in assisting unit from changing the frequency pull-in range while the phase difference is pulled to 0 after the sweep mode is switched to the track mode. 2. The Costas loop type demodulator according to claim 1, wherein:
JP63236008A 1988-09-20 1988-09-20 Costas loop demodulator Expired - Lifetime JP2940920B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63236008A JP2940920B2 (en) 1988-09-20 1988-09-20 Costas loop demodulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63236008A JP2940920B2 (en) 1988-09-20 1988-09-20 Costas loop demodulator

Publications (2)

Publication Number Publication Date
JPH0284847A JPH0284847A (en) 1990-03-26
JP2940920B2 true JP2940920B2 (en) 1999-08-25

Family

ID=16994419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63236008A Expired - Lifetime JP2940920B2 (en) 1988-09-20 1988-09-20 Costas loop demodulator

Country Status (1)

Country Link
JP (1) JP2940920B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0388457A (en) * 1989-08-30 1991-04-12 Nec Eng Ltd Sweep system for carrier recovery circuit
KR101608013B1 (en) 2012-10-01 2016-03-31 조슈아 박 Rf carrier synchronization and phase alignment methods and systems

Also Published As

Publication number Publication date
JPH0284847A (en) 1990-03-26

Similar Documents

Publication Publication Date Title
JPS5914939B2 (en) carrier wave regenerator
JPS63286043A (en) Demodulator
JPH0370335A (en) Automatic frequency controller
JP2940920B2 (en) Costas loop demodulator
EP0529618B1 (en) Demodulating device
JPH08265384A (en) Demodulator
US4121166A (en) Phase synchronizing circuit for demodulation of multi-phase PSK signals
JPH0834487B2 (en) Costas loop demodulator
JPH0258826B2 (en)
JP3163771B2 (en) Frequency sweep circuit
JPS644386B2 (en)
JPH11146028A (en) Carrier recovery circuit
JP3481486B2 (en) Digital demodulator
JPS63178642A (en) Carrier extracting circuit
JP2689579B2 (en) Pseudo-lock detection circuit for Costas loop demodulator
JPH0448031Y2 (en)
JPH0671277B2 (en) AFC method
JPS61125262A (en) 4-phase demodulating circuit
JPH0453139B2 (en)
JPH03131149A (en) Psk demodulation system
JPH0219666B2 (en)
JPS6154303B2 (en)
JPH05207078A (en) Msk demodulation circuit
JPH01160239A (en) Carrier lock detection circuit
JPS61145946A (en) Digital demodulation circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 10

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 10