JP2937398B2 - Manufacturing method of encapsulated semiconductor device - Google Patents

Manufacturing method of encapsulated semiconductor device

Info

Publication number
JP2937398B2
JP2937398B2 JP8390890A JP8390890A JP2937398B2 JP 2937398 B2 JP2937398 B2 JP 2937398B2 JP 8390890 A JP8390890 A JP 8390890A JP 8390890 A JP8390890 A JP 8390890A JP 2937398 B2 JP2937398 B2 JP 2937398B2
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
package material
sealed
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8390890A
Other languages
Japanese (ja)
Other versions
JPH03283548A (en
Inventor
新悦 藤枝
▲とも▼公 御子神
章 善積
道也 東
宏 下澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP8390890A priority Critical patent/JP2937398B2/en
Publication of JPH03283548A publication Critical patent/JPH03283548A/en
Application granted granted Critical
Publication of JP2937398B2 publication Critical patent/JP2937398B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は封止型半導体装置の製造方法に関し、より詳
しくは、大型素子の封止、超薄型パッケージの封止、表
面実装パッケージの封止等半導体素子封止の改良に関す
る。
The present invention relates to a method for manufacturing a sealed semiconductor device, and more particularly, to sealing a large element, sealing an ultra-thin package, and the like. The present invention relates to improvement of semiconductor element sealing such as sealing of a surface mount package.

(従来の技術) 従来の半導体装置の封止は、主に、金属、セラミッ
ク、ガラス等を用いて封止するパッケージと、トランス
ファーモールド装置によりエポキシ樹脂等で封止するプ
ラスチックパッケージとに大別できる。
(Prior art) Conventional semiconductor devices can be roughly classified into a package sealed with metal, ceramic, glass, or the like, and a plastic package sealed with epoxy resin or the like by a transfer molding device. .

金属、セラミック、ガラス等を用いて封止を行なう中
空型パッケージは、気密性が高く、信頼性に優れている
が、生産性に劣り、価格が高く、また硬度が高く靭性に
乏しい等の欠点がある。その封止時の接着には、低融点
ガラス法やメタライズ/金属ソルダー法が用いられる。
また、それに代わる接着方法として低温(100〜200℃)
で接着できる有機系接着剤を用いた方法が行なわれてい
るが、信頼性に乏しい、使用有機材料が限られている、
耐熱性に劣る、生産性が悪い等の問題があった。
Hollow packages that use metal, ceramic, glass, etc. for sealing are highly airtight and highly reliable, but have the disadvantages of poor productivity, high cost, and high hardness and poor toughness. There is. For the bonding at the time of sealing, a low melting point glass method or a metallization / metal solder method is used.
In addition, low temperature (100-200 ° C) as an alternative bonding method
Although a method using an organic adhesive which can be adhered with is performed, but the reliability is poor, the organic material used is limited,
There were problems such as poor heat resistance and poor productivity.

このようなことから、半導体装置の封止は、現在、プ
ラスチックパッケージが主流となっている。なお、樹脂
封止としては、液状樹脂を用いたポッティング法により
封止する方法も実用化されている。
For these reasons, plastic packages are currently mainly used for sealing semiconductor devices. In addition, as the resin sealing, a method of sealing by a potting method using a liquid resin is also in practical use.

ところで、近年、半導体装置の樹脂封止に関する分野
においては、半導体素子の高集積度化に伴って、素子上
の各種機能単位の微細化や素子自体の大型化が急速に進
んでいる。また、ASIC(Application Specific IC)と
いわれるゲートアレイやスタンダードセル方式LSIに代
表される表面実装型パッケージが急速に進展している。
これら表面実装型パッケージを実装する際には、ベーパ
ーフェーズリフロー、赤外線リフロー、半田浸漬等の工
程が採用されている。これらの工程では、パッケージが
高温(215〜260℃)にさらされる。そのため、エポキシ
樹脂で封止した樹脂封止型半導体装置では該樹脂を透過
して内部に侵入した微量の水分が急激に気化し、封止樹
脂層にクラックが入る。このクラックが外部にまで達す
ると、耐湿信頼性が保障できないという大きな問題が生
じる。また、樹脂の膨れが生じて実装できないという現
象も発生する。更に、アルミニウム等の配線層のパッシ
ベーション膜として用いられているPSG(リンケイ酸ガ
ラス)やSiN(窒化ケイ素)にクラックが生じたり、パ
ッシベーションポリイミド膜が剥離したり、またAuボン
ディングワイヤーの断線が生ずる等の問題が多発する。
By the way, in recent years, in the field of resin encapsulation of a semiconductor device, miniaturization of various functional units on the element and enlargement of the element itself have been rapidly progressing along with high integration of the semiconductor element. In addition, a surface array package represented by a gate array called an ASIC (Application Specific IC) or a standard cell LSI is rapidly developing.
In mounting these surface mount packages, processes such as vapor phase reflow, infrared reflow, and solder immersion are employed. In these steps, the package is exposed to high temperatures (215-260 ° C). For this reason, in a resin-sealed semiconductor device sealed with an epoxy resin, a small amount of moisture that has penetrated the resin and penetrated into the inside thereof is rapidly vaporized, and cracks are formed in the sealing resin layer. When the crack reaches the outside, there is a serious problem that the moisture resistance reliability cannot be guaranteed. In addition, a phenomenon occurs in which the resin cannot be mounted due to swelling of the resin. Furthermore, cracks occur in PSG (phosphosilicate glass) and SiN (silicon nitride) used as passivation films for wiring layers such as aluminum, the passivation polyimide film peels off, and Au bonding wires break. Problems frequently occur.

これらの対策として、(1)封止樹脂の内部封入物に
対する応力を小さくし、かつ封止樹脂と素子上のPSG、S
iN、ポリイミド膜及びリードフレームとの密着性を上げ
る、(2)実装温度に対応した高温強度及び吸湿高温強
度を付与し、かつ吸湿量を低減する等の要求が、大型パ
ッケージ用の封止樹脂を中心として高まってきている。
As a countermeasure against these, (1) reduce the stress of the sealing resin on the internal enclosure, and use the sealing resin and the PSG, S
Encapsulation resins for large packages are required to increase the adhesion to iN, polyimide film and lead frame, (2) to provide high-temperature strength and high-moisture-absorption high-temperature strength corresponding to the mounting temperature and to reduce the amount of moisture absorption. Is increasing around the world.

これらの観点から、封止樹脂としては例えばマレイミ
ド樹脂系をはじめ、PPS(ポリフェニレンスルフィド)
系樹脂やPPO(ポリヒドロキシフェニレンエーテル)系
樹脂、また液晶ポリマーの実用化が検討されている。更
に、最近では、マレイミド樹脂とエポキシ樹脂とを組合
わせた樹脂、又はビスマレイミド樹脂と4,4−ジアミノ
ジフェニルメタンとを組合せたアミノビスマレイミド樹
脂が封止樹脂として提案されている。
From these viewpoints, as the sealing resin, for example, maleimide resin-based, PPS (polyphenylene sulfide)
Practical use of resin-based resins, PPO (polyhydroxyphenylene ether) -based resins, and liquid crystal polymers is being studied. Further, recently, a resin obtained by combining a maleimide resin and an epoxy resin, or an aminobismaleimide resin obtained by combining a bismaleimide resin and 4,4-diaminodiphenylmethane has been proposed as a sealing resin.

一方、実装する際の問題点をパッケージ構造で改良し
た樹脂封止型半導体装置(例えば特開昭60−208847号公
報)が提案されている。この半導体装置は、ダイパッド
の下側のモールド樹脂(封止樹脂)部に円柱又は多角形
状の穴を設けて極度に肉厚の薄い部分又はモールド樹脂
がない部分を形成し、加熱に際してモールド樹脂内部の
水分の蒸発によって発生するガスを前述した極度に薄く
した部分等から逃散させる構造になっている。また、ト
ランスファモールド成形法からパッケージ表面に金属性
被覆層を形成する方法等も提案されている。しかしなが
ら、いずれの樹脂封止型半導体装置も生産性及び耐湿信
頼性の点から十分に満足するものではなかった。
On the other hand, a resin-sealed semiconductor device (for example, Japanese Patent Application Laid-Open No. Sho 60-208847) has been proposed in which a problem in mounting is improved by a package structure. In this semiconductor device, a column or a polygonal hole is provided in a molding resin (sealing resin) portion below a die pad to form an extremely thin portion or a portion having no molding resin. The structure is such that gas generated by evaporation of moisture escapes from the extremely thin portion described above. Further, a method of forming a metallic coating layer on a package surface from a transfer molding method has been proposed. However, none of the resin-encapsulated semiconductor devices has been sufficiently satisfactory in terms of productivity and moisture resistance reliability.

さらにまた、上記の実装時の問題点を軽減し、封止樹
脂の影響によるアルミニウム配線のずれや断線を防止す
るために、中空型プラスチックパッケージ等が提案され
ているが、製造性及び耐湿信頼性の点から充分なもので
はなかった。
Furthermore, in order to reduce the above-mentioned problems at the time of mounting and to prevent displacement or disconnection of the aluminum wiring due to the influence of the sealing resin, a hollow plastic package or the like has been proposed. It was not enough from the point of view.

(発明が解決しようとする課題) 本発明は、前記問題点を解決するためになされたもの
で、気密性、耐湿信頼性に優れ、従来のトランスファモ
ールド方式に比べて短時間で製造でき、上記種々の問題
点を伴うことなく実装できる封止型半導体装置の製造方
法を提供することを課題とするものである。
(Problems to be Solved by the Invention) The present invention has been made in order to solve the above problems, and has excellent airtightness and moisture resistance reliability, and can be manufactured in a shorter time than a conventional transfer molding method. It is an object of the present invention to provide a method of manufacturing a sealed semiconductor device that can be mounted without various problems.

[発明の構成] (課題を解決するための手段) 上記課題を解決するために本発明は、金属層の両面を
樹脂層で被覆したパッケージ材料を半導体素子を囲包す
るように配置した後、前記パッケージ材料の周縁部を前
記金属層の端部が前記樹脂層で被覆されるように選択的
に加圧圧着することを特徴とする封止型半導体装置の製
造方法を提供する。
[Structure of the Invention] (Means for Solving the Problems) In order to solve the above problems, the present invention provides a method in which a package material in which both surfaces of a metal layer are covered with a resin layer is arranged so as to surround a semiconductor element. A method for manufacturing a sealed type semiconductor device, characterized in that a peripheral portion of the package material is selectively press-bonded so that an end of the metal layer is covered with the resin layer.

本発明において用いられるパッケージ材料を構成する
金属層の両面に被覆する樹脂に特に制限はなく、熱可塑
性樹脂又はBステージ化された熱硬化性樹脂が使用され
る。しかしながら、耐熱性、耐湿性、絶縁性、接着性に
優れたものが好ましく、その中でも信頼性の点から、イ
オン性不純物をできるだけ低減した、低分子量成分を含
まない高純度のものが特に好ましい。熱可塑性樹脂の例
を挙げると、ポリスルホン、ポリエーテルスルホン、ポ
リフェニレンスルフィド(PPS)系樹脂、ポリヒドロキ
シフェニレンエーテル(PPO)系樹脂、さらには、ポリ
エチレンテレフタレート系樹脂、ポリブチレンテレフタ
レート系樹脂、及びそれらの液晶ポリマー、ポリエーテ
ルエーテルケトン(PEEK)系樹脂、ポリケトンスルフィ
ド(PKS)系樹脂、フッ素樹脂(PAF)等のエンジニアリ
ングプラスチック樹脂である。
The resin that covers both surfaces of the metal layer constituting the package material used in the present invention is not particularly limited, and a thermoplastic resin or a B-staged thermosetting resin is used. However, those having excellent heat resistance, moisture resistance, insulation properties and adhesiveness are preferable, and among them, those having high purity and low ionic impurities as much as possible and containing no low molecular weight components are particularly preferable from the viewpoint of reliability. Examples of the thermoplastic resin include polysulfone, polyether sulfone, polyphenylene sulfide (PPS) resin, polyhydroxyphenylene ether (PPO) resin, and further, polyethylene terephthalate resin, polybutylene terephthalate resin, and the like. Engineering plastic resins such as liquid crystal polymer, polyetheretherketone (PEEK) resin, polyketone sulfide (PKS) resin, and fluororesin (PAF).

また、Bステージ化された熱硬化性樹脂の例を挙げる
と、エポキシ系樹脂、フェノール系樹脂、マレイミド系
樹脂、シリコーン系樹脂、ウレタン系樹脂、ジアリルフ
タレート樹脂、不飽和ポリエステル樹脂である。
Examples of the B-staged thermosetting resin include epoxy resins, phenolic resins, maleimide resins, silicone resins, urethane resins, diallyl phthalate resins, and unsaturated polyester resins.

各樹脂層の厚さは、加熱圧着による接着の確保と、金
属層に対する絶縁性を考慮して、適宜選定することがで
きる。各樹脂層の厚さは、5μm以上あれば充分であ
る。
The thickness of each resin layer can be appropriately selected in consideration of securing adhesion by heating and pressing and insulating properties with respect to the metal layer. It is sufficient that the thickness of each resin layer is 5 μm or more.

前記金属層を形成する金属としては、例えば鉄、ニッ
ケル、銅、金、銀、アルミニウム、スズ、ステンレス、
鉛、及びこれらの合金等が挙げられる。これらの中でも
薄型に加工でき、軽量であり、耐湿性に優れたものが好
ましい。金属層の厚さは、水分を遮蔽でき、パッケージ
形状を高温(例えば、215℃〜260℃)で変形させない厚
さであればよい。典型的には、金属層は、5μm以上の
厚さを有する。
Examples of the metal forming the metal layer include iron, nickel, copper, gold, silver, aluminum, tin, stainless steel,
Lead and alloys thereof are exemplified. Among these, those which can be processed to be thin, lightweight, and excellent in moisture resistance are preferable. The thickness of the metal layer may be any thickness that can block moisture and does not deform the package shape at a high temperature (for example, 215 ° C. to 260 ° C.). Typically, the metal layer has a thickness of 5 μm or more.

上記金属層の両面を上記樹脂層で被覆してパッケージ
材料を作製するには、樹脂を溶媒に溶かして金属層に塗
布する方法、無溶媒で樹脂を金属層に加熱塗布する方
法、粉体塗装法により樹脂層を金属層に形成する方法、
あるいはフィルム成形又は圧縮成形された樹脂を金属層
に熱融着させる方法、さらにはインジェクション一体成
形法を、樹脂層の厚さに応じて適宜採用することができ
る。
To prepare a package material by coating both sides of the metal layer with the resin layer, a method of dissolving the resin in a solvent and applying the resin to the metal layer, a method of applying the resin to the metal layer without solvent, a method of powder coating A method of forming a resin layer on a metal layer by a method,
Alternatively, a method in which a film-formed or compression-molded resin is heat-sealed to a metal layer, or an injection-integrated molding method can be appropriately adopted according to the thickness of the resin layer.

ところで、本発明においては、上記パッケージ材料を
半導体素子を囲包するように配置して加熱圧着する。そ
のために、以後図面を参照してより具体的に説明するよ
うに、パッケージ材料は、予め、開放端縁にフランジを
有する箱型に加工しておくとよい。そのような加工は、
一体型打ち抜き加工、超塑性金属を用いたブロー成形等
の金属加工法により行なうことができる。この金属加工
は、樹脂層の形成前又はその後に行なうことができる。
このような箱型パッケージ材料は、配置したとき、半導
体素子及びボンディングワイヤと接触しないような大き
さ及び形状の凹部を有することができる。
By the way, in the present invention, the above-mentioned package material is arranged so as to surround the semiconductor element, and is heated and pressed. To this end, as will be described more specifically with reference to the drawings, the package material may be previously processed into a box shape having a flange at an open edge. Such processing is
It can be performed by a metal working method such as integral punching or blow molding using a superplastic metal. This metal working can be performed before or after the formation of the resin layer.
Such a box-shaped package material may have a recess of a size and shape such that when placed, it does not contact the semiconductor element and the bonding wires.

加熱圧着は、被覆樹脂層が加熱によりその端部(上記
箱型パッケージ材料のフランジ部)において軟化又は溶
融した状態で圧着するように行なわれる。加熱方法とし
ては、プレート加熱法、赤外線加熱法等があり、パッケ
ージ材料の周縁部のみに圧力が加わるように加熱圧着す
ることが好ましく、リードフレームを変形させず、また
パッケージ材料の金属層がリードフレームに接触しない
ように行なわれる。なお、金属層のリードフレームとの
接触を防止することをさらに確実にするために、金属層
を被覆する樹脂中に球状フィラー等スペーサーとなる絶
縁性無機充填材等の成分を添加してもよい。さらに、加
熱圧着は、耐湿信頼性をさらに高めるために、不活性ガ
ス雰囲気又は真空下で行なうことが好ましい。
The thermocompression bonding is performed such that the coating resin layer is softened or melted at the end portion (flange portion of the box-shaped package material) by heating so as to perform compression bonding. As a heating method, there are a plate heating method, an infrared heating method, and the like, and it is preferable to apply heat and pressure so that pressure is applied only to the peripheral portion of the package material. It is performed so as not to contact the frame. In order to further prevent the contact of the metal layer with the lead frame, a component such as an insulating inorganic filler serving as a spacer such as a spherical filler may be added to the resin coating the metal layer. . Further, the heat compression bonding is preferably performed in an inert gas atmosphere or under vacuum in order to further enhance the humidity resistance reliability.

本発明に係る樹脂封止型半導体装置は、上記箱型パッ
ケージ材料で半導体素子を片側から封止した形態と、上
記箱型パッケージ材料を、同様の樹脂で両面を被覆した
同様の金属層からなる平板状パッケージ材料と組み合わ
せて用い、この両者により半導体素子を両側から封止し
た形態とを含む。これらの形態は前記半導体素子の取付
け状態に応じて選択される。なお、本発明の封止型半導
体装置の内部中空部に、半導体素子及びボンディングワ
イヤに悪影響を与えない樹脂等を封入してもよい。
The resin-encapsulated semiconductor device according to the present invention includes a form in which a semiconductor element is sealed from one side with the box-shaped package material, and a similar metal layer in which the box-shaped package material is coated on both sides with a similar resin. The semiconductor device is used in combination with a plate-shaped package material, and the semiconductor element is sealed from both sides. These modes are selected according to the mounting state of the semiconductor element. Note that a resin or the like which does not adversely affect the semiconductor element and the bonding wire may be sealed in the hollow portion inside the sealed semiconductor device of the present invention.

以下、本発明を図面を参照してより具体的に説明す
る。全図に渡り、同一箇所は、同一符号で示されてい
る。
Hereinafter, the present invention will be described more specifically with reference to the drawings. Throughout the drawings, the same portions are denoted by the same reference numerals.

第1図は、本発明に係る封止型半導体装置の一例の断
面を示すものである。図示のように、リードフレームの
ダイパッド20上に載置され、上面の電極がワイヤ21によ
りリード22にボンディングされた半導体素子19は、金属
層13の両面に樹脂層12及び13を形成した箱型のパッケー
ジ材料14と、同様の金属層15を同様の樹脂層16及び17で
被覆した平板状パッケージ材料18とによって挟まれるよ
うに封止されている。
FIG. 1 shows a cross section of an example of a sealed semiconductor device according to the present invention. As shown in the figure, a semiconductor element 19 mounted on a die pad 20 of a lead frame and having an upper surface electrode bonded to a lead 22 by a wire 21 is a box type having resin layers 12 and 13 formed on both sides of a metal layer 13. And a flat package material 18 in which a similar metal layer 15 is covered with similar resin layers 16 and 17.

上部の箱型パッケージ材料14は、その開放端縁にフラ
ンジ部14aを有し、そのフランジ部14aにおいて、樹脂層
の樹脂によりリード22と接着結合されている。また、下
部の平板状パッケージ材料18は、その端部において、樹
脂層の樹脂によりリード22と接着結合されている。な
お、素子19及びボンディングワイヤ21は、箱型パッケー
ジ材料14に接触することなく、内部は中空である。
The upper box-shaped package material 14 has a flange portion 14a at an open edge thereof, and the flange portion 14a is adhesively bonded to the lead 22 by a resin of a resin layer. In addition, the lower plate-shaped package material 18 is adhesively bonded to the leads 22 at its ends by the resin of the resin layer. Note that the element 19 and the bonding wire 21 are hollow inside without contacting the box-shaped package material 14.

このような封止型半導体装置を製造する方法を第2図
を参照して説明すると、第2図(a)に示す箱型パッケ
ージ材料14を第2図(b)に示した半導体素子19に対し
てこれを囲包するように配置する。半導体素子19、ダイ
パッド20及びリード22は、第2図(c)に示す平板状パ
ッケージ材料18上に載置しておく。この状態で、両パッ
ケージ材料14,18の周縁部分を上に説明した方法により
加熱圧着する。このようにして、第1図に示す封止型半
導体装置が得られる。
A method of manufacturing such a sealed semiconductor device will be described with reference to FIG. 2. The box-shaped package material 14 shown in FIG. 2A is replaced with the semiconductor element 19 shown in FIG. 2B. It is arranged so as to surround it. The semiconductor element 19, the die pad 20, and the lead 22 are placed on a flat package material 18 shown in FIG. 2 (c). In this state, the peripheral portions of both package materials 14 and 18 are heat-pressed by the method described above. Thus, the sealed semiconductor device shown in FIG. 1 is obtained.

第3図は、バンプ31でフィルムキャリヤ32とボンディ
ングされたTAB(Tape Automated Bonding)タイプの半
導体素子19を、上部の平板状パッケージ材料18と下部の
箱型パッケージ材料14とでフィルムキャリヤ32部位で封
止した例を示す。
FIG. 3 shows a TAB (Tape Automated Bonding) type semiconductor element 19 bonded to a film carrier 32 with a bump 31 by using an upper plate-shaped package material 18 and a lower box-shaped package material 14 at the film carrier 32 site. An example of sealing is shown.

このような封止型半導体装置は、第4図(a)に示す
箱型パッケージ材料14と第4図(c)に示す平板状パッ
ケージ材料18によってした第4(b)図に示す半導体素
子19をフィルムキャリヤ32において挟むようにし、両パ
ッケージ材料14,18の周縁部分を説明した方法により加
熱圧着することにより製造できる。
Such an encapsulated semiconductor device is composed of a box-shaped package material 14 shown in FIG. 4A and a flat package material 18 shown in FIG. 4C, and a semiconductor element 19 shown in FIG. Is sandwiched between the film carriers 32, and the peripheral portions of both package materials 14 and 18 can be manufactured by thermocompression bonding according to the method described above.

第5図は、基板51上に実装され上面の電極が基板電極
52にワイヤ21でボンディングされた半導体素子19を封止
した例を示す。この封止型半導体装置においては、平板
状パッケージ材料は用いず、箱型パッケージ材料14が、
半導体素子19、ワイヤー21及び電極52を囲包するように
封止が行なわれている。
FIG. 5 shows that the electrodes on the upper surface are mounted on
52 shows an example in which the semiconductor element 19 bonded by the wire 21 is sealed. In this encapsulated semiconductor device, the flat package material is not used, and the box package material 14 is
Sealing is performed so as to surround the semiconductor element 19, the wire 21, and the electrode 52.

この封止型半導体装置は、第6図(a)に示す箱型パ
ッケージ材料により、第6図(b)に示す半導体素子19
をボンディングワイヤ21及び電極52とともに囲包するよ
うに封止する。この場合、箱型パッケージ材料14は、そ
のフランジ部14aにおいて、基板51表面で加熱圧着され
る。
This sealed type semiconductor device is made of a semiconductor device 19 shown in FIG. 6 (b) by using a box type package material shown in FIG. 6 (a).
Is sealed so as to surround the bonding wire 21 and the electrode 52. In this case, the box-shaped package material 14 is heated and pressed on the surface of the substrate 51 at the flange portion 14a.

(作 用) 本発明によれば、金属層の両面に樹脂層を被覆したパ
ッケージ材料で半導体素子を囲包するように加熱圧着し
て封止した構成であるため、パッケージ内部への水分の
侵入を前記金属層により抑制できる。その結果、実装時
における加熱に際して微量な残留水分の急激な気化によ
る封止樹脂層のクラック発生を伴わず、耐湿信頼性の優
れた封止型半導体装置を得ることができる。金属層は、
その両面が樹脂層で被覆されているため、内部のボンデ
ィングワイヤ等がパッケージ材料に触れることがあって
も、また、ピン等が外部から触れても、誤動作を防止で
きる。さらに、本発明の封止型半導体装置は、上記パッ
ケージ材料を用いた加熱圧着により製造できるため、ト
ランスファモールド成形法と比べて短時間成形が可能で
あり、容易に製造することができる。
(Operation) According to the present invention, since the semiconductor element is sealed by heating and compression so as to surround the semiconductor element with a package material in which a resin layer is coated on both surfaces of a metal layer, moisture can enter the package. Can be suppressed by the metal layer. As a result, it is possible to obtain a sealed semiconductor device having excellent moisture resistance reliability without causing cracks in the sealing resin layer due to rapid vaporization of a small amount of residual moisture upon heating during mounting. The metal layer
Since both surfaces are covered with the resin layer, malfunction can be prevented even if the internal bonding wires or the like may come into contact with the package material or even if the pins or the like come in contact with the outside. Furthermore, since the sealed semiconductor device of the present invention can be manufactured by heat compression bonding using the above-described package material, it can be molded in a shorter time than the transfer molding method and can be easily manufactured.

(実施例) 以下、本発明の実施例を比較例とともに説明する。(Examples) Hereinafter, examples of the present invention will be described together with comparative examples.

以下の実施例及び比較例において、いずれも、封止す
べき半導体素子として、ダイパッドサイズが15.5mm角で
あり板厚が150μmの184ピンの4,2アロイ製リードフレ
ームに、25μm径のボンディングワイヤーでボンディン
グされた半導体素子(チップサイズ15mm角、パッシベー
ション:表面ポリイミド膜)を用いた。また、特に断わ
りのない限り、以下の実施例及び比較例において、得ら
れたパッケージの形状は、32mm×32mm×3.6mmであっ
た。
In each of the following examples and comparative examples, as a semiconductor element to be sealed, a die pad size of 15.5 mm square, a plate thickness of 150 μm, and a 184-pin 4,2 alloy lead frame having a thickness of 150 μm were bonded to a bonding wire having a diameter of 25 μm. (A chip size of 15 mm square, passivation: surface polyimide film) bonded by the method described above. Unless otherwise specified, in the following examples and comparative examples, the shape of the obtained package was 32 mm × 32 mm × 3.6 mm.

実施例 1 厚さ400μmのアルミニウムプレートの両面に、厚さ1
00μmのPSK(ポリケトンスルフィド樹脂)フィルム
(呉羽化学社製)を熱融着により被着し、これを第2図
(a)に示す箱型パッケージ材料に加工した。また、同
様のアルミニウムプレート及び樹脂フィルムを用いて第
2図(c)に示す平板状パッケージ材料を作製した。こ
れらパッケージ材料を用いて、第2図に関して説明した
ように半導体素子を封止した。加熱圧着条件は、圧力5k
g/cm2、温度280℃で20秒間の圧着であった。
Example 1 On both sides of a 400 μm thick aluminum plate,
A 00 μm PSK (polyketone sulfide resin) film (manufactured by Kureha Chemical Co., Ltd.) was applied by heat fusion, and processed into a box-shaped package material shown in FIG. 2 (a). Further, a flat package material shown in FIG. 2 (c) was produced using the same aluminum plate and resin film. Using these package materials, the semiconductor element was sealed as described with reference to FIG. Heat and pressure conditions are 5k pressure
The compression bonding was performed at a temperature of 280 ° C. for 20 seconds at g / cm 2 .

実施例 2 アルミニウムプレートの両面に、シリコーンゴム系低
応力付与剤を含むフェノール硬化型エポキシ樹脂(触
媒:トリフェニルホスフィン)をロール混練によりBス
テージ化したものを溶媒で100μmの厚さとなるように
調整被覆して箱型及び平板状パッケージ材料を作製した
以外は、実施例1と同様にして封止型半導体装置を製造
した。
Example 2 On both sides of an aluminum plate, a phenol-curable epoxy resin (catalyst: triphenylphosphine) containing a silicone rubber-based low stress imparting agent was B-staged by roll kneading and adjusted to a thickness of 100 μm with a solvent. A sealed semiconductor device was manufactured in the same manner as in Example 1 except that a box-shaped and a plate-shaped package material were produced by coating.

実施例 3 被覆樹脂として、エポキシ樹脂変性マレイミド樹脂
(フェニルエーテル系アミン架橋)を用いた以外は、実
施例2と同様にして封止型半導体装置を製造した。
Example 3 An encapsulated semiconductor device was manufactured in the same manner as in Example 2 except that an epoxy resin-modified maleimide resin (phenyl ether-based amine cross-linking) was used as a coating resin.

実施例 4 アルミニウムプレートの代わりに厚さ100μmの銅プ
レートを用いた以外は、実施例2と同様にして封止型半
導体装置を製造した。
Example 4 An encapsulated semiconductor device was manufactured in the same manner as in Example 2 except that a copper plate having a thickness of 100 μm was used instead of the aluminum plate.

実施例 5 パッケージ厚を3.6mmから2.0mmに変えた以外は、実施
例4と同様にして封止型半導体装置を製造した。
Example 5 An encapsulated semiconductor device was manufactured in the same manner as in Example 4 except that the package thickness was changed from 3.6 mm to 2.0 mm.

実施例 6 パッケージ厚を3.6mmから1.0mmに変えた以外は、実施
例4と同様にして封止型半導体装置を製造した。
Example 6 An encapsulated semiconductor device was manufactured in the same manner as in Example 4 except that the package thickness was changed from 3.6 mm to 1.0 mm.

実施例 7 厚さ400μmのアルミニウムプレートの両面に、PPS
(ポリフェニレンスルフィド樹脂、フィリップス社製)
を厚さ100μmにそれぞれ被覆し、これを第2図(a)
に示す箱型パッケージ材料に加工した。また、同様のア
ルミニウムプレート及び樹脂を用いて第2図(c)に示
す平板状パッケージ材料を作製した。これらパッケージ
材料を用いて、第2図に関して説明したように半導体素
子を封止した。加熱圧着条件は、圧力5kg/cm2、温度400
℃で20秒間の圧着であった。
Example 7 PPS was applied to both sides of a 400 μm thick aluminum plate.
(Polyphenylene sulfide resin, manufactured by Philips)
Is coated to a thickness of 100 μm, respectively, and this is
Into a box-shaped package material shown in Fig. Further, a flat package material shown in FIG. 2 (c) was prepared using the same aluminum plate and resin. Using these package materials, the semiconductor element was sealed as described with reference to FIG. Heat and pressure conditions are pressure 5 kg / cm 2 , temperature 400
Crimping was performed at 20 ° C. for 20 seconds.

比較例 1 アルミニウムプレートを用いずにPSK成形品のみを用
いて実施例1と同様にして封止型半導体装置を製造し
た。なお、加熱圧着条件は、圧力5kg/cm2、温度280℃で
60秒間の圧着であった。
Comparative Example 1 A sealed semiconductor device was manufactured in the same manner as in Example 1 except that only an PSK molded product was used without using an aluminum plate. The heating and compression conditions were as follows: a pressure of 5 kg / cm 2 and a temperature of 280 ° C.
The crimping was performed for 60 seconds.

比較例 2 実施例2で用いたフェノール硬化型エポキシ樹脂に充
填剤75%配合したものを用いて、トランスファーモール
ド法により、180℃で3分間の成形により半導体素子を
樹脂封止した。アフターキュアは、180℃で4時間行な
った。
Comparative Example 2 A semiconductor element was resin-sealed by transfer molding at 180 ° C. for 3 minutes using a mixture of the phenol-curable epoxy resin used in Example 2 and 75% of a filler. After-curing was performed at 180 ° C. for 4 hours.

比較例 3 第2図(a)に示す形状の箱型パッケージ材料をコバ
ール合金で作製し、第2図(c)に示す形状の平板状パ
ッケージ材料をアルミナセラミックで作製し、これら両
者により半導体素子を封止した。なお、接着剤として、
低融点ガラスではなく、エポキシ樹脂系接着剤を用い、
圧力5kg/cm2、温度180℃で20秒間の条件で加熱圧着し
た。
Comparative Example 3 A box-shaped package material having the shape shown in FIG. 2A was made of Kovar alloy, and a flat package material having the shape shown in FIG. 2C was made of alumina ceramic. Was sealed. In addition, as an adhesive,
Using low-melting glass, epoxy resin adhesive,
Thermocompression bonding was performed at a pressure of 5 kg / cm 2 and a temperature of 180 ° C. for 20 seconds.

以上のように製造した実施例1〜7及び比較例1〜3
の封止型半導体装置について、温度85℃、相対湿度85%
で200時間吸湿処理して吸水率を測定した後、215℃で1
分間のVPS処理(ベーパーフェイズリフロー処理)を2
回行ない、VPS処理直後に外観を観察した。更に、温度1
28℃で2.5気圧のプレッシャークッカー内で耐湿信頼性
テストを行ない不良品の発生を調べた。これらの結果を
下記表1に示す。なお、実施例1〜7及び比較例1〜3
の封止型半導体装置の製造時の封止に要した時間を表1
に併記する。
Examples 1 to 7 and Comparative Examples 1 to 3 manufactured as described above
Temperature of 85 ° C and relative humidity of 85%
At 200 ° C for 200 hours to measure the water absorption.
2 minutes of VPS processing (vapor phase reflow processing)
After turning around, the appearance was observed immediately after the VPS treatment. In addition, temperature 1
A moisture resistance reliability test was performed in a pressure cooker at 28 ° C. and 2.5 atm to check for the occurrence of defective products. The results are shown in Table 1 below. Examples 1 to 7 and Comparative Examples 1 to 3
Table 1 shows the time required for encapsulation at the time of manufacturing the encapsulated semiconductor device.
It is described together.

表1から明らかなように、実施例1〜7の封止型半導
体装置は金属層を有するため水分の侵入が抑えられ、比
較例1〜2の封止型半導体装置と比べて吸水率が小さ
い。また、実施例1〜7の封止型半導体装置は、比較例
1〜3の封止型半導体装置に比べ、VPS処理後の外観に
優れ、耐湿信頼性にも優れることがわかる。更に、実施
例1〜7の封止型半導体装置は、封止に要する時間も、
トランスファーモールド成形法その他に比べて短い。
As is clear from Table 1, the sealed semiconductor devices of Examples 1 to 7 have a metal layer, so that the penetration of moisture is suppressed, and the water absorption is smaller than that of the sealed semiconductor devices of Comparative Examples 1 and 2. . In addition, it can be seen that the encapsulated semiconductor devices of Examples 1 to 7 are superior in appearance after VPS treatment and superior in moisture resistance reliability as compared with the encapsulated semiconductor devices of Comparative Examples 1 to 3. Furthermore, the sealing type semiconductor devices of Examples 1 to 7 also require time for sealing,
Shorter than transfer molding and other methods.

[発明の効果] 以上詳述したように、本発明の封止型半導体装置の製
造方法によれば、パッケージ内部への水分の侵入を抑え
て実装時の加熱に際しての樹脂のクラック発生の問題が
生じず、気密性及び実装後の耐湿信頼性に優れ、しかも
製造が従来から用いられているトランスファーモールド
成形法による樹脂封止に比べて短時間かつ容易で、今後
の半導体素子の大型化や薄型化指向に十分に対応可能な
封止型半導体装置を提供することができる。
[Effects of the Invention] As described in detail above, according to the method for manufacturing a sealed semiconductor device of the present invention, the problem of cracking of the resin during heating during mounting by suppressing the intrusion of moisture into the package is reduced. It does not occur, has excellent airtightness and excellent moisture resistance reliability after mounting, and is shorter and easier to manufacture than resin sealing by the transfer molding method used conventionally. Thus, it is possible to provide a sealed semiconductor device which can sufficiently cope with the trend toward the development of semiconductor devices.

【図面の簡単な説明】[Brief description of the drawings]

第1図は、本発明の封止型半導体装置の断面図、第2図
は、第1図に示す封止型半導体装置を製造する方法を説
明するための断面図、第3図は、本発明の他の封止型半
導体装置の断面図、第4図は、第3図に示す封止型半導
体装置を製造する方法を説明するための断面図、第5図
は、本発明のさらに他の封止型半導体装置の断面図、第
6図は、第5図に示す封止型半導体装置を製造する方法
を説明するための断面図、 11,15……金属層、12,13,16,17……樹脂層、14……箱型
パッケージ材料、18……平板状パッケージ材料、19……
半導体素子、20……ダイパッド、21……ワイヤー、22…
…リード、31……バンプ、32……フィルムキャリヤ、51
……基板、52……電極
FIG. 1 is a sectional view of a sealed semiconductor device of the present invention, FIG. 2 is a sectional view for explaining a method of manufacturing the sealed semiconductor device shown in FIG. 1, and FIG. FIG. 4 is a cross-sectional view of another encapsulated semiconductor device of the present invention, FIG. 4 is a cross-sectional view for explaining a method of manufacturing the encapsulated semiconductor device shown in FIG. 3, and FIG. FIG. 6 is a sectional view for explaining a method of manufacturing the sealed semiconductor device shown in FIG. 5, 11, 15,..., Metal layers, 12, 13, 16 , 17 …… Resin layer, 14 …… Box type package material, 18 …… Plate type package material, 19 ……
Semiconductor element, 20 ... die pad, 21 ... wire, 22 ...
... Lead, 31 ... Bump, 32 ... Film carrier, 51
…… Substrate, 52 …… Electrode

フロントページの続き (72)発明者 東 道也 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内 (72)発明者 下澤 宏 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内 (56)参考文献 特開 昭59−172253(JP,A) 特開 昭59−191358(JP,A) 実開 昭58−72847(JP,U) (58)調査した分野(Int.Cl.6,DB名) H01L 23/02,23/06,23/08 Continued on the front page (72) Inventor Michiya Higashi 1 Kosuka Toshiba-cho, Saiwai-ku, Kawasaki-shi, Kanagawa Prefecture Toshiba Research Institute, Inc. (72) Inventor Hiroshi Shimozawa 1 Kosuka Toshiba-cho, Sachi-ku, Kawasaki-shi, Kanagawa Stock (56) References JP-A-59-172253 (JP, A) JP-A-59-191358 (JP, A) Jikai 58-72847 (JP, U) (58) Fields investigated ( Int.Cl. 6 , DB name) H01L 23 / 02,23 / 06,23 / 08

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】金属層の両面を樹脂層で被覆したパッケー
ジ材料を半導体素子を囲包するように配置した後、前記
パッケージ材料の周縁部を前記金属層の端部が前記樹脂
層で被覆されるように選択的に加圧圧着することを特徴
とする封止型半導体装置の製造方法。
After arranging a package material in which both surfaces of a metal layer are covered with a resin layer so as to surround a semiconductor element, an edge of the metal layer is covered with the resin layer around a periphery of the package material. A method of manufacturing a sealed semiconductor device, wherein pressure bonding is selectively performed as described above.
JP8390890A 1990-03-30 1990-03-30 Manufacturing method of encapsulated semiconductor device Expired - Fee Related JP2937398B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8390890A JP2937398B2 (en) 1990-03-30 1990-03-30 Manufacturing method of encapsulated semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8390890A JP2937398B2 (en) 1990-03-30 1990-03-30 Manufacturing method of encapsulated semiconductor device

Publications (2)

Publication Number Publication Date
JPH03283548A JPH03283548A (en) 1991-12-13
JP2937398B2 true JP2937398B2 (en) 1999-08-23

Family

ID=13815718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8390890A Expired - Fee Related JP2937398B2 (en) 1990-03-30 1990-03-30 Manufacturing method of encapsulated semiconductor device

Country Status (1)

Country Link
JP (1) JP2937398B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5294826A (en) * 1993-04-16 1994-03-15 Northern Telecom Limited Integrated circuit package and assembly thereof for thermal and EMI management
JP4893281B2 (en) * 2006-04-03 2012-03-07 株式会社デンソー Cover cap mounting structure

Also Published As

Publication number Publication date
JPH03283548A (en) 1991-12-13

Similar Documents

Publication Publication Date Title
US4363076A (en) Integrated circuit package
US4437235A (en) Integrated circuit package
US7776653B2 (en) Controlling flip-chip techniques for concurrent ball bonds in semiconductor devices
US6621172B2 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic equipment
US5969461A (en) Surface acoustic wave device package and method
US4396936A (en) Integrated circuit chip package with improved cooling means
US6518097B1 (en) Method for fabricating wafer-level flip chip package using pre-coated anisotropic conductive adhesive
US6118183A (en) Semiconductor device, manufacturing method thereof, and insulating substrate for same
CN101877349B (en) Semiconductor module and portable device
US6689635B1 (en) Apparatus and method for face-to-face connection of a die to a substrate with polymer electrodes
JPH0897217A (en) Semiconductor device and its manufacture
EP0993043A2 (en) Semiconductor package and method of manufacturing the same
US20130056141A1 (en) Die package including encapsulated die and method of manufacturing the same
JP2625654B2 (en) Semiconductor device and manufacturing method thereof
WO2000019514A1 (en) Semiconductor package and flip-chip bonding method therefor
EP0090566B1 (en) Semiconductor device package
US20210050275A1 (en) Fan-out semiconductor package structure and packaging method thereof
JP2937398B2 (en) Manufacturing method of encapsulated semiconductor device
US20090051051A1 (en) Semiconductor device and method for manufacturing the same
JP3155811B2 (en) Method for manufacturing resin-encapsulated semiconductor device
JPH0551179B2 (en)
JP2892087B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
JP2000021935A (en) Electronic component mounting body and manufacture thereof
JPS6313337A (en) Process of mounting semiconductor element
JP2002016104A (en) Mounting method of semiconductor device and manufacturing method of semiconductor device mounted assembly

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees