JP2928955B2 - Semiconductor device batch inspection method and apparatus - Google Patents

Semiconductor device batch inspection method and apparatus

Info

Publication number
JP2928955B2
JP2928955B2 JP3089205A JP8920591A JP2928955B2 JP 2928955 B2 JP2928955 B2 JP 2928955B2 JP 3089205 A JP3089205 A JP 3089205A JP 8920591 A JP8920591 A JP 8920591A JP 2928955 B2 JP2928955 B2 JP 2928955B2
Authority
JP
Japan
Prior art keywords
semiconductor wafer
semiconductor
test
inspection
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3089205A
Other languages
Japanese (ja)
Other versions
JPH04302448A (en
Inventor
薫興 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=13964218&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2928955(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP3089205A priority Critical patent/JP2928955B2/en
Publication of JPH04302448A publication Critical patent/JPH04302448A/en
Application granted granted Critical
Publication of JP2928955B2 publication Critical patent/JP2928955B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は半導体素子の一括検査
方法及びその装置に関するもので、更に詳細には、半導
体ウエハに設けられる半導体素子の各電極パッドの全て
に検査電極を接触して、半導体素子の電気的諸特性を検
査する半導体素子の一括検査方法及びその装置に関する
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method and an apparatus for inspecting semiconductor devices at once, and more particularly, to a method for inspecting semiconductor devices by contacting inspection electrodes with all electrode pads of semiconductor devices provided on a semiconductor wafer. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method and an apparatus for inspecting semiconductor devices at once for inspecting electrical characteristics of the devices .

【0002】[0002]

【従来の技術】近年の半導体デバイスの高集積化及び多
機能化に伴い半導体ウエハ(以下にウエハという)に設
けられる半導体素子(以下にチップという)の多数化と
共に電極パッドも複雑化している。
2. Description of the Related Art With the recent increase in the degree of integration and multifunctionality of semiconductor devices, the number of semiconductor elements (hereinafter, referred to as chips) provided on a semiconductor wafer (hereinafter, referred to as wafer) has been increased, and electrode pads have become more complicated.

【0003】ところで、従来の半導体の製造工程におい
ては、チップの電極パッドにプローバの探針を接触させ
てチップの電気的特性の検査等が一般に行われている。
このプローバでは、被検査体であるウエハを検査ステー
ジに搬送した後、位置合せして検査位置に搬送し、そし
て、検査位置において、予めウエハのチップの電極パッ
ドに対応すべく配列されたプローバの探針を電極チップ
に接触させて、チップの電気的諸特性を検査している。
この検査は各チップごとに行われている。
In a conventional semiconductor manufacturing process, a probe of a prober is generally brought into contact with an electrode pad of a chip to inspect the electrical characteristics of the chip.
In this prober, after a wafer to be inspected is transported to an inspection stage, the wafer is aligned and transported to an inspection position, and at the inspection position, a prober arranged in advance to correspond to the electrode pads of the chips on the wafer is provided. The probe is brought into contact with the electrode tip to check the electrical properties of the tip.
This inspection is performed for each chip.

【0004】また、近年では、チップをパッケージング
せずに基板に直接貼り付ける等の実装方法が開発されて
おり、この場合においても、基板にチップを実装してか
ら例えば高温環境あるいは低温環境下で長時間(例えば
数十時間)に亘って電気的特性の変化を検査する必要が
ある。
[0004] In recent years, mounting methods such as directly attaching a chip to a substrate without packaging have been developed. In this case as well, after mounting the chip on the substrate, for example, in a high temperature environment or a low temperature environment. Therefore, it is necessary to inspect a change in the electrical characteristics for a long time (for example, several tens of hours).

【0005】[0005]

【発明が解決しようとする課題】しかしながら、従来の
プローバによる検査方法においては、複雑化された電極
パッドを有する各チップごとに行うため、検査に多くの
時間がかかり検査効率が低下するという問題があった。
しかも、多くの検査を行った探針は寿命により交換しな
ければならず、コストの面においても問題があった。
However, in the conventional prober inspection method, since the inspection is performed for each chip having a complicated electrode pad, the inspection takes much time and the inspection efficiency is reduced. there were.
Further, the probe subjected to many inspections has to be replaced depending on the service life, and there is a problem in terms of cost.

【0006】また、チップがパッケージ状態にならない
場合の環境試験においてはプローバのような探針を使用
することが不可能であるため、環境試験が行えないとい
う不都合があった。
Further, in an environmental test when the chip is not in a package state, it is impossible to use a probe such as a prober, so that there is a disadvantage that the environmental test cannot be performed.

【0007】この発明は上記事情に鑑みなされたもの
で、ウエハに設けられた全てのチップの電気的諸特性を
一括して容易にかつ効率よく行えるようにした半導体素
子の一括検査方法及びその装置を提供することを目的と
するものである。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and provides a method and apparatus for inspecting a semiconductor device collectively, in which electrical characteristics of all chips provided on a wafer can be collectively and easily and efficiently performed. The purpose is to provide.

【0008】[0008]

【課題を解決するための手段】上記目的を達成するため
に、この発明の第1の半導体素子の一括検査方法は、半
導体ウエハに設けられる半導体素子の各電極パッドに検
査電極を接触して、半導体素子の電気的諸特性を検査す
る半導体素子の一括検査方法において、 上記半導体ウ
エハを支持する支持体と、上記半導体素子の各電極パッ
ドに対応した複数の検査電極を有する検査体とを互いに
進退方向及び進退方向と交差する方向に移動可能に対峙
する工程と、 上記半導体ウエハ及び検査体に設けられ
た位置合せ手段により上記各電極パッドと検査電極とを
互いに合致させて位置合せする工程と、 上記半導体ウ
エハと検査体との間に、弾性を有する導電部材を介在さ
せる共に、上記支持体と検査体とを近接方向に加圧す
ることにより、上記導電部材の加圧導通機能を作用させ
て、上記電極パッドと検査電極の全てを同時に導通させ
る工程と、を有することを特徴とするものである(請求
項1)。
In order to achieve the above object, a first method for inspecting semiconductor devices at once comprises contacting an inspection electrode with each electrode pad of a semiconductor device provided on a semiconductor wafer. In a method for inspecting electrical characteristics of a semiconductor element, a support for supporting the semiconductor wafer and an inspection object having a plurality of inspection electrodes corresponding to respective electrode pads of the semiconductor element move forward and backward with respect to each other. A step of movably facing in a direction intersecting the direction and the retreating direction, and a step of aligning the electrode pads and the inspection electrodes with each other by an alignment means provided on the semiconductor wafer and the inspection body, between the semiconductor wafer and the inspection body, both when interposing a conductive member having elasticity, by pressurizing the test body and the support member proximally, the guide By the action of pressurized pressure conducting function of the member, is characterized in that it has a, a step of conducting all of the test electrodes and the electrode pads at the same time (claim 1).

【0009】上記請求項1記載の発明において、上記位
置合せ工程を、半導体ウエハに設けられた位置決め用目
印と、検査体に設けられた透明窓に施された目印とを互
いに合致させて行うようにしてもよく、また、半導体ウ
エハ及び検査体に設けられた位置合せ用電極の通電状態
の検出により行うようにしてもよく、あるいは、上記位
置合せ工程を、半導体ウエハに設けられた位置決め用目
印と、検査体に設けられた透明窓に施された目印とを互
いに合致させると共に、半導体ウエハ及び検査体に設け
られた位置合せ用電極の通電状態の検出により行うよう
にしてもよい(請求項2〜4)。
In the invention according to claim 1, the position
The alignment process is performed by positioning the positioning
The mark and the mark on the transparent window provided on the specimen
It may be performed in accordance with
The energized state of the alignment electrodes provided on EHA and the test object
Detection may be performed, or
The alignment process is performed by positioning the positioning
The mark and the mark on the transparent window provided on the specimen
Along with semiconductor wafers and test pieces
Detection by detecting the energized state of the positioning electrode
(Claims 2 to 4).

【0010】また、この発明の第2の半導体素子の一括
検査方法は、半導体ウエハに設けられる半導体素子の各
電極パッドに検査電極を接触して、半導体素子の電気的
諸特性を検査する半導体素子の一括検査方法において、
上記半導体ウエハを支持する支持体を、支持体収容部
内から取出す工程と、 カセット内から上記半導体ウエ
ハを取出す工程と、 上記半導体ウエハを上記支持体上
に載置すると共に、支持体と、上記半導体素子の各電極
パッドに対応した複数の検査電極を有する検査体とを互
いに進退方向及び進退方向と交差する方向に移動可能に
対峙する工程と、 上記半導体ウエハ及び検査体に設け
られた位置合せ手段により上記各電極パッドと検査電極
とを互いに合致させて位置合せする工程と、 上記半導
体ウエハと検査体との間に、弾性を有する導電部材を介
在させる共に、上記支持体と検査体とを近接方向に加
圧する工程と、 加圧状態の上記支持体、半導体ウエハ
及び検査体を環境試験用オーブン内に配置する工程と、
上記環境試験用オーブンを所定の温度に設定すると共
に、上記電極パッドと検査電極の全てを同時に通電させ
る工程と、を有することを特徴とするものである(請求
項5)。
Further, according to a second method for inspecting semiconductor devices at once, a semiconductor device for inspecting electrical characteristics of a semiconductor device by contacting an inspection electrode with each electrode pad of the semiconductor device provided on a semiconductor wafer. In the batch inspection method,
Removing the support for supporting the semiconductor wafer from the support accommodating portion; removing the semiconductor wafer from the cassette; placing the semiconductor wafer on the support; A step of movably facing a test object having a plurality of test electrodes corresponding to each electrode pad of the element in a reciprocating direction and a direction intersecting the reciprocating direction; and a positioning means provided on the semiconductor wafer and the test object. by a step of aligning made to match each other and the inspection electrode and the respective electrode pads, between the test body and the semiconductor wafer, both when interposing a conductive member having elasticity, and a test body and the support Pressurizing in the approaching direction; placing the pressurized support, semiconductor wafer, and test object in an environmental test oven;
Setting the temperature of the environmental test oven to a predetermined temperature, and energizing all of the electrode pads and the test electrodes simultaneously (claim 5).

【0011】また、この発明の半導体素子の一括検査装
置は、半導体ウエハに設けられる半導体素子の各電極パ
ッドに検査電極を接触して、半導体素子の電気的諸特性
を検査する半導体素子の一括検査装置において、 上記
半導体ウエハを支持する支持体と、 上記半導体素子の
各電極パッドに対応した複数の検査電極を有する検査体
と、 上記支持体と検査体とを互いに進退方向及び進退
方向と交差する方向に移動する手段と、 上記半導体ウ
エハ及び検査体に設けられて上記各電極パッドと検査電
極とを位置合せする位置合せ手段と、 上記半導体ウエ
ハと検査体との間に介在される弾性を有する導電部材
と、 上記半導体ウエハと検査体とを近接方向に加圧す
る手段と、を具備することを特徴とするものである(請
求項6)。
Also, the present invention provides a semiconductor device batch inspection apparatus.
The electrodes are placed on each electrode pattern of the semiconductor element provided on the semiconductor wafer.
Contact the test electrode with the pad to check the electrical characteristics of the semiconductor device.
In the semiconductor device batch inspection apparatus for inspecting
A support for supporting a semiconductor wafer;
An inspection object having a plurality of inspection electrodes corresponding to each electrode pad
And the support and the test object are moved in and out of each other.
Means for moving in a direction intersecting the direction,
Each electrode pad and inspection electrode
Positioning means for positioning the semiconductor wafer with the pole;
Elastic conductive member interposed between c and the test object
And pressurizing the semiconductor wafer and the test object in the proximity direction.
And means for providing
Claim 6).

【0012】上記請求項6記載の発明において、上記位
置合せ手段を、半導体ウエハに設けられた位置決め用目
印と、検査体に設けられた透明窓に施された目印と、上
記両目印の合致を表示する表示手段を具備するものか、
あるいは、半導体ウエハ及び検査体にそれぞれ設けられ
た位置合せ用電極と、上記両位置合せ用電極の通電状態
を電気的に検出する手段とを具備するものにて構成して
もよく、更には、位置合せ手段は、半導体ウエハに設け
られた位置決め用目印と、検査体に設けられた透明窓に
施された目印と、上記両目印の合致を表示する表示手段
と、半導体ウエハ及び検査体にそれぞれ設けられた位置
合せ用電極と、上記両位置合せ用電極の通電状態を電気
的に検出する手段とを具備するものにて構成してもよい
(請求項7〜9)。
In the invention according to claim 6, the position
The positioning means is provided on a positioning eye provided on the semiconductor wafer.
The mark and the mark on the transparent window
A display means for displaying a match between the two marks;
Alternatively, provided on the semiconductor wafer and the test object, respectively.
And the energized state of the positioning electrode
And a means for electrically detecting
Further, the alignment means is provided on the semiconductor wafer.
The positioning mark provided and the transparent window provided on the test object
Display means for displaying a mark that has been given and a match between the two marks
And the positions provided on the semiconductor wafer and the test object, respectively.
The energizing state of the alignment electrode and the positioning electrodes
May be configured to include
(Claims 7 to 9).

【0013】また、この発明において、上記支持体はウ
エハを支持する剛性を有するものであれば任意のもので
よく、例えば、ウエハを載置する平坦状のトレイあるい
はウエハや上記ウエハを支持するトレイを載置固定する
と共に、水平及び垂直方向に移動可能な載置台を使用す
ることができる。
In the present invention, the support may be of any type as long as it has rigidity to support a wafer. For example, a flat tray for mounting a wafer or a tray for supporting a wafer or the wafer And a mounting table that can be moved in the horizontal and vertical directions.

【0014】上記検査体は半導体素子の各電極パッドに
対応する検査電極を有するもので、例えば基板の表面す
なわち支持体と対向する面に多数の電極膜と絶縁膜を積
層した構造のプリント基板を使用することができる。こ
の場合、検査電極は隆起するバンプとする方が好まし
く、更には金等のような導電性に優れた金属メッキを施
す方がより好ましい。
The test body has test electrodes corresponding to each electrode pad of the semiconductor element. For example, a printed board having a structure in which a large number of electrode films and insulating films are laminated on the surface of the substrate, that is, the surface facing the support, is used. Can be used. In this case, it is preferable that the inspection electrode be a bump that protrudes, and it is more preferable that the inspection electrode be plated with metal having excellent conductivity, such as gold.

【0015】上記導電性部材は加圧によって導通する弾
性を有する部材であれば任意のものでよく、例えばシリ
コーンゴムに金属粒子フィラーを含ませた加圧導電機能
を有する導電性ゴムを使用することができる。
The above-mentioned conductive member may be any member as long as it is an elastic member that conducts by pressurization. For example, a conductive rubber having a pressurization conductive function obtained by adding a metal particle filler to silicone rubber is used. Can be.

【0016】また、上記支持体と検査体とを近接方向に
加圧する手段としては、クランプやシリンダ等の任意の
ものを使用することができる。
As the means for pressing the support and the test object in the approaching direction, any means such as a clamp or a cylinder can be used.

【0017】[0017]

【作用】上記のように構成されるこの発明によれば、位
置合せ手段により半導体ウエハの各電極パッドと、検査
体の検査電極とを合致させた状態で、半導体ウエハと検
査体との間に導電部材を介在させて支持体と検査体とを
近接方向に加圧することにより、導電部材が弾性変形す
ると共に、電極パッドと検査電極間が加圧により導通し
て、半導体素子の電気的特性を検査することができる。
また、電極パッドと検査電極の全てが同時に導通される
ので、半導体ウエハに設けられた全ての半導体素子を一
括して検査することができる。この場合、半導体ウエハ
と検査体間の平行度に多少の誤差が生じても導電部材の
弾性作用によって吸収することができ、正確に半導体素
子の電気的特性を検査することができる。
According to the present invention configured as described above , the position
Inspection of each electrode pad of the semiconductor wafer by the alignment means
In a state where the test electrodes of the body are matched , a conductive member is interposed between the semiconductor wafer and the test body, and the support and the test body are pressed in the proximity direction, whereby the conductive member is elastically deformed, Electrical conduction between the electrode pad and the inspection electrode is caused by pressurization, so that electrical characteristics of the semiconductor element can be inspected.
Further, since all of the electrode pads and the inspection electrodes are simultaneously conducted, all the semiconductor elements provided on the semiconductor wafer can be inspected at once. In this case, even if a slight error occurs in the parallelism between the semiconductor wafer and the test object, the error can be absorbed by the elastic action of the conductive member, and the electrical characteristics of the semiconductor element can be accurately inspected.

【0018】[0018]

【実施例】以下にこの発明の実施例を図面に基いて詳細
に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below in detail with reference to the drawings.

【0019】図1はこの発明の検査方法を実施するため
の検査装置の要部構成図が示されている。
FIG. 1 is a block diagram of a main part of an inspection apparatus for carrying out the inspection method of the present invention.

【0020】検査装置は、被検査体である半導体ウエハ
1を支持する平坦状の剛性を有するトレイにて形成され
る支持体2と、半導体素子3(チップ)の各電極パッド
4に対応した複数の検査電極5を有する検査体6とを互
いに進退方向及び進退方向と交差する方向に移動可能に
対峙してなり、かつ、ウエハ1と検査体6との間に、加
圧により導通する弾性を有する導電部材7を介在(具体
的には、検査体6に貼着されている)してなる。そし
て、支持体2と検査体6の上面すなわち支持体側と反対
側面に背受される加圧ブロック8とにクランプ9が締結
されて、支持体2と検査体6とが近接方向に加圧される
ようになっている。
The inspection apparatus includes a support 2 formed by a flat rigid tray for supporting a semiconductor wafer 1 to be inspected, and a plurality of semiconductor devices 3 (chips) corresponding to the respective electrode pads 4. The inspection object 6 having the inspection electrode 5 is movable in the reciprocating direction and in a direction intersecting the reciprocating direction , and is pressed between the wafer 1 and the inspection object 6 by pressure. A conductive member 7 having elasticity for conduction is interposed (specifically, attached to the inspection body 6). Then, the clamp 9 is fastened to the support 2 and the pressing block 8 supported on the upper surface of the test body 6, that is, the side opposite to the support side, and the support 2 and the test body 6 are pressed in the approaching direction. It has become so.

【0021】この場合、検査体6は、例えばガラス製の
基板10の表面すなわち支持体と対向する面に図示しな
い多層の電極膜と絶縁膜を積層したプリント基板にて形
成されており、ウエハ1に設けられたチップ3の各電極
パッド4に対応する位置に検査電極5を設けた構造とな
っている。なお、検査電極5は隆起するバンプにて形成
されている。また、検査体6には検査電極5と接続する
ように配列された電極ターミナル11が設けられてお
り、この電極ターミナル11に外部の電気特性測定手段
であるテスタ12が接続されている。
In this case, the test body 6 is formed of a printed board in which a multilayer electrode film and an insulating film (not shown) are laminated on the surface of a glass substrate 10, for example, the surface facing the support. The inspection electrode 5 is provided at a position corresponding to each electrode pad 4 of the chip 3 provided in the device. Note that the inspection electrode 5 is formed by a bump that is raised. Further, the test body 6 is provided with an electrode terminal 11 arranged so as to be connected to the test electrode 5, and a tester 12 as an external electric characteristic measuring means is connected to the electrode terminal 11.

【0022】導電部材7は、図2に示すように、例えば
シリコーンゴム7aに金属粒子フィラー7bを含む導電
性ゴムにて形成されている。この導電性ゴム7は加圧に
より金属粒子フィラー7bが導通する加圧導通機能を有
している。すなわち、導電性ゴム7は、加圧が一定のレ
ベル(歪率5%)に達すると、抵抗値は急激に低下し、
それ以上の歪域では金属に迫る導電率となる加圧導電機
能を有する(図3参照)。なお、図3は導電性ゴム7の
加圧導電特性を示すグラフで、図中、tは導電性ゴム7
の厚さ、Δtは歪、Rは抵抗値を示す。この導電性ゴム
7は検査体6に貼着された状態で使用されるが、多数の
検査により劣化した場合には、導電性ゴム7のみを交換
すればよいので、検査体6の寿命が増大すると共に、コ
ストの低廉化を図ることができる。
As shown in FIG. 2, the conductive member 7 is formed of, for example, a conductive rubber containing a metal particle filler 7b in a silicone rubber 7a. The conductive rubber 7 has a pressure conducting function in which the metal particle filler 7b conducts when pressurized. That is, when the pressure reaches a certain level (5% strain), the resistance of the conductive rubber 7 rapidly decreases,
In a strain range higher than that, the metal has a pressurized conductive function that has conductivity close to that of metal (see FIG. 3). FIG. 3 is a graph showing the pressurized conductive property of the conductive rubber 7, where t represents the conductive rubber 7.
, Δt indicates strain, and R indicates a resistance value. The conductive rubber 7 is used in a state of being adhered to the test body 6. If the conductive rubber 7 is deteriorated by a large number of tests, only the conductive rubber 7 needs to be replaced. In addition, the cost can be reduced.

【0023】なお、電極パッド4と検査電極5とを正確
に位置合せする必要があるため、ウエハ1と検査体6に
位置合せ手段を設ける必要がある。この位置合せ手段と
して、例えば図4に示すように、ウエハ1の周縁部に設
けた位置決め用目印13と検査体6に設けられた透明窓
14に施された目印15とを図示しないマイクロスコー
プやTVカメラ等の画像表示手段をもって合致させて位
置合せする手段を用いることができる。また、別の位置
合せ手段として、図5及び図6に示すように、ウエハ1
(或いは支持体2)に設けられた第1の位置合せ用電極
16と検査体6に設けられた第2の位置合せ用電極17
との通電状態を電気的に検出して位置合せする電気的手
を用いることができる。更には、これら位置合せ用目
印13,15と位置合せ用電極16,17の双方を用い
て、粗調整と精密調整を行えるようにしたもの等を用い
ることができる。この場合、位置合せ用電極16,17
を複数組(例えば3組)設けておき、各組の位置合せ用
電極16,17の接断の電気的信号を受けてウエハ1載
置台2aの垂直方向の回転調整を司る首振り機構18を
制御させることにより、ウエハ1と検査体6との平行度
を調整することにより、検出精度を向上させることがで
きる(図5参照)。
Since it is necessary to accurately align the electrode pad 4 and the inspection electrode 5, it is necessary to provide a positioning means for the wafer 1 and the inspection body 6. As a positioning means, for example, as shown in FIG. 4, a positioning mark 13 provided on the peripheral portion of the wafer 1 and a mark 15 provided on a transparent window 14 provided on the inspection body 6 are provided by a microscope (not shown) or the like. It is possible to use a means for matching and positioning with image display means such as a TV camera . Also another position
As the aligning means, as shown in FIGS.
(Or the support 2) and the first alignment electrode 16 provided on the test body 6.
An electrical means for electrically detecting the energized state of the above and aligning the positions can be used. Furthermore, with using both of the alignment electrodes 16, 17 with these the metering marks 13 and 15, such as those to allow a coarse adjustment and fine adjustment
Can be In this case, the positioning electrodes 16 and 17
A plurality of sets (for example, three sets) are provided, and a swing mechanism 18 that controls rotation of the wafer 1 mounting table 2a in the vertical direction in response to an electric signal of disconnection of the positioning electrodes 16 and 17 of each set is provided. By controlling , the detection accuracy can be improved by adjusting the parallelism between the wafer 1 and the inspection object 6.
Kill (see Figure 5).

【0024】次に、この発明の検査方法をプローバに使
用した場合の検査手順について図7を参照して説明す
る。なお、図7では支持体がウエハ載置台2aにて形成
される場合について説明する。
Next, an inspection procedure when the inspection method of the present invention is used for a prober will be described with reference to FIG. FIG. 7 illustrates a case where the support is formed on the wafer mounting table 2a.

【0025】まず、ウエハ搬送機構20によってカセッ
ト21内に収容されたウエハ1を取出し、例えばウエハ
のオリエンテーションフラット(オリフラ)の位置を検
出するプリアライメントを行って、ウエハ1をウエハ載
置台2aに載置する。
First, the wafer 1 housed in the cassette 21 is taken out by the wafer transfer mechanism 20, and pre-alignment for detecting, for example, the position of an orientation flat (orientation flat) of the wafer is performed, and the wafer 1 is mounted on the wafer mounting table 2a. Place.

【0026】次に、例えばCCDカメラ22等で撮像す
ることにより、位置認識部23でウエハ載置台2a上の
ウエハ1の正確な位置を認識した後、ウエハ載置台2a
を組付け位置24まで移動する。この動作と同時に、検
査体搬送機構25によって検査体収容部26から検査体
6を取出し、同様に位置認識部23でこの検査体6の正
確な位置を認識して、検査体6を組付け位置24まで搬
送する。
Next, the position of the wafer 1 on the wafer mounting table 2a is recognized by the position recognition unit 23 by taking an image with, for example, the CCD camera 22 or the like.
Is moved to the assembling position 24. Simultaneously with this operation, the test object 6 is taken out of the test object storage section 26 by the test object transport mechanism 25, and the position of the test object 6 is similarly recognized by the position recognition section 23, and the test object 6 is attached to the mounting position. Conveyed to 24.

【0027】そして、位置認識結果及び上記位置合せ手
段によってウエハ1と検査体6とを位置合せした後、ウ
エハ載置台2aを上昇させてウエハ載置台2aと検査体
6とを近接方向に加圧し、導電性ゴム7を介在させた状
態でウエハ1と検査体6とを圧接する。すると、図2に
示すようにウエハ1のチップ3に設けられた電極パッド
4と検査体6に設けられた検査電極5との間の導電性ゴ
ム7の金属粒子フィラー7bが加圧により導通して、全
ての電極パッド4と検査電極5とが導通状態となり、電
極ターミナル11を介してテスタ12と電極パッド4と
が電気的に接続して、チップ3の電気的特性を検査する
ことができる。
After aligning the wafer 1 and the inspection body 6 by the position recognition result and the alignment means, the wafer mounting table 2a is raised to press the wafer mounting table 2a and the inspection object 6 in the approaching direction. Then, the wafer 1 and the test body 6 are pressed against each other with the conductive rubber 7 interposed therebetween. Then, as shown in FIG. 2, the metal particle filler 7b of the conductive rubber 7 between the electrode pad 4 provided on the chip 3 of the wafer 1 and the test electrode 5 provided on the test body 6 conducts by pressure. As a result, all the electrode pads 4 and the inspection electrodes 5 are brought into conduction, and the tester 12 and the electrode pads 4 are electrically connected via the electrode terminals 11, so that the electrical characteristics of the chip 3 can be inspected. .

【0028】上記実施例ではプローバによりウエハに設
けられたチップの電気的特性を検査する場合について説
明したが、プローバ以外に環境試験においても同様にウ
エハの電気的特性の検査を行うことができる。
In the above embodiment, the case where the electrical characteristics of the chips provided on the wafer are inspected by the prober has been described. However, the electrical characteristics of the wafer can be inspected in an environmental test in addition to the prober.

【0029】次に、環境試験においてウエハの電気的特
性を検査する場合の検査手順を図8を参照して説明す
る。なお、図8において、上記実施例と同じ部分には同
一符号を付してその説明は省略する。
Next, an inspection procedure for inspecting electrical characteristics of a wafer in an environmental test will be described with reference to FIG. In FIG. 8, the same parts as those in the above embodiment are denoted by the same reference numerals, and description thereof will be omitted.

【0030】環境試験において、ウエハ1の検査を行う
場合には、まず、支持体であるトレイ2をトレイ搬送機
構28によってトレイ収容部29(支持体収容部)内か
ら取出し、このトレイ2をベルト搬送機構27上の所定
位置に載置する。
In the environmental test, when inspecting the wafer 1, first, the tray 2 as a support is taken out from the tray accommodating section 29 (support accommodating section) by the tray transport mechanism 28, and the tray 2 is belted. It is placed at a predetermined position on the transport mechanism 27.

【0031】次に、ウエハ搬送機構20によってカセッ
ト21内からウエハ1を取出し、プリアライメントを行
った後、ウエハ1をトレイ2上の所定位置に載置する。
Next, the wafer 1 is taken out of the cassette 21 by the wafer transfer mechanism 20 and pre-aligned, and then the wafer 1 is placed at a predetermined position on the tray 2.

【0032】次に、上記実施例と同様に、例えばCCD
カメラ22等で撮像することにより、位置認識部23で
トレイ2上のウエハ1の正確な位置を認識した後、ベル
ト搬送機構27を所定距離移動させてトレイ2及びウエ
ハ1を組付け位置24まで移動する。この動作と同時
に、検査体搬送機構25によって検査体収容部26から
検査体6を取出し、同様に位置認識部23でこの検査体
6の正確な位置を認識して、検査体6を組付け位置24
まで搬送する。
Next, similarly to the above embodiment, for example, a CCD
After the position of the wafer 1 on the tray 2 is recognized by the position recognition unit 23 by capturing an image with the camera 22 or the like, the belt transport mechanism 27 is moved by a predetermined distance to move the tray 2 and the wafer 1 to the assembly position 24. Moving. Simultaneously with this operation, the test object 6 is taken out of the test object storage unit 26 by the test object transport mechanism 25, and the position of the test object 6 is similarly recognized by the position recognition unit 23, and the test object 6 is attached to 24
Transport to

【0033】そして、位置認識結果及び上記位置合せ手
段によってウエハ1と検査体6とを位置合せした後、ク
ランプ9によってトレイ2と検査体6とを近接方向に加
圧した状態に締結し、導電性ゴム7を介在させた状態で
ウエハ1と検査体6とを圧接した後、ベルト搬送機構2
7を所定距離移動させて、トレイ2、ウエハ1、導電性
ゴム7及び検査体6からなる組立体をクランプ組付け機
構部30から搬出し、組立体搬送機構31によって、こ
の組立体を環境試験用オーブン32内に配置する。オー
ブン32は、複数例えば数十個の組立体を棚状に収容で
きるように構成されたものが、複数配置されている。ま
た、オーブン32内には、検査体6に設けられた電極タ
ーミナル11に対応して図示しない電気的接続機構が設
けられており、この電気的接続機構、電極ターミナル1
1及び検査体6の検査電極5を介してテスタ12とウエ
ハ1に形成されたチップ3の電極パッド4とが電気的に
接続されるようになっている。
After aligning the wafer 1 and the test piece 6 by the position recognition result and the above-described positioning means, the tray 2 and the test piece 6 are fastened by the clamp 9 in a state where the tray 2 and the test piece 6 are pressed in the approaching direction. After the wafer 1 and the test piece 6 are pressed against each other with the conductive rubber 7 interposed therebetween, the belt transport mechanism 2
7 is moved by a predetermined distance, an assembly including the tray 2, the wafer 1, the conductive rubber 7 and the inspection body 6 is carried out from the clamp assembling mechanism 30, and the assembly is transported by the assembly transport mechanism 31 to perform an environmental test. Placed in the oven 32. A plurality of ovens 32 are arranged so as to accommodate a plurality of, for example, tens of assemblies in a shelf shape. In the oven 32, an electric connection mechanism (not shown) is provided corresponding to the electrode terminal 11 provided on the inspection body 6, and the electric connection mechanism and the electrode terminal 1 are provided.
The tester 12 and the electrode pad 4 of the chip 3 formed on the wafer 1 are electrically connected via the test electrode 1 and the test electrode 6 of the test body 6.

【0034】上記のように、オーブン32内に所定数の
組立体が配置されると、オーブン32の図示しない開閉
機構が閉じられて、オーブン内部が所定の環境温度に設
定され、テスタ12によって各ウエハ1の全てのチップ
3の電極パッド4の電気的特性が一括して検査される。
As described above, when a predetermined number of assemblies are disposed in the oven 32, the opening / closing mechanism (not shown) of the oven 32 is closed, and the inside of the oven is set to a predetermined environmental temperature. The electrical characteristics of the electrode pads 4 of all the chips 3 of the wafer 1 are inspected collectively.

【0035】なお、上記実施例では、環境試験において
は支持体としてトレイ2を使用する場合について説明し
たが、トレイ2の代わりに第一実施例で示したウエハ載
置台2aを使用することも可能である。
In the above embodiment, the case where the tray 2 is used as the support in the environmental test has been described. However, the wafer mounting table 2a shown in the first embodiment can be used instead of the tray 2. It is.

【0036】[0036]

【発明の効果】以上に説明したように、この発明によれ
ば、位置合せ手段により半導体ウエハの各電極パッドと
検査体の検査電極とを合致させた状態で、半導体ウエハ
と検査体との間に弾性を有する導電性部材を介在するの
で、電極パッドと検査電極の全てが同時に導通されて半
導体ウエハに設けられた全ての半導体素子の電気的特性
を一括して検査することができる。しかも、半導体ウエ
ハと検査体間の平行度に多少の誤差が生じても導電部材
の弾性作用によって吸収することができるので、正確に
半導体素子の電気的特性を検査することができ、検査の
信頼性を高めることができる。また、導電部材のみの交
換で済むため、検査体の寿命が増大すると共に、コスト
の低廉化が図れる。
As described above , according to the present invention,
For example, each electrode pad of the semiconductor wafer is
Since the conductive member having elasticity is interposed between the semiconductor wafer and the test body in a state where the test electrodes of the test body are matched with each other, all the electrode pads and the test electrodes are simultaneously conducted and provided on the semiconductor wafer. The electrical characteristics of all the semiconductor elements can be inspected collectively. Moreover, even if a slight error occurs in the degree of parallelism between the semiconductor wafer and the test object, the error can be absorbed by the elastic action of the conductive member, so that the electrical characteristics of the semiconductor element can be accurately inspected and the reliability of the inspection can be improved. Can be enhanced. In addition, since only the conductive member needs to be replaced, the life of the test object is increased, and the cost can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明に係る検査装置の要部を示す概略側面
図である。
FIG. 1 is a schematic side view showing a main part of an inspection apparatus according to the present invention.

【図2】この発明における導電性部材の導電状態を示す
断面図である。
FIG. 2 is a sectional view showing a conductive state of a conductive member according to the present invention.

【図3】導電性部材の加圧導電特性を示すグラフであ
る。
FIG. 3 is a graph showing a pressurized conductive property of a conductive member.

【図4】半導体ウエハと検査体との位置合せを示す分解
斜視図である。
FIG. 4 is an exploded perspective view showing alignment between a semiconductor wafer and an inspection object.

【図5】別の位置合せ状態を示す側面図である。FIG. 5 is a side view showing another alignment state.

【図6】図5のA部を拡大して示す断面図である。FIG. 6 is an enlarged sectional view showing a portion A in FIG. 5;

【図7】この発明の検査方法を実施する検査装置の一例
を示す構成図である。
FIG. 7 is a configuration diagram illustrating an example of an inspection apparatus that performs the inspection method of the present invention.

【図8】検査装置の別の実施例を示す構成図である。FIG. 8 is a configuration diagram showing another embodiment of the inspection apparatus.

【符号の説明】[Explanation of symbols]

1 半導体ウエハ 2 トレイ(支持体) 2a ウエハ載置台(支持体) 3 チップ(半導体素子) 4 電極パッド 5 検査電極 6 検査体 7 導電性ゴム(導電部材) 9 クランプ 11 電極ターミナル 12 テスタ13 位置決め用目印 14 透明窓 15 目印 16 第1の位置合せ用電極 17 第2の位置合せ用電極 18 首振り機構 21 カセット 26 検査体収容部 29 トレイ収容部(支持体収容部) 32 環境試験用オーブン Reference Signs List 1 semiconductor wafer 2 tray (support) 2a wafer mounting table (support) 3 chip (semiconductor element) 4 electrode pad 5 test electrode 6 test body 7 conductive rubber (conductive member) 9 clamp 11 electrode terminal 12 tester 13 positioning Mark 14 Transparent window 15 Mark 16 First alignment electrode 17 Second alignment electrode 18 Swing mechanism 21 Cassette 26 Inspection body housing section 29 Tray housing section (support body housing section) 32 Oven for environmental test

フロントページの続き (56)参考文献 特開 平1−212448(JP,A) 特開 平2−257071(JP,A) 特開 昭63−173971(JP,A) 特開 昭63−148575(JP,A) 特開 昭51−121267(JP,A) 特開 昭59−148345(JP,A) 特開 平2−290035(JP,A) 特開 平1−235344(JP,A) 特開 平2−156650(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01L 21/66 G01R 31/28 Continuation of front page (56) References JP 1-2212448 (JP, A) JP 2-257071 (JP, A) JP 63-17971 (JP, A) JP 63-148575 (JP) JP-A-51-121267 (JP, A) JP-A-59-148345 (JP, A) JP-A-2-290035 (JP, A) JP-A-1-235344 (JP, A) 2-156650 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) H01L 21/66 G01R 31/28

Claims (9)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体ウエハに設けられる半導体素子の
各電極パッドに検査電極を接触して、半導体素子の電気
的諸特性を検査する半導体素子の一括検査方法におい
て、 上記半導体ウエハを支持する支持体と、上記半導体素子
の各電極パッドに対応した複数の検査電極を有する検査
体とを互いに進退方向及び進退方向と交差する方向に移
動可能に対峙する工程と、 上記半導体ウエハ及び検査体に設けられた位置合せ手段
により上記各電極パッドと検査電極とを互いに合致させ
て位置合せする工程と、 上記半導体ウエハと検査体との間に、弾性を有する導電
部材を介在させる共に、上記支持体と検査体とを近接
方向に加圧することにより、上記導電部材の加圧導通機
能を作用させて、上記電極パッドと検査電極の全てを同
時に導通させる工程と、 を有することを特徴とする半導体素子の一括検査方法。
1. A method of inspecting electrical characteristics of a semiconductor device by bringing an inspection electrode into contact with each electrode pad of the semiconductor device provided on the semiconductor wafer, wherein a support for supporting the semiconductor wafer is provided. And a step of movably facing a test object having a plurality of test electrodes corresponding to each electrode pad of the semiconductor element in a direction in which the test object moves forward and backward and a direction intersecting the forward and backward directions. a step of aligning made to match each other by aligning means and the respective electrode pads and the inspection electrode, between the test body and the semiconductor wafer, when interposing a conductive member having elasticity together with the support A step of pressing the test object in the proximity direction to cause the pressurizing and conducting function of the conductive member to act to simultaneously conduct all of the electrode pads and the test electrodes. A batch inspection method for a semiconductor device, comprising:
【請求項2】 請求項1記載の半導体素子の一括検査方
法において、 上記位置合せ工程を、半導体ウエハに設けられた位置決
め用目印と、検査体に設けられた透明窓に施された目印
とを互いに合致させて行うようにしたことを特徴とする
半導体素子の一括検査方法。
2. A method for batch inspection of a semiconductor device according to claim 1.
In the method, the above-mentioned alignment step is performed by positioning a semiconductor wafer.
Mark and mark on the transparent window provided on the test object
Is performed in accordance with each other.
A batch inspection method for semiconductor devices.
【請求項3】 請求項1記載の半導体素子の一括検査方
法において、 上記位置合せ工程を、半導体ウエハ及び検査体に設けら
れた位置合せ用電極の通電状態の検出により行うように
したことを特徴とする半導体素子の一括検査方法。
3. A method for batch inspection of a semiconductor device according to claim 1.
In the method, the alignment step is performed on a semiconductor wafer and an inspection object.
By detecting the energized state of the positioning electrode
A batch inspection method for a semiconductor device.
【請求項4】 請求項1記載の半導体素子の一括検査方4. A batch inspection method for a semiconductor device according to claim 1.
法において、In the law, 上記位置合せ工程を、半導体ウエハに設けられた位置決The above positioning step is performed by positioning the semiconductor wafer.
め用目印と、検査体に設けられた透明窓に施された目印Mark and mark on the transparent window provided on the test object
とを互いに合致させると共に、半導体ウエハ及び検査体And the semiconductor wafer and the test object
に設けられた位置合せ用電極の通電状態の検出により行Detection by detecting the energized state of the positioning electrode
うようにしたことを特徴とする半導体素子の一括検査方Batch inspection method for semiconductor devices, characterized in that:
法。Law.
【請求項5】 半導体ウエハに設けられる半導体素子の
各電極パッドに検査電極を接触して、半導体素子の電気
的諸特性を検査する半導体素子の一括検査方法におい
て、 上記半導体ウエハを支持する支持体を、支持体収容部内
から取出す工程と、 カセット内から上記半導体ウエハを取出す工程と、 上記半導体ウエハを上記支持体上に載置すると共に、支
持体と、上記半導体素子の各電極パッドに対応した複数
の検査電極を有する検査体とを互いに進退方向及び進退
方向と交差する方向に移動可能に対峙する工程と、 上記半導体ウエハ及び検査体に設けられた位置合せ手段
により上記各電極パッドと検査電極とを互いに合致させ
て位置合せする工程と、 上記半導体ウエハと検査体との間に、弾性を有する導電
部材を介在させる共に、上記支持体と検査体とを近接
方向に加圧する工程と、 加圧状態の上記支持体、半導体ウエハ及び検査体を環境
試験用オーブン内に配置する工程と、 上記環境試験用オーブンを所定の温度に設定すると共
に、上記電極パッドと検査電極の全てを同時に通電させ
る工程と、 を有することを特徴とする半導体素子の一括検査方法。
5. A method of inspecting electrical characteristics of a semiconductor device by bringing an inspection electrode into contact with each electrode pad of the semiconductor device provided on the semiconductor wafer, wherein the support for supporting the semiconductor wafer is provided. Removing the semiconductor wafer from the inside of the support accommodating portion, removing the semiconductor wafer from the cassette, placing the semiconductor wafer on the support, and supporting the support and the respective electrode pads of the semiconductor element. A step of movably opposing a test object having a plurality of test electrodes in a reciprocating direction and a direction intersecting the reciprocating direction; and the respective electrode pads and test electrodes by positioning means provided on the semiconductor wafer and the test object. preparative a step of aligning made to match one another, between the test body and the semiconductor wafer, when interposing a conductive member having elasticity both the supporting A step of pressing the body and the test object in the approaching direction; a step of placing the support, the semiconductor wafer, and the test object in a pressed state in an environmental test oven; and setting the environmental test oven to a predetermined temperature. And a step of energizing all of the electrode pads and the inspection electrodes at the same time.
【請求項6】 半導体ウエハに設けられる半導体素子の
各電極パッドに検査電極を接触して、半導体素子の電気
的諸特性を検査する半導体素子の一括検査装置におい
て、 上記半導体ウエハを支持する支持体と、 上記半導体素子の各電極パッドに対応した複数の検査電
極を有する検査体と、 上記支持体と検査体とを互いに進退方向及び進退方向と
交差する方向に移動する手段と、 上記半導体ウエハ及び検査体に設けられて上記各電極パ
ッドと検査電極とを位置合せする位置合せ手段と、 上記半導体ウエハと検査体との間に介在される弾性を有
する導電部材と、 上記半導体ウエハと検査体とを近接方向に加圧する手段
と、 を具備することを特徴とする半導体素子の一括検査装
置。
6. A semiconductor device provided on a semiconductor wafer.
A test electrode is brought into contact with each electrode pad to
In a batch inspection system for semiconductor devices that inspects various characteristics
Te, a support for supporting the semiconductor wafer, a plurality of test collector corresponding to respective electrode pads of the semiconductor element
The test object having the pole, the support and the test object are moved in the retreating direction and the retreating direction with respect to each other.
Means for moving in an intersecting direction, and the electrode pads provided on the semiconductor wafer and the test piece.
Positioning means for positioning the semiconductor wafer and the inspection electrode, and elasticity interposed between the semiconductor wafer and the inspection body.
Conductive member, and means for pressing the semiconductor wafer and the test object in the proximity direction
And a batch inspection device for semiconductor devices, comprising:
Place.
【請求項7】 請求項6記載の半導体素子の一括検査装
置において、 上記位置合せ手段が、半導体ウエハに設けられた位置決
め用目印と、検査体に設けられた透明窓に施された目印
と、上記両目印の合致を表示する表示手段を具備するこ
とを特徴とする半導体素子の一括検査装置。
7. A batch inspection apparatus for a semiconductor device according to claim 6.
In the apparatus, the positioning means is provided with a positioning device provided on the semiconductor wafer.
Mark and mark on the transparent window provided on the test object
And display means for displaying a match between the two marks.
A batch inspection apparatus for semiconductor devices.
【請求項8】 請求項6記載の半導体素子の一括検査装
置において、 上記位置合せ手段が、半導体ウエハ及び検査体にそれぞ
れ設けられた位置合せ用電極と、上記両位置合せ用電極
の通電状態を電気的に検出する手段とを具備することを
特徴とする半導体素子の一括検査装置。
8. A batch inspection apparatus for a semiconductor device according to claim 6.
In the apparatus, the alignment means may be provided on the semiconductor wafer and the test object, respectively.
The positioning electrode provided and the positioning electrode
Means for electrically detecting the energized state of the
Characteristic batch inspection equipment for semiconductor devices.
【請求項9】 請求項6記載の半導体素子の一括検査装
置において、 上記位置合せ手段が、半導体ウエハに設けられた位置決
め用目印と、検査体に設けられた透明窓に施された目印
と、上記両目印の合致を表示する表示手段と、半導体ウ
エハ及び検査体にそれぞれ設けられた位置合せ用電極
と、上記両位置合せ用電極の通電状態を電気的に検出す
る手段とを具備することを特徴とする半導体素子の一括
検査装置。
9. A batch inspection apparatus for a semiconductor device according to claim 6.
In the apparatus, the positioning means is provided with a positioning device provided on the semiconductor wafer.
Mark and mark on the transparent window provided on the test object
Display means for displaying a match between the two landmarks;
Alignment electrodes provided on EHA and test object respectively
And electrically detect the energized state of the two positioning electrodes.
Package of semiconductor elements characterized by comprising
Inspection equipment.
JP3089205A 1991-03-29 1991-03-29 Semiconductor device batch inspection method and apparatus Expired - Lifetime JP2928955B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3089205A JP2928955B2 (en) 1991-03-29 1991-03-29 Semiconductor device batch inspection method and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3089205A JP2928955B2 (en) 1991-03-29 1991-03-29 Semiconductor device batch inspection method and apparatus

Publications (2)

Publication Number Publication Date
JPH04302448A JPH04302448A (en) 1992-10-26
JP2928955B2 true JP2928955B2 (en) 1999-08-03

Family

ID=13964218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3089205A Expired - Lifetime JP2928955B2 (en) 1991-03-29 1991-03-29 Semiconductor device batch inspection method and apparatus

Country Status (1)

Country Link
JP (1) JP2928955B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5999268A (en) * 1996-10-18 1999-12-07 Tokyo Electron Limited Apparatus for aligning a semiconductor wafer with an inspection contactor
EP0860704A3 (en) * 1997-02-24 2000-01-19 Tokyo Electron Limited Method and apparatus for inspecting semiconductor integrated circuits, and contactor incorporated in the apparatus

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01212448A (en) * 1988-02-19 1989-08-25 Hitachi Ltd Inspecting device
JP2751353B2 (en) * 1989-03-30 1998-05-18 ジェイエスアール株式会社 Method and apparatus for electrically measuring wafer characteristics

Also Published As

Publication number Publication date
JPH04302448A (en) 1992-10-26

Similar Documents

Publication Publication Date Title
JP2978720B2 (en) Probe device
US6064217A (en) Fine pitch contact device employing a compliant conductive polymer bump
US6072325A (en) Probe device
US6937042B2 (en) Contact probe and probe device
KR0140034B1 (en) Semiconductor wafer case, connection method and apparatus, and inspection method for semiconductor integrated circuit, probe card, and its manufacturing method
US8159245B2 (en) Holding member for inspection, inspection device and inspecting method
JP3942823B2 (en) Inspection device
JP2000292485A (en) Socket for electrical inspection of bag package and inspection method employing it
US20020011859A1 (en) Method for forming conductive bumps for the purpose of contrructing a fine pitch test device
WO2005069019A1 (en) Probe guard
KR100383009B1 (en) Inspection method and apparatus for semiconductor integrated circuit, and vacuum contactor mechanism
JPH085666A (en) Semiconductor wafer case, connection method and apparatus, and inspection method for semiconductor integrated circuit
JPH0661318A (en) Semiconductor test device
JPH05340964A (en) Tester for wafer and chip
US20060145717A1 (en) Apparatus and method for testing electrical characteristics of semiconductor workpiece
KR20070076539A (en) Test contact system for testing integrated circuits with packages having an array of signal and power contacts
JP2928955B2 (en) Semiconductor device batch inspection method and apparatus
JP2995134B2 (en) Probe device
JPH0737945A (en) Probe device
JP2913344B2 (en) An inspection device and an inspection method for a semiconductor element.
JPH07321168A (en) Probe card
CN115244412A (en) Inspection jig and circuit board inspection device including the same
JP3270421B2 (en) Single wafer type semiconductor IC wafer direct current temperature test equipment
JP2000164655A (en) Method and device for alignment
JP2003240820A (en) Probing device and inspection device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990415

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110521

Year of fee payment: 12

EXPY Cancellation because of completion of term