JP2918423B2 - Imaging device - Google Patents

Imaging device

Info

Publication number
JP2918423B2
JP2918423B2 JP18061393A JP18061393A JP2918423B2 JP 2918423 B2 JP2918423 B2 JP 2918423B2 JP 18061393 A JP18061393 A JP 18061393A JP 18061393 A JP18061393 A JP 18061393A JP 2918423 B2 JP2918423 B2 JP 2918423B2
Authority
JP
Japan
Prior art keywords
substrate
array
rigidity
chip
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18061393A
Other languages
Japanese (ja)
Other versions
JPH0776131A (en
Inventor
俊次 村野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP18061393A priority Critical patent/JP2918423B2/en
Publication of JPH0776131A publication Critical patent/JPH0776131A/en
Application granted granted Critical
Publication of JP2918423B2 publication Critical patent/JP2918423B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の利用分野】この発明はLEDヘッドや密着型イ
メージセンサ、液晶シャッタアレイヘッド等の画像装置
に関し、特にフリップチップ接続型の画像装置に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image device such as an LED head, a contact type image sensor, and a liquid crystal shutter array head, and more particularly to a flip-chip connection type image device.

【0002】[0002]

【従来技術】LEDヘッドなどの画像装置において、受
発光アレイを基板にフリップチップ接続することが提案
されている(例えば実開昭63−180,249号公
報)。フリップチップ接続の利点は、高速で多数の接続
を行えることにある。しかしながらフリップチップ接続
には以下のような問題点があり、しかもこの点に言及し
た先行技術は見つからなかった。 1) 接続時に受発光アレイのバンプや受発光体などのパ
ターンが見えず、アレイの背面を見て搭載することにな
る。 2) フリップチップ接続ではアレイを加圧しながら接続
するが、圧力が均一に加わらずアレイを破壊することが
ある。
2. Description of the Related Art In image devices such as LED heads, it has been proposed to connect a light receiving / emitting array to a substrate by flip-chip bonding (for example, Japanese Utility Model Application Laid-Open No. 63-180,249). The advantage of flip-chip connection is that many connections can be made at high speed. However, the flip-chip connection has the following problems, and no prior art mentioning this point has been found. 1) When connecting, the patterns of the bumps and light receiving and emitting elements of the light receiving and emitting array are not visible, so the mounting is done by looking at the back of the array. 2) In flip-chip connection, the array is connected while applying pressure, but the pressure may not be applied uniformly and the array may be destroyed.

【0003】上記の1)の点を説明すると、従来例ではア
レイの背面を見ながらコレット等で搬送し、基板のマー
カを見て位置決めすることになる。搭載済みのアレイも
背面しか見えず、搭載済みのアレイのパターンを次のア
レイの位置決めに使うことができない。ところでアレイ
の背面から分かるものはウェハーからアレイを切り出し
た際のラインであり、これは受発光体のパターンとは直
接関係が無い。ダイシング時のライン(アレイの背面形
状)と受発光体のパターンとの間にはダイシング精度だ
けの誤差があり、これは±100μm程度に達する。そ
して受発光アレイの搭載精度はこれよりもはるかに高く
する必要がある。そこでアレイの外形を用いて搭載する
と、画像装置において決定的に重要なアレイの搭載精度
が得られないことになる。
To explain point 1) above, in the conventional example, the array is conveyed by a collet or the like while looking at the back of the array, and positioning is performed by looking at a marker on the substrate. The mounted array can only be seen from the back, and the pattern of the mounted array cannot be used for positioning the next array. By the way, what can be seen from the back of the array is a line when the array is cut out from the wafer, and has no direct relation to the pattern of the light receiving / emitting body. There is an error of only the dicing accuracy between the line at the time of dicing (the shape of the back surface of the array) and the pattern of the light receiving / emitting body, which reaches about ± 100 μm. The mounting accuracy of the light receiving / emitting array must be much higher than this. Therefore, if the mounting is performed using the outer shape of the array, the mounting accuracy of the array which is crucial in the image apparatus cannot be obtained.

【0004】上記の2)の点を説明すると、例えばアレイ
には金バンプを形成し、基板には例えば半田バンプを作
り、仮止め後にリフロー炉などでフリップチップ接続を
完成することになる。ここでアレイにかなりの圧力を加
えることが必要で、この圧力は例えばアレイ1個当たり
数Kg程度に達する。基板には多数のアレイを搭載し、
加圧はリフロー炉を通す際に全てのアレイに同時に加え
る。そして全てのアレイに均一に圧力を加えるのは難し
く、圧力にばらつきが有ると脆弱なGaAsなどの受発
光アレイを損傷する。
[0004] Explaining the above point 2), for example, gold bumps are formed on an array, and solder bumps are formed on a substrate, for example. After temporary fixing, flip-chip connection is completed in a reflow furnace or the like. Here, it is necessary to apply considerable pressure to the array, which can be, for example, on the order of a few kg per array. A large number of arrays are mounted on the board,
Pressurization is applied to all arrays simultaneously as it passes through the reflow oven. It is difficult to uniformly apply pressure to all the arrays, and if the pressure varies, the fragile light receiving / emitting array such as GaAs is damaged.

【0005】[0005]

【発明の課題】請求項1,2の発明は、フリップチップ
接続型の画像装置において、以下のことを課題とする。 1) 受発光アレイのパターンを見ながら基板に搭載する
ことを可能にし、アレイの搭載精度を高める。 2) フリップチップ接続時に、全ての受発光アレイを均
一に加圧できるようにし、アレイの損傷を防止する。 3) 表面平坦度が高く、反りなどの変形が少なく、かつ
温度変形が小さくなるようにする。
SUMMARY OF THE INVENTION The first and second aspects of the present invention have the following objects in a flip-chip connection type image device. 1) It is possible to mount on the substrate while observing the pattern of the light receiving and emitting array, and to improve the mounting accuracy of the array. 2) When connecting the flip chip, all the light emitting and receiving arrays can be pressed evenly to prevent the array from being damaged. 3) High surface flatness, low deformation such as warpage, and low temperature deformation.

【0006】請求項2の発明では、上記の課題を基板の
コストを最小にしながら実現することを目的とする。
An object of the present invention is to achieve the above object while minimizing the cost of the substrate.

【0007】[0007]

【発明の構成】この発明の画像装置は、上面に共通電極
配線を設けた高剛性の第1の基板と、下面にデータバス
を設けた低剛性の第2の基板との間に、上面に個別電極
を、下面に共通電極を有する受発光アレイを挟持して、
該アレイの共通電極を第1の基板の共通電極配線に接続
すると共に、該アレイの個別電極を第2の基板のデータ
バスにフリップチップ接続し、更に前記第2の基板には
前記受発光アレイの受発光部に対向した位置に透光孔を
穿設したことを特徴とする。好ましくは、前記高剛性基
板の材質をガラスもしくはセラミックとし、前記低剛性
基板の材質をプラスチックとする。受発光アレイには例
えばLEDアレイ、液晶シャッタアレイ、PLZTアレ
イ、CCDアレイなどを用いる。また高剛性基板として
は例えば、ガラス基板,セラミック基板,あるいは結晶
化ガラス基板などを用い、これらは材質がガラスまたは
セラミックである。高剛性基板には、受発光アレイと熱
膨張率が近似するもしくは熱膨張率が0に近いものを用
い、好ましくは任意の熱膨張率が得られ受発光アレイと
熱膨張率を揃え易い結晶化ガラス基板を用いる。低剛性
基板としては例えばフレキシブルプリント基板や透明プ
ラスチック基板,あるいは硬質プリント基板などを用
い、安価で剛性の低い硬質プリント基板が好ましい。
An image apparatus according to the present invention comprises a high rigidity first substrate provided with a common electrode wiring on an upper surface and a low rigidity second substrate provided with a data bus on a lower surface. Individual electrodes, sandwiching a light receiving and emitting array having a common electrode on the lower surface,
A common electrode of the array is connected to a common electrode wiring of a first substrate, and individual electrodes of the array are flip-chip connected to a data bus of a second substrate. A light-transmitting hole is formed at a position facing the light receiving / emitting section. Preferably, the material of the high rigidity substrate is glass or ceramic, and the material of the low rigidity substrate is plastic. As the light receiving / emitting array, for example, an LED array, a liquid crystal shutter array, a PLZT array, a CCD array, or the like is used. Further, as the high rigidity substrate, for example, a glass substrate, a ceramic substrate, a crystallized glass substrate, or the like is used, and these materials are glass or ceramic. For the high-rigidity substrate, use a substrate whose thermal expansion coefficient is close to that of the light emitting and receiving array or whose thermal expansion coefficient is close to 0. A glass substrate is used. As the low-rigidity board, for example, a flexible printed board, a transparent plastic board, a hard printed board, or the like is used.

【0008】[0008]

【発明の作用】この発明の画像装置では、少なくとも2
枚の基板で受発光アレイをサンドイッチし、高剛性の第
1の基板にアレイを搭載した後に、低剛性の第2の基板
にフリップチップ接続できる構造とする。高剛性の第1
の基板への搭載では、受発光体のパターン側(アレイの
正面)が見えるように並べたアレイをコレットなどで搬
送し搭載する。コレットでピックアップする際にはアレ
イのパターンが見え、アレイのパターンを基準に、第1
の基板への搭載位置を定める。基板には搭載位置のマー
カを設け、このマーカを手がかりにあるいは既に搭載済
みのアレイのパターンを手がかりに搭載する。このよう
にすれば、アレイの外形寸法にとらわれずに、アレイの
実際のパターンを基準に高剛性の第1の基板に搭載で
き、アレイを精密に搭載できる。次いで低剛性の第2の
基板にフリップチップ接続する。アレイは第1の基板の
搭載時に位置決めが完了しており、もはや位置ずれの問
題はない。フリップチップ接続時のアレイへの加圧で
は、第1の基板と第2の基板でアレイをサンドイッチし
たので、全てのアレイを均一に加圧できる。この結果、
局所的加圧によるアレイの損傷はなくなる。また受発光
素子への光路は透光孔で確保され、第1の基板と第2の
基板の熱膨張率の差等は、この透光孔で吸収できる。
According to the image apparatus of the present invention, at least two
The light receiving / emitting array is sandwiched between two substrates, the array is mounted on the first substrate having high rigidity, and then flip-chip connected to the second substrate having low rigidity. High rigid first
In mounting on a substrate, an array arranged so that the pattern side (front of the array) of the light receiving / emitting body can be seen is transported and mounted by a collet or the like. When picking up with a collet, the pattern of the array can be seen, and the first
The mounting position on the substrate is determined. A marker for a mounting position is provided on the substrate, and the marker is used as a clue or a pattern of an already mounted array is mounted as a clue. In this way, the array can be mounted precisely on the first substrate having high rigidity based on the actual pattern of the array, regardless of the external dimensions of the array. Next, flip-chip connection is made to the second substrate having low rigidity. The positioning of the array has been completed when the first substrate is mounted, and there is no longer any problem of misalignment. When the array is pressed during flip-chip connection, the array is sandwiched between the first substrate and the second substrate, so that all the arrays can be uniformly pressed. As a result,
Array damage due to local pressure is eliminated. An optical path to the light receiving and emitting element is secured by a light transmitting hole, and a difference in thermal expansion coefficient between the first substrate and the second substrate can be absorbed by the light transmitting hole.

【0009】2枚の基板に全て高精度の高剛性基板を用
いることは無駄である。また高精度基板,例えばガラス
基板やセラミック基板は剛性が高く、2枚の基板を共に
高精度基板とすると基板の変形で力を吸収することがで
きず、外力や熱応力などがアレイやフリップチップ接続
部などに集中しかえって好ましくない。そこで第1の基
板を高剛性基板とし、第2の基板を低剛性基板とする。
低剛性の第2の基板は高剛性の第1の基板に応じて変形
し、高剛性の第1の基板で位置精度を出せば、低剛性の
第2の基板はそれに従う。そこで高剛性の第1の基板の
表面平坦度や反りの小ささを利用し、低剛性の第2の基
板はそれに合わせて変形させる。高剛性の第1の基板の
熱膨張率が受発光アレイに近ければ、低剛性の第2の基
板もそれに応じて熱変形する。また温度変化が有って
も、画像装置は全体として同じ膨張率で変形するだけで
ある。ここで画像装置の用途によっては、例えば画像装
置を2組用い2組の画像を合成して最終画像とするよう
な場合には、文字通りに温度変形が小さいことが要求さ
れる。そのような場合には、高剛性の第1の基板の熱膨
張率を文字通りに0に近づけることが好ましい。
It is useless to use high-precision, high-rigidity substrates for all two substrates. In addition, a high-precision substrate, for example, a glass substrate or a ceramic substrate has high rigidity, and if two substrates are both high-precision substrates, the substrate cannot be deformed to absorb a force, and an external force or a thermal stress causes an array or a flip chip. It is not preferable because it concentrates on the connection part. Therefore, the first substrate is a high-rigidity substrate, and the second substrate is a low-rigidity substrate.
The low-rigidity second substrate is deformed according to the high-rigidity first substrate, and if the high-rigidity first substrate achieves positional accuracy, the low-rigidity second substrate follows. Therefore, utilizing the surface flatness and the small warpage of the high-rigidity first substrate, the low-rigidity second substrate is deformed accordingly. If the coefficient of thermal expansion of the first substrate having high rigidity is close to that of the light emitting / receiving array, the second substrate having low rigidity is also thermally deformed accordingly. Further, even if there is a temperature change, the image device only deforms with the same expansion coefficient as a whole. Here, depending on the use of the image apparatus, for example, when two sets of images are used to synthesize two sets of images to obtain a final image, it is required that the temperature deformation is literally small. In such a case, it is preferable that the coefficient of thermal expansion of the first substrate having high rigidity be literally approached to zero.

【0010】[0010]

【実施例】図1〜図5に、最初の実施例を示す。図1に
フリップチップ接続後の画像装置の要部断面を示し、図
において、2は第1の基板で、ガラス基板やセラミック
基板,あるいは結晶化ガラス基板等を用い、これらの材
質はいずれもセラミックまたはガラスである。これらの
基板はいずれも、剛性が高く反りが小さくかつプラスチ
ック基板等に比べて熱膨張率が小さい。4は第2の基板
で、フレキシブルプリント基板や透明プラスチック基板
あるいは硬質プリント基板等の、剛性が低い基板を用い
る。6はLEDアレイで、基板2,4の間にサンドイッ
チして多数直線状に搭載し、共通電極側を第1の基板2
に、個別電極側を第2の基板4に接続する。8は第1の
基板2に設けた共通電極配線で、10は銀ペースト等の
導電性接着剤、12はLEDアレイ6の共通電極であ
る。14はLEDアレイ6の個別電極に設けた金バンプ
で、16は第2の基板4に設けた半田バンプである。そ
して金バンプ14と半田バンプ16とをフリップチップ
接続する。なおLEDアレイ6側に半田バンプを設け、
基板4側に金バンプを設けても良い。
1 to 5 show a first embodiment. FIG. 1 shows a cross section of a main part of the image device after flip-chip connection. In the drawing, reference numeral 2 denotes a first substrate, which uses a glass substrate, a ceramic substrate, a crystallized glass substrate, or the like, and all of these materials are ceramic. Or glass. Each of these substrates has high rigidity, small warpage, and a small coefficient of thermal expansion as compared with a plastic substrate or the like. Reference numeral 4 denotes a second substrate, which uses a substrate having low rigidity, such as a flexible printed substrate, a transparent plastic substrate, or a hard printed substrate. Reference numeral 6 denotes an LED array, which is sandwiched between the substrates 2 and 4 and mounted in a straight line, and the common electrode side is connected to the first substrate 2.
Next, the individual electrode side is connected to the second substrate 4. Reference numeral 8 denotes a common electrode wiring provided on the first substrate 2, reference numeral 10 denotes a conductive adhesive such as silver paste, and reference numeral 12 denotes a common electrode of the LED array 6. Reference numeral 14 denotes gold bumps provided on the individual electrodes of the LED array 6, and 16 denotes solder bumps provided on the second substrate 4. Then, the gold bumps 14 and the solder bumps 16 are flip-chip connected. In addition, a solder bump is provided on the LED array 6 side,
A gold bump may be provided on the substrate 4 side.

【0011】図2に、第1の基板2へのLEDアレイ6
の搭載工程を示す。第1の基板2には精密配線は必要で
なく、共通電極配線8とLEDアレイ6の搭載位置を位
置決めするための基板マーカ18とを設けておく。次に
アレイ6を搭載する部分に導電性接着剤10を塗布す
る。20,20はLEDアレイ6に設けたチップマーカ
で、発光体22に接続した個別電極と同時に形成し、個
別電極と常に一定の位置関係をもっている。ダイシング
後のLEDアレイ6を、発光体22側を表にしてトレー
等に収容し、コレット等で1個ずつピックアップして基
板2に搭載する。
FIG. 2 shows an LED array 6 on the first substrate 2.
This shows the mounting process. The first substrate 2 does not require precision wiring, and is provided with a common electrode wiring 8 and a substrate marker 18 for positioning the mounting position of the LED array 6. Next, a conductive adhesive 10 is applied to a portion where the array 6 is mounted. Reference numerals 20 and 20 denote chip markers provided on the LED array 6, which are formed simultaneously with the individual electrodes connected to the light emitting body 22, and have a constant positional relationship with the individual electrodes. The LED array 6 after dicing is housed in a tray or the like with the light emitting body 22 side facing up, picked up one by one by a collet or the like, and mounted on the substrate 2.

【0012】最初のLEDアレイ6の搭載では、基板マ
ーカ18に対してチップマーカ20が正しい位置に現れ
るように搭載位置を定める。2番目以降のLEDアレイ
6の搭載では、前に搭載したLEDアレイ6のチップマ
ーカ20を手がかりにして、次のアレイ6の搭載位置を
定める。ここでも、前のアレイ6のチップマーカ20に
対して次のアレイ6のチップマーカ20が所定の位置に
現れるように搭載位置を定めると共に、基板マーカ18
を用いて搭載位置を確認し、搭載位置の誤差が累積して
いくのを防止する。
In the first mounting of the LED array 6, the mounting position is determined so that the chip marker 20 appears at a correct position with respect to the substrate marker 18. In mounting the second and subsequent LED arrays 6, the mounting position of the next array 6 is determined using the chip marker 20 of the previously mounted LED array 6 as a clue. Here, the mounting position is determined so that the chip marker 20 of the next array 6 appears at a predetermined position with respect to the chip marker 20 of the previous array 6, and the board marker 18
Is used to confirm the mounting position and to prevent errors in the mounting position from accumulating.

【0013】図3に、フリップチップ接続前の第2の基
板4を示す。24,26はデータバスで、真空蒸着Al
配線やエッチングによる銅配線等を用いる。28は半田
バンプ16の列で、ここでLEDアレイ6の金バンプ1
4とフリップチップ接続する。データバス24,26は
折り返し配線で、データバス24はLEDアレイ6の個
別電極に接続し、LEDアレイ6の個別電極はデータバ
ス26に接続する。
FIG. 3 shows the second substrate 4 before flip-chip connection. Data buses 24 and 26 are vacuum-deposited Al
Wiring or copper wiring by etching is used. Reference numeral 28 denotes a row of the solder bumps 16, where the gold bumps 1 of the LED array 6 are arranged.
4 and flip-chip connection. The data buses 24 and 26 are folded wiring, and the data bus 24 is connected to the individual electrodes of the LED array 6, and the individual electrodes of the LED array 6 are connected to the data bus 26.

【0014】図4に、実施例で用いたLEDアレイ6を
示す。20は前記のチップマーカ、22は発光体で、ア
レイ6の1個当たり例えば64ドット程度設け、14は
前記の金バンプで、データバス24に上側の金バンプ1
4−1を接続し、アレイの個別電極で金バンプ14−1
と金バンプ14−2とを接続し、下側の金バンプ14−
2をデータバス26に接続する。このように発光体22
の1個当たり2個の金バンプ14,14を設け2箇所で
フリップチップ接続することにより、データバス24,
26を接続する。
FIG. 4 shows the LED array 6 used in the embodiment. Reference numeral 20 denotes the chip marker, reference numeral 22 denotes a light emitting body, and approximately 64 dots are provided for each array 6, and reference numeral 14 denotes the gold bump.
4-1 and gold bumps 14-1 on the individual electrodes of the array.
And the gold bump 14-2, and the lower gold bump 14-
2 to the data bus 26. Thus, the luminous body 22
By providing two gold bumps 14, 14 for each one and performing flip chip connection at two locations, the data bus 24,
26 is connected.

【0015】図5に、実施例のLEDヘッドの組立工程
を示す。LEDアレイ6の外形ラインと実際のパターン
との間には、±100μm程度の位置のばらつきがあ
る。これはアレイ6の外形がダイシングによって定まる
もので、パターンとは特に関係がないことによる。そし
てフリップチップ接続では、LEDアレイ6の実際のパ
ターンに対して例えば±10μm以下の誤差で搭載する
ことが必要となる。この条件を満たせない場合、アレイ
6,6の変わり目で発光体22,22の間隔が変動し白
筋や黒筋等が生じることになる。実施例では、コレット
でLEDアレイ6をピックアップする際に、チップマー
カ20をパターン認識し、また基板2に対しては、基板
マーカ18や既に搭載済みのLEDアレイ6のチップマ
ーカ20を用いて、次のLEDアレイ6の搭載位置を決
定する。このようにすればLEDアレイ6の実際のパタ
ーンを基に搭載位置を決定することになり、例えば±1
0μm以下の誤差でLEDアレイ6を搭載できる。基板
2に40個のLEDアレイ6を搭載することにすると、
前のアレイ6のチップマーカ20を見て次のアレイ6を
搭載するステップを繰り返し、40アレイの搭載後に最
後の基板マーカ18に対するチップマーカ20の位置を
確認する。搭載が正しく累積搭載誤差がなければ、チッ
プマーカ20に対して基板マーカ18は所定の位置に現
れるはずである。
FIG. 5 shows a process of assembling the LED head of the embodiment. There is a position variation of about ± 100 μm between the outer shape line of the LED array 6 and the actual pattern. This is because the outer shape of the array 6 is determined by dicing and is not particularly related to the pattern. In flip-chip connection, it is necessary to mount the LED array 6 with an error of, for example, ± 10 μm or less with respect to the actual pattern. If this condition cannot be satisfied, the intervals between the light-emitting members 22, 22 change at the transition between the arrays 6, 6, and white streaks, black streaks, and the like are generated. In the embodiment, when the LED array 6 is picked up by the collet, the chip marker 20 is pattern-recognized. For the substrate 2, the substrate marker 18 or the chip marker 20 of the already mounted LED array 6 is used. The mounting position of the next LED array 6 is determined. In this way, the mounting position is determined based on the actual pattern of the LED array 6, for example, ± 1.
The LED array 6 can be mounted with an error of 0 μm or less. Assuming that 40 LED arrays 6 are mounted on the substrate 2,
The step of mounting the next array 6 is repeated by looking at the chip markers 20 of the previous array 6, and the position of the chip marker 20 with respect to the last substrate marker 18 is confirmed after the mounting of 40 arrays. If the mounting is correct and there is no accumulated mounting error, the substrate marker 18 should appear at a predetermined position with respect to the chip marker 20.

【0016】次に予め半田バンプ16を設けた第2の基
板4を、第1の基板2に仮止めする。この時半田バンプ
16のフラッックスにより、バンプ16とバンプ14と
が仮止めされる。第2の基板4は透明基板であり、半田
バンプ16が金バンプ14に重なるように、あるいは第
2の基板4に設けたマーカが基板マーカ18等に重なる
ように位置合わせする。この状態でLEDアレイ6は第
1の基板2と第2の基板4とにサンドイッチされ、基板
2,4間に圧力を加えるとこの力がLEDアレイ6に加
わる。この力はフリップチップ接続での仮止めに必要
で、例えばLEDアレイ6の1個当たり数kg程度とす
る。LEDアレイ6は2枚の基板2,4に挟まれている
ので40個のLEDアレイ6にほぼ均一な圧力が加わ
り、局部的に圧力が集中してLEDアレイ6が損傷する
ことがない。この状態で基板2,4間にサンドイッチし
たLEDアレイ6をリフロー炉等に通せば、半田付けに
よるフリップチップ接続が完成する。
Next, the second substrate 4 provided with the solder bumps 16 in advance is temporarily fixed to the first substrate 2. At this time, the bump 16 and the bump 14 are temporarily fixed by the flux of the solder bump 16. The second substrate 4 is a transparent substrate, and the alignment is performed so that the solder bumps 16 overlap the gold bumps 14 or the markers provided on the second substrate 4 overlap the substrate markers 18 and the like. In this state, the LED array 6 is sandwiched between the first substrate 2 and the second substrate 4, and when a pressure is applied between the substrates 2 and 4, this force is applied to the LED array 6. This force is necessary for temporary fixing by flip-chip connection, and is set to, for example, about several kg per LED array 6. Since the LED array 6 is sandwiched between the two substrates 2 and 4, substantially uniform pressure is applied to the 40 LED arrays 6, so that the pressure is locally concentrated and the LED array 6 is not damaged. In this state, if the LED array 6 sandwiched between the substrates 2 and 4 is passed through a reflow furnace or the like, flip-chip connection by soldering is completed.

【0017】実施例では第1の基板2を剛性が高く熱膨
張率が小さな基板とし、第2の基板4は剛性の低い基板
とした。基板2,4の両方を剛性の高い基板とすること
は無駄であるし、危険でもある。例えば基板2,4をサ
ンドイッチする際に両者間に力が加わった場合、基板を
2枚とも高剛性の基板とすると力の逃げ場がなく、フリ
ップチップ接続部やLEDアレイ6が損傷することにな
る。これに対して第2の基板4を低剛性の基板としてお
けば、基板4の変形によって力が吸収され、LEDアレ
イ6等の損傷を防止することができる。次に第1の基板
2はガラスやセラミックあるいは結晶化ガラス等の反り
の小さく表面精度の高い基板である。そして第2の基板
4は低剛性で本来は反り等が大きい精度の低い基板であ
るが、剛性が低いので第1の基板2に応じて変形し、第
1の基板2の精度を用いて第2の基板4の精度を出すこ
とができる。
In the embodiment, the first substrate 2 is a substrate having high rigidity and a low coefficient of thermal expansion, and the second substrate 4 is a substrate having low rigidity. It is wasteful and dangerous to use both of the substrates 2 and 4 as rigid substrates. For example, when a force is applied between the substrates 2 and 4 when sandwiching them, if the two substrates are made of a highly rigid substrate, there is no escape for the force, and the flip chip connection portion and the LED array 6 will be damaged. . On the other hand, if the second substrate 4 is a low-rigid substrate, the force is absorbed by the deformation of the substrate 4 and the damage to the LED array 6 and the like can be prevented. Next, the first substrate 2 is a substrate such as glass, ceramic or crystallized glass which has a small warpage and high surface accuracy. The second substrate 4 is a substrate having low rigidity and originally having a large warp or the like and a low accuracy. The accuracy of the second substrate 4 can be improved.

【0018】ガラスやセラミックあるいは結晶化ガラス
等の材質は、第2の基板4の材質であるプラスチックに
比べて熱膨張率が小さく、LEDアレイ6の熱膨張率に
近い。この結果LEDアレイ6と第1の基板2との間の
相対的な温度変形は小さく、第2の基板4は剛性が低い
ため第1の基板2にしたがって温度変形し、熱応力等が
小さくなる。そしてこのことは、周囲温度が変化しても
LEDアレイ6,6間の間隔が変化しないことや金バン
プ14に対する半田バンプ16の位置が変化しないこと
を意味する。
A material such as glass, ceramic, or crystallized glass has a smaller coefficient of thermal expansion than the plastic material of the second substrate 4 and is close to the coefficient of thermal expansion of the LED array 6. As a result, the relative temperature deformation between the LED array 6 and the first substrate 2 is small, and the second substrate 4 is low in rigidity, so that the temperature is deformed according to the first substrate 2 and the thermal stress and the like are reduced. . This means that even if the ambient temperature changes, the distance between the LED arrays 6 and 6 does not change, and the position of the solder bump 16 with respect to the gold bump 14 does not change.

【0019】なお用途によっては、LEDヘッドの熱膨
張率を文字どおり0にする必要がある。このような場
合、第1の基板2にSiO2 93重量%、TiO2 7重
量%等のSiO2−TiO2ガラス等を用いれば、基板2
の熱膨張率を実質上0にすることができる。
In some applications, the coefficient of thermal expansion of the LED head must be literally zero. In such a case, if the first substrate 2 is made of SiO2-TiO2 glass such as 93% by weight of SiO2 and 7% by weight of TiO2,
Can have a coefficient of thermal expansion of substantially zero.

【0020】実施例では、LEDアレイ6の1個毎に基
板マーカ18を設けたが、基板マーカ18は基板2の両
端の2箇所にのみ設けても良い。また第2の基板4は1
層配線としデータバス24,26は折り返し配線とした
が、多層配線としても良く、折り返し配線以外のものを
用いても良い。
In the embodiment, the board markers 18 are provided for each of the LED arrays 6. However, the board markers 18 may be provided only at two positions on both ends of the board 2. The second substrate 4 is 1
Although the data buses 24 and 26 are folded wirings as layer wirings, multilayer wirings may be used, and other wirings may be used.

【0021】[0021]

【実施例2】図6に、第2の実施例を示す。図におい
て、30は硬質プリント基板で第2の基板として用い、
32はスルーホールでLEDアレイ6からの光を通すた
めのものである。図1〜図5の実施例では、第2の基板
4として透明基板を用いたが、安価な硬質プリント基板
30でも第2の基板を構成できる。他の点では図1〜図
5の実施例と同様である。
Embodiment 2 FIG. 6 shows a second embodiment. In the figure, 30 is a rigid printed board used as a second board,
Reference numeral 32 denotes a through hole for transmitting light from the LED array 6. Although the transparent substrate is used as the second substrate 4 in the embodiment shown in FIGS. 1 to 5, the second substrate can be constituted by an inexpensive hard printed circuit board 30. In other respects, it is similar to the embodiment of FIGS.

【0022】[0022]

【発明の効果】請求項1,2の発明では、以下の効果が
得られる。 1) 受発光アレイのパターンを見ながら基板に搭載する
ことができ、アレイの搭載精度が高まる。 2) フリップチップ接続時に受発光アレイを均一に加圧
でき、アレイの損傷を防止できる。 3) 基板のコストを最小にしながら、基板の表面平坦度
を高め、反りなどの変形を少なくし、かつ温度変形を小
さくできる。
According to the first and second aspects of the present invention, the following effects can be obtained. 1) It can be mounted on the substrate while observing the pattern of the light receiving and emitting array, and the mounting accuracy of the array is improved. 2) The light emitting / receiving array can be uniformly pressed when flip-chip connected, preventing the array from being damaged. 3) The surface flatness of the substrate can be increased, the deformation such as warpage can be reduced, and the temperature deformation can be reduced while minimizing the cost of the substrate.

【0023】請求項2の発明では、低剛性の第2の基板
の材質をプラスチックとするので、容易に透光孔を形成
できる。
According to the second aspect of the present invention, since the material of the second substrate having low rigidity is made of plastic, the light transmitting holes can be easily formed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 実施例の画像装置の長手方向要部断面図FIG. 1 is a sectional view of a main part in a longitudinal direction of an image apparatus according to an embodiment.

【図2】 実施例の画像装置での第1の基板の要部平
面図
FIG. 2 is a plan view of a main part of a first substrate in the image apparatus according to the embodiment.

【図3】 実施例で画像装置での第2の基板の平面図FIG. 3 is a plan view of a second substrate in the image device according to the embodiment.

【図4】 実施例で用いたLEDアレイの平面図FIG. 4 is a plan view of an LED array used in the embodiment.

【図5】 実施例の画像装置の組立工程を示すフロー
チャート
FIG. 5 is a flowchart showing an assembling process of the image apparatus according to the embodiment;

【図6】 第2の実施例の画像装置の短片方向断面図FIG. 6 is a cross-sectional view in the short direction of the image apparatus according to the second embodiment.

【符号の説明】[Explanation of symbols]

2 第1の基板 4 第2の基板 6 LEDアレイ 8 共通電極配線 10 導電性接着剤 12 金メッキ膜 14 金バンプ 16 半田バンプ 18 基板マーカ 20 チップマーカ 22 発光体 24,26 データバス 28 半田バンプの列 30 硬質プリント基板 32 スルーホール 2 First substrate 4 Second substrate 6 LED array 8 Common electrode wiring 10 Conductive adhesive 12 Gold plating film 14 Gold bump 16 Solder bump 18 Board marker 20 Chip marker 22 Light emitter 24, 26 Data bus 28 Row of solder bump 30 rigid printed circuit board 32 through hole

フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 33/00 (58)調査した分野(Int.Cl.6,DB名) B41J 2/44 B41J 2/45 B41J 2/455 H01L 21/60 311 H01L 31/02 H01L 33/00 Continued on the front page (51) Int.Cl. 6 identification code FI H01L 33/00 (58) Fields investigated (Int.Cl. 6 , DB name) B41J 2/44 B41J 2/45 B41J 2/455 H01L 21 / 60 311 H01L 31/02 H01L 33/00

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 上面に共通電極配線を設けた高剛性の第
1の基板と、下面にデータバスを設けた低剛性の第2の
基板との間に、上面に個別電極を、下面に共通電極を有
する受発光アレイを挟持して、該アレイの共通電極を第
1の基板の共通電極配線に接続すると共に、該アレイの
個別電極を第2の基板のデータバスにフリップチップ接
続し、更に前記第2の基板には前記受発光アレイの受発
光部に対向した位置に透光孔を穿設したことを特徴とす
る、画像装置。
1. An individual electrode on an upper surface and a common electrode on a lower surface between a high-rigidity first substrate provided with a common electrode wiring on an upper surface and a low-rigidity second substrate provided with a data bus on a lower surface. Sandwiching a light emitting and receiving array having electrodes, connecting the common electrodes of the array to the common electrode wiring of the first substrate, and flip chip connecting the individual electrodes of the array to the data bus of the second substrate; An image device, wherein a light-transmitting hole is formed in the second substrate at a position facing a light-receiving / emitting portion of the light-receiving / emitting array.
【請求項2】 前記高剛性基板の材質をガラスもしくは
セラミックとし、前記低剛性基板の材質をプラスチック
としたことを特徴とする、請求項1の画像装置。
2. The image apparatus according to claim 1, wherein the material of the high-rigidity substrate is glass or ceramic, and the material of the low-rigidity substrate is plastic.
JP18061393A 1993-06-25 1993-06-25 Imaging device Expired - Fee Related JP2918423B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18061393A JP2918423B2 (en) 1993-06-25 1993-06-25 Imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18061393A JP2918423B2 (en) 1993-06-25 1993-06-25 Imaging device

Publications (2)

Publication Number Publication Date
JPH0776131A JPH0776131A (en) 1995-03-20
JP2918423B2 true JP2918423B2 (en) 1999-07-12

Family

ID=16086301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18061393A Expired - Fee Related JP2918423B2 (en) 1993-06-25 1993-06-25 Imaging device

Country Status (1)

Country Link
JP (1) JP2918423B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104518066A (en) * 2013-09-30 2015-04-15 佛山市国星光电股份有限公司 LED device with transition substrates and packaging method of LED device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087680A (en) * 1997-01-31 2000-07-11 Siemens Aktiengesellschaft Led device
DE10019888B4 (en) * 2000-04-20 2011-06-16 Schott Ag Transparent electronic component arrangement and method for its production
BE1015302A3 (en) 2003-01-10 2005-01-11 Glaverbel Glass with electronic components.
JP6518111B2 (en) * 2015-03-31 2019-05-22 株式会社沖データ Light emitting device manufacturing method
JP6727827B2 (en) 2016-02-05 2020-07-22 富士通コンポーネント株式会社 Touch panel and touch panel manufacturing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104518066A (en) * 2013-09-30 2015-04-15 佛山市国星光电股份有限公司 LED device with transition substrates and packaging method of LED device
CN104518066B (en) * 2013-09-30 2017-08-08 佛山市国星光电股份有限公司 A kind of LED component and its method for packing with transition substrate

Also Published As

Publication number Publication date
JPH0776131A (en) 1995-03-20

Similar Documents

Publication Publication Date Title
KR0127294B1 (en) Method of mounting circuit on substrate and circuit substrate for use in the method
US4867371A (en) Fabrication of optical devices
KR100546411B1 (en) Flip chip package, image sensor module including the package and method of manufacturing the same
US7199400B2 (en) Semiconductor package
JPH01140104A (en) Matching of fiber array
US6169022B1 (en) Method of forming projection electrodes
WO1993022787A1 (en) Arrangement for mounting a lens to a solid state image sensor
KR19980063532A (en) Semiconductor device and manufacturing method thereof and film carrier tape and manufacturing method thereof
JP2918423B2 (en) Imaging device
JPH06340118A (en) Image device and production thereof
US9568789B2 (en) Panel carrier for a liquid crystal on silicon panel and method for electrically interconnecting same
JP2527054B2 (en) Optical module submount and manufacturing method thereof
JP2931477B2 (en) Thin film magnetic head structure and method of manufacturing the same
JP3599121B2 (en) Imaging device
JPH07178961A (en) Imaging device
JP2977338B2 (en) Semiconductor module
JP2935399B2 (en) Imaging device
JP2838181B2 (en) Imaging device
JPH06181303A (en) Semiconductor device and manufacture thereof
JPH0864636A (en) Electronic device assembly
JPH0786541A (en) Photoelectric transducer
WO2024009694A1 (en) Semiconductor device, electronic apparatus, and method for producing semiconductor device
JP3649292B2 (en) Imaging device
JPH01228178A (en) Solid state image sensor
JPH0150100B2 (en)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080423

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100423

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees