JP2917371B2 - Solid-state imaging device - Google Patents
Solid-state imaging deviceInfo
- Publication number
- JP2917371B2 JP2917371B2 JP2058990A JP5899090A JP2917371B2 JP 2917371 B2 JP2917371 B2 JP 2917371B2 JP 2058990 A JP2058990 A JP 2058990A JP 5899090 A JP5899090 A JP 5899090A JP 2917371 B2 JP2917371 B2 JP 2917371B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- gate electrode
- overflow
- control electrode
- light receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000003384 imaging method Methods 0.000 title claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 15
- 238000009792 diffusion process Methods 0.000 claims description 11
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は固体撮像素子に関し、特に、受光領域におい
て光電変換された信号電荷を一時蓄積ゲート電極下に蓄
積しておくタイプの固体撮像素子に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a solid-state imaging device, and more particularly, to a solid-state imaging device in which signal charges photoelectrically converted in a light receiving region are temporarily stored under a storage gate electrode. .
[従来の技術] この種従来の固体撮像素子の平面図を第4図に示す。
同図において実線Cで囲まれた領域が活性領域であっ
て、その外側には素子分離領域が設けられている。同図
において、301は、p型半導体基板の表面領域内に形成
されたn型拡散領域である受光領域、302は、受光領域3
01で光電変換された信号電荷を一時的に蓄積しておくた
めの蓄積ゲート電極、303は、蓄積ゲート電極302下に蓄
積されている信号電荷の電荷転送部304への転送をコン
トロールするトランスファゲート電極、305は、蓄積ゲ
ート電極302下の電荷のオーバーフロー拡散層306への転
送をコントロールするオーバーフロー制御電極である。[Prior Art] FIG. 4 shows a plan view of this type of conventional solid-state imaging device.
In the figure, a region surrounded by a solid line C is an active region, and an element isolation region is provided outside the active region. In the figure, reference numeral 301 denotes a light receiving region which is an n-type diffusion region formed in a surface region of a p-type semiconductor substrate, and 302 denotes a light receiving region 3
A storage gate electrode 303 for temporarily storing the signal charges photoelectrically converted in 01, a transfer gate 303 for controlling the transfer of the signal charges stored under the storage gate electrode 302 to the charge transfer unit 304 The electrode 305 is an overflow control electrode for controlling the transfer of the electric charge under the storage gate electrode 302 to the overflow diffusion layer 306.
第4図のA−A線、B−B線に沿った半導体表面のポ
テンシャル分布をそれぞれ第5図(a)、(b)に示
す。オーバーフロー制御電極305に電圧が印加されない
ときには、同電極下のポテンシャルは、第5図(a)の
実線aで示される位置にあるが、これはトランスファゲ
ート電極303に電圧が印加されていないときの該電極下
のポテンシャルに等しく両電極下はともにエンハンスメ
ント状態にある。FIGS. 5 (a) and 5 (b) show the potential distribution on the semiconductor surface along the lines AA and BB in FIG. 4, respectively. When a voltage is not applied to the overflow control electrode 305, the potential under the electrode is at a position indicated by a solid line a in FIG. 5 (a). Equal to the potential under the electrodes, both under the electrodes are in an enhanced state.
而して、高輝度の被写体を撮像した際には、蓄積電荷
が蓄積ゲート電極302下から溢れ出すことになるが、こ
の電荷を電荷転送部内に流れ込ませないようにするに
は、オーバーフロー制御電極305下のポテンシャルをト
ランスファゲート電極303下のそれより深くしておく必
要がある。Thus, when a high-luminance subject is imaged, the accumulated charge overflows from below the accumulation gate electrode 302. To prevent this charge from flowing into the charge transfer portion, an overflow control electrode is required. It is necessary to make the potential under 305 deeper than that under transfer gate electrode 303.
そこで、従来例では、オーバーフロー制御電極305に
3〜4Vの電圧を印加して、第5図(a)の破線bに示す
ようにここでのポテンシャルを深くしていた。Therefore, in the conventional example, a voltage of 3 to 4 V is applied to the overflow control electrode 305 to deepen the potential here as shown by the broken line b in FIG.
また、従来の固体撮像素子にあっては、必要な信号電
荷を蓄積ゲート電極下に蓄積する前に、蓄積ゲート電極
下の不要電荷を排出する場合は、オーバーフロー制御電
極305に12V程度の電圧を印加し、該電極下のポテンシャ
ルを第5図(a)の破線cで示すようにして、オーバー
フロー拡散層306へ電荷を排出していた。Further, in the conventional solid-state imaging device, when unnecessary charge under the storage gate electrode is discharged before storing necessary signal charge under the storage gate electrode, a voltage of about 12 V is applied to the overflow control electrode 305. The electric charge was discharged to the overflow diffusion layer 306 by applying the voltage and setting the potential under the electrode as shown by a broken line c in FIG.
[発明が解決しようとする課題] 上述した従来の固体撮像素子では、オーバーフロー制
御電極に通常撮像時には3〜4V、不要電荷排出時には12
Vと2値の電圧を印加しなければならないので、周辺回
路が複雑になり、また、電圧制御が困難であった。[Problems to be Solved by the Invention] In the above-described conventional solid-state imaging device, the overflow control electrode has a voltage of 3 to 4 V during normal imaging and a voltage of 12 V when unnecessary charges are discharged.
Since V and binary voltages must be applied, peripheral circuits are complicated and voltage control is difficult.
[課題を解決するための手段] 本発明の固体撮像素子は、第1導電型の半導体基板の
表面領域内に形成された第2導電型の受光領域と、前記
受光領域に隣接して前記半導体基板上に設けられた、前
記受光領域で生成された光電変換電荷を蓄積するポテン
シャル井戸を形成するための蓄積ゲード電極と、前記受
光領域で生成された光電変換電荷を出力部へ向けて転送
する電荷転送部と、前記半導体基板の表面領域内に形成
された第2導電型のオーバーフロー拡散層と、前記蓄積
ゲート電極と前記電荷転送部との間の前記半導体基板上
に設けられたトランスファゲート電極と、前記蓄積ゲー
ト電極と前記オーバーフロー拡散層との間の前記半導体
基板上に設けられたオーバーフロー制御電極と、を備え
るものであり、かつ、例えば、オーバーフロー制御電極
部分はディプレション型(ノーマリ オン型)、トラン
スファゲート部分はエンハンスメント型(ノーマリ オ
フ型)という具合に、無バイアス時にオーバーフロー制
御電極下のポテンシャルの方がトランスファゲート電極
下のそれより深くなるようになされている。[Means for Solving the Problems] A solid-state imaging device according to the present invention includes a light-receiving region of a second conductivity type formed in a surface region of a semiconductor substrate of a first conductivity type; A storage gate electrode provided on a substrate for forming a potential well for storing photoelectric conversion charges generated in the light receiving region, and transferring the photoelectric conversion charges generated in the light receiving region to an output unit; A charge transfer unit, a second conductivity type overflow diffusion layer formed in a surface region of the semiconductor substrate, and a transfer gate electrode provided on the semiconductor substrate between the storage gate electrode and the charge transfer unit And an overflow control electrode provided on the semiconductor substrate between the storage gate electrode and the overflow diffusion layer. -The control electrode part is depletion type (normally on type) and the transfer gate part is enhancement type (normally off type). In no bias, the potential under the overflow control electrode is deeper than that under the transfer gate electrode It has been made to be.
[実施例] 次に、本発明の実施例について図面を参照して説明す
る。Example Next, an example of the present invention will be described with reference to the drawings.
第1図は、本発明の一実施例を示す平面図である。同
図において、第4図の従来例と共通する部分には下2桁
が共通する参照番号が付されているので重複する説明は
省略するが、本実施例では、オーバーフロー制御電極10
5部分がディプレション型になされている。FIG. 1 is a plan view showing an embodiment of the present invention. In this figure, the same parts as those of the conventional example shown in FIG. 4 are denoted by the same reference numerals in the last two digits, so that duplicate explanations will be omitted.
5 parts are made depletion type.
第2図(a)、(b)に、第1図のA−A線、B−B
線に沿った半導体基板表面のポテンシャル分布をそれぞ
れ示す。受光領域101で光電変換された信号電荷は、蓄
積ゲート電極102下のポテンシャル井戸に蓄えられる。
また、オーバーフロー制御電極105には、光電変換され
た電荷が多く、過剰の電荷をオーバーフロー拡散層106
へ流れ込ませる働きをさせるときは0Vを、必要な信号電
荷を蓄積する前に不要電荷を排出させたいときは、9Vの
電圧を印加する。オーバーフロー制御電極部分は、ディ
プレション状態となるように、同電極下には予め、リ
ン、ヒ素がイオン注入され、n型化されている。このよ
うにすることにより、オーバーフロー制御電極に電圧を
印加しなくても、第2図に示すように、トランスファゲ
ート電極下よりdだけポテンシャルが深くなるので、蓄
積ゲート電極下の過剰電荷はオーバーフロー拡散層への
み流れ込み、電荷転送部へは流れ込まない。FIGS. 2 (a) and 2 (b) show AA line and BB line in FIG.
The potential distribution on the semiconductor substrate surface along the line is shown. The signal charge photoelectrically converted in the light receiving region 101 is stored in a potential well below the storage gate electrode 102.
In addition, the overflow control electrode 105 has a large amount of photoelectrically converted charges, and excessive charges are transferred to the overflow diffusion layer 106.
0V is applied to make it flow into the device, and 9V is applied to discharge unnecessary charges before storing necessary signal charges. The overflow control electrode portion is previously ion-implanted with phosphorus and arsenic under the electrode so as to be in a depletion state, and is made n-type. In this manner, even if no voltage is applied to the overflow control electrode, as shown in FIG. 2, the potential becomes deeper by d than under the transfer gate electrode. It flows only into the layer and not into the charge transfer section.
このように、本実施例によれば、オーバーフロー制御
電極には1種類の電圧を印加するだけで、該電極の機能
を全うさせることができるので、周辺回路を簡略化する
ことができる。As described above, according to the present embodiment, the function of the overflow control electrode can be completed by applying only one type of voltage to the overflow control electrode, so that the peripheral circuit can be simplified.
第3図は、本発明の他の実施例を示す平面図である。
同図において、第1図の実施例と共通する部分には下2
桁が共通する参照番号が付されている。本実施例の先の
実施例と相違する点は、オーバーフロー制御電極205下
のチャネルの半分のみ(図で網目の施された部分)がデ
ィプレション型になされている点である。この実施例に
おいても、先の実施例と同様の効果が期待できる。FIG. 3 is a plan view showing another embodiment of the present invention.
In the figure, the same parts as in the embodiment of FIG.
Reference numbers with common digits are assigned. The difference of this embodiment from the previous embodiment is that only half of the channel below the overflow control electrode 205 (the shaded portion in the figure) is of the depletion type. In this embodiment, the same effect as in the previous embodiment can be expected.
[発明の効果] 以上説明したように、本発明は、無バイアス時のオー
バーフロー制御電極下のポテンシャルをトランスファゲ
ート電極下のポテンシャルより深くしたものであるの
で、本発明によれば、オーバーフロー制御電極に電圧を
印加しなくても、蓄積ゲート電極下の過剰電荷をオーバ
ーフロー拡散層に吸収させることができる。従って、本
発明によれば、オーバーフロー制御電極に印加する電圧
は一種類だけで済むので、信号制御が簡単になり、周辺
回路が簡略化される。[Effects of the Invention] As described above, according to the present invention, the potential under the overflow control electrode at the time of no bias is made deeper than the potential under the transfer gate electrode. The excess diffusion under the storage gate electrode can be absorbed by the overflow diffusion layer without applying a voltage. Therefore, according to the present invention, since only one type of voltage needs to be applied to the overflow control electrode, signal control is simplified and peripheral circuits are simplified.
第1図は、本発明の一実施例を示す平面図、第2図
(a)、(b)は、それぞれ第1図のA−A線、B−B
線に沿った半導体表面のポテンシャル分布図、第3図
は、本発明の他の実施例を示す平面図、第4図は、従来
例を示す平面図、第5図(a)、(b)は、それぞれ第
4図のA−A線、B−B線に沿った半導体表面のポテン
シャル分布図である。 101、201、301……受光領域、102、202、302……蓄積ゲ
ート電極、103、203、303……トランスファゲート電
極、104、204、304……電荷転送部、105、205、305……
オーバーフロー制御電極、106、206、306……オーバー
フロー拡散層。FIG. 1 is a plan view showing an embodiment of the present invention, and FIGS. 2 (a) and 2 (b) are lines AA and BB in FIG. 1, respectively.
FIG. 3 is a plan view showing another embodiment of the present invention, FIG. 4 is a plan view showing a conventional example, and FIGS. 5 (a) and 5 (b). 4 is a potential distribution diagram of the semiconductor surface along the line AA and the line BB in FIG. 4, respectively. 101, 201, 301 ... light receiving area, 102, 202, 302 ... storage gate electrode, 103, 203, 303 ... transfer gate electrode, 104, 204, 304 ... charge transfer section, 105, 205, 305 ...
Overflow control electrodes, 106, 206, 306... Overflow diffusion layers.
Claims (1)
成された第2導電型の受光領域と、前記受光領域に隣接
して前記半導体基板上に設けられた、前記受光領域で生
成された光電変換電荷を蓄積するポテンシャル井戸を形
成するための蓄積ゲード電極と、前記受光領域で生成さ
れた光電変換電荷を出力部へ向けて転送する電荷転送部
と、前記半導体基板の表面領域内に形成された第2導電
型のオーバーフロー拡散層と、前記蓄積ゲート電極と前
記電荷転送部との間の前記半導体基板上に設けられたト
ランスファゲート電極と、前記蓄積ゲート電極と前記オ
ーバーフロー拡散層との間の前記半導体基板上に設けら
れたオーバーフロー制御電極と、を具備する固体撮像素
子において、前記オーバーフロー制御電極に電圧が印加
されていないときの該オーバーフロー制御電極下の前記
半導体基板上のポテンシャルは、前記トランスファゲー
ト電極に電圧が印加されていないときの該トランスファ
ゲート電極下の前記半導体基板上のポテンシャルより深
く設定されていることを特徴とする固体撮像素子。A second conductive type light receiving region formed in a surface region of a first conductive type semiconductor substrate; and a light receiving region provided on the semiconductor substrate adjacent to the light receiving region. A storage gate electrode for forming a potential well for storing the converted photoelectric conversion charge, a charge transfer unit for transferring the photoelectric conversion charge generated in the light receiving region toward an output unit, and a surface transfer region in the semiconductor substrate. A second conductivity type overflow diffusion layer formed on the semiconductor substrate, a transfer gate electrode provided on the semiconductor substrate between the storage gate electrode and the charge transfer unit, the storage gate electrode and the overflow diffusion layer, Between the overflow control electrode and the overflow control electrode provided on the semiconductor substrate during a period when no voltage is applied to the overflow control electrode. The potential on the semiconductor substrate under the overflow control electrode is set to be deeper than the potential on the semiconductor substrate under the transfer gate electrode when no voltage is applied to the transfer gate electrode. Solid-state imaging device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2058990A JP2917371B2 (en) | 1990-03-10 | 1990-03-10 | Solid-state imaging device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2058990A JP2917371B2 (en) | 1990-03-10 | 1990-03-10 | Solid-state imaging device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03261173A JPH03261173A (en) | 1991-11-21 |
JP2917371B2 true JP2917371B2 (en) | 1999-07-12 |
Family
ID=13100284
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2058990A Expired - Lifetime JP2917371B2 (en) | 1990-03-10 | 1990-03-10 | Solid-state imaging device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2917371B2 (en) |
-
1990
- 1990-03-10 JP JP2058990A patent/JP2917371B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH03261173A (en) | 1991-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4117514A (en) | Solid state imaging device | |
US5892253A (en) | Active pixel sensor cell with balanced blue response and reduced noise | |
US4616249A (en) | Solid state image pick-up element of static induction transistor type | |
EP0086845B1 (en) | Solid state image pickup device | |
US5168338A (en) | Solid-state hybrid infrared imaging device | |
JP2917371B2 (en) | Solid-state imaging device | |
JPH07284026A (en) | Solid-state image pickup device | |
US4721989A (en) | CCD with transfer channel at lower potential than supply channel | |
US5047862A (en) | Solid-state imager | |
JP2901328B2 (en) | Solid-state imaging device | |
JP3020537B2 (en) | Charge-coupled device | |
JPS61114663A (en) | Solid-state image pickup device | |
JPS62155559A (en) | Solid-state image pickup device | |
EP0055530B1 (en) | Solid-state image sensor | |
JPS6255960A (en) | Solid state image pick-up device | |
JPS6320385B2 (en) | ||
JP2797787B2 (en) | Charge transfer device | |
JPH04115575A (en) | Solid state image pickup device | |
JPS5917585B2 (en) | solid-state imaging device | |
JPS5851673A (en) | Solid-state image pickup device | |
JPH01103872A (en) | Solid-state image sensing device | |
JPS63296268A (en) | Charge transfer device | |
JPS6327057A (en) | Solid stage image sensing device | |
JPH0327569A (en) | Solid-state image-pickup device | |
JPH02122668A (en) | Solid state image pickup device |