JP2914644B2 - Wiring method for integrated circuit, wiring method for burying holes or grooves in integrated circuit, and multi-chamber substrate processing apparatus - Google Patents

Wiring method for integrated circuit, wiring method for burying holes or grooves in integrated circuit, and multi-chamber substrate processing apparatus

Info

Publication number
JP2914644B2
JP2914644B2 JP5257512A JP25751293A JP2914644B2 JP 2914644 B2 JP2914644 B2 JP 2914644B2 JP 5257512 A JP5257512 A JP 5257512A JP 25751293 A JP25751293 A JP 25751293A JP 2914644 B2 JP2914644 B2 JP 2914644B2
Authority
JP
Japan
Prior art keywords
chamber
sputter
discharge
substrate
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5257512A
Other languages
Japanese (ja)
Other versions
JPH0794413A (en
Inventor
靖浩 堀池
正三 新宮原
ビトルド・パサドフスキー
ツビクネフ・ラジムスキー
秀和 岡林
啓藏 木下
立男 麻蒔
直吉 細川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ANERUBA KK
Original Assignee
ANERUBA KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ANERUBA KK filed Critical ANERUBA KK
Priority to JP5257512A priority Critical patent/JP2914644B2/en
Publication of JPH0794413A publication Critical patent/JPH0794413A/en
Application granted granted Critical
Publication of JP2914644B2 publication Critical patent/JP2914644B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本願の発明は、LSI等の集積回
路における配線方法及びその配線方法に使用される基板
処理装置に関する。尚、本願明細書では、「集積回路」
は、通常の意味よりも広く、「基板表面に微細回路を集
積することにより製作される電子部品一般」の意味で使
用されている。従って、「集積回路」には、液晶表示板
中の微細回路等も含まれる。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring method for an integrated circuit such as an LSI and a substrate processing apparatus used for the wiring method. In the specification of the present application, "integrated circuit"
Is widely used in the meaning of "general electronic components manufactured by integrating microcircuits on a substrate surface". Therefore, the "integrated circuit" includes a fine circuit and the like in a liquid crystal display panel.

【0002】[0002]

【従来の技術】各種のメモリや論理素子を始めとする集
積回路は、周知のように、半導体基板の表面に微細な回
路を配線することで作製されている。基板表面上への配
線は、所望の導電材料よりなる薄膜を基板表面に堆積さ
せる成膜技術が必要であり、現在までのところ、配線用
の成膜技術としては、マグネトロンスパッタ等のスパッ
タリングによるものが主流になっている。材料面でいえ
ば、Al又はAl合金を使用する場合が多く、典型的に
は、Al−Si−Cu合金が最も頻繁に使用されてい
る。
2. Description of the Related Art As is well known, integrated circuits including various memories and logic elements are manufactured by wiring fine circuits on the surface of a semiconductor substrate. Wiring on the substrate surface requires a film forming technique for depositing a thin film made of a desired conductive material on the substrate surface. Up to now, the film forming technique for wiring has been by sputtering such as magnetron sputtering. Has become mainstream. In terms of materials, Al or an Al alloy is often used, and typically, an Al-Si-Cu alloy is most frequently used.

【0003】さて、近年における集積回路技術の進歩は
めざましく、LSIからVLSI,ULSIへと、集積
度が飛躍的に増大している。高集積化の過程は、配線技
術の面からみれば「配線の微細化」の過程であり、回路
の線幅がどんどん狭くなってきている。これと並行し
て、回路の高機能化等を背景として、多層配線等に見ら
れるように、回路の複雑化,三次元化等も顕著な傾向で
ある。
The progress of integrated circuit technology in recent years has been remarkable, and the degree of integration has dramatically increased from LSI to VLSI and ULSI. The process of high integration is a process of “miniaturization of wiring” from the viewpoint of wiring technology, and the line width of a circuit is becoming narrower. At the same time, as seen in multi-layer wiring and the like, the circuit is becoming more complicated, three-dimensional, and the like, as is seen in the background of higher functionality of the circuit.

【0004】[0004]

【発明が解決しようとする課題】上述のようなますます
高集積度化,高機能化する集積回路にあっては、従来主
流であった配線技術についてもその限界が感じられるよ
うになってきている。例えば、多層配線構造を採る場合
の層間スルーホールの配線やトランジスタの電極用コン
タクホールの配線(正確には「埋め込み」)の分野にお
いて、従来型のスパッタリングによる配線の限界が指摘
されている。即ち、スパッタリングによる膜堆積は基板
表面でいわゆる「等方的」であるため、穴又は溝の内部
にのみ膜を堆積させることは困難である。穴又は溝の縁
の部分から堆積膜が盛り上がるようにして形成され、穴
又は溝の内部に「ボイド」と呼ばれる隙間が形成されて
しまう。
In the above-mentioned integrated circuits with higher integration and higher functionality, the limitations of the wiring technology which has been the mainstream in the past have come to be felt. I have. For example, in the field of wiring of interlayer through-holes in the case of adopting a multilayer wiring structure and wiring of a contact hole for a transistor electrode (to be precise, "embedding"), the limitations of the conventional wiring by sputtering have been pointed out. That is, since film deposition by sputtering is so-called "isotropic" on the substrate surface, it is difficult to deposit a film only inside a hole or a groove. The deposited film is formed so as to rise from the edge of the hole or the groove, and a gap called a “void” is formed inside the hole or the groove.

【0005】上述の穴又は溝の埋め込み配線において、
4Mから16Mをにらんだ配線技術においては、穴のア
スペクト比(穴の深さ/穴の径,溝の場合は溝の深さ/
溝の幅)はますます大きくなる傾向にあるが、上述のよ
うな従来の一般的なスパッタリングでは、アスペクト比
1(デザインルールで1〜0.8μm程度の線幅)ぐら
いまでが限度であろうといわれている。
[0005] In the above-mentioned hole or groove buried wiring,
In the wiring technology from 4M to 16M, the aspect ratio of the hole (hole depth / hole diameter, in the case of a groove, the groove depth /
Although the width of the groove tends to become larger, the conventional general sputtering as described above may have a limit of an aspect ratio of about 1 (line width of about 1 to 0.8 μm by design rule). It is said.

【0006】この様な中、スパッタ膜の堆積後にレーザ
ー光を照射して膜をリフローさせることによって改善を
図る試みも成されているが、それでもアスペクト比は2
までとされている(Shi-Qing Wang, "Filling of conta
cts and interconnects withCu under XeCl excimer la
ser", J. Vac. Sci. Technol. B 10(1), Jan/Feb 1992,
P160 参照)。また、スパッタ粒子の飛行方向を揃えて
基板に垂直にスパッタ粒子を入射させるコリメートスパ
ッタ(コヒーレントスパッタともいう)の手法もこの分
野への応用が盛んに検討され、シミュレーション上は2
を超えるアスペクト比の埋め込みが可能であるとの報告
がされている(F. H. Baumann et al, "APPLICATION AN
D CONSTRAINTS COLLIMATED SPUTTERING" June 8-9, 199
3 VMIC Conference, P412-417 参照)。しかしながら、
コリメートスパッタは、コリメーターの部分でのスパッ
タ粒子の損失があるため、成膜速度が遅く、この点が実
用化の最大の障害になると予想されている。前掲の報告
でも、シミュレーション上、スループットの点は完全に
度外視されている。
[0006] Under such circumstances, attempts have been made to improve the reflow by irradiating a laser beam after depositing the sputtered film, but the aspect ratio is still 2.
(Shi-Qing Wang, "Filling of conta
cts and interconnects withCu under XeCl excimer la
ser ", J. Vac. Sci. Technol. B 10 (1), Jan / Feb 1992,
See P160). Also, a technique of collimated sputtering (also referred to as coherent sputtering) in which sputtered particles are incident on a substrate in the same direction as the flight direction of sputtered particles has been actively studied in this field.
It has been reported that embedding of aspect ratios greater than that possible is possible (FH Baumann et al, "APPLICATION AN
D CONSTRAINTS COLLIMATED SPUTTERING "June 8-9, 199
3 See VMIC Conference, P412-417). However,
In the collimated sputtering, since there is a loss of sputtered particles at the collimator, the film formation speed is slow, and this point is expected to be the biggest obstacle to practical use. In the report mentioned above, the point of throughput is completely ignored in the simulation.

【0007】一方、このような穴又は溝への埋め込み配
線について、気相化学成長(以下、CVD)を応用する
試みが以前より成されている。CVDを用いたものとし
ては、特定の下地材料の上にのみCVD膜が成長するこ
とを利用した選択CVD法によるものが最も盛んに研究
されており、W等を用いたコンタクトホールの埋め込み
技術として実用化に最も近い位置を占めていると考えら
れている。しかし、このCVDも、配線抵抗が高い等の
膜質上の問題やスパッタに比べスループットが依然低い
等の問題を抱えており、全ての課題をクリアする技術と
はいい難い。
[0007] On the other hand, attempts have been made to apply vapor phase chemical growth (hereinafter, CVD) to such buried wiring in holes or grooves. As a method using CVD, a method using a selective CVD method utilizing the growth of a CVD film only on a specific base material has been most actively studied, and as a technique for filling a contact hole using W or the like. It is considered to occupy the position closest to practical use. However, this CVD also has problems such as film quality such as high wiring resistance and problems such as low throughput compared to sputtering, and it is difficult to say that it is a technique that solves all the problems.

【0008】次に、配線材料の面における課題について
述べると、上記配線抵抗の問題が一般論として浮上して
いる。即ち、線幅が1ミクロン程度以下の配線になる
と、一般的に電流密度が高くなって配線抵抗が無視し得
なくなる。特に、大規模論理LSIのような集積回路で
は、配線抵抗に起因した配線遅延が問題となっており、
配線の低抵抗化が高集積度化の重要な要素技術になって
いる。この点で、現在のAl合金配線はその限界が感じ
られるようになってきており、Alよりも低抵抗の配線
材料の模索が行われている。また、微細化,高集積化に
伴い、マイグレーション耐性の問題も顕在化してきた。
即ち、不純物の混入等に起因したエレクトロマイグレー
ションや堆積膜のストレスに起因したストレスマイグレ
ーションは、電流密度の増大とともに避けられない問題
となっている。マイグレーション現象そのものがよく分
かっていない面もあるが、材料変更によるマイグレーシ
ョン耐性向上の可能性も盛んに検討されている。
[0010] Next, the problem in the wiring material will be described. The problem of the wiring resistance is emerging as a general theory. That is, when the wiring has a line width of about 1 micron or less, the current density generally increases and the wiring resistance cannot be ignored. In particular, in an integrated circuit such as a large-scale logic LSI, wiring delay due to wiring resistance has become a problem.
The reduction in wiring resistance has become an important elemental technology for higher integration. In this regard, the current Al alloy wiring is beginning to feel its limitations, and a search for a wiring material having a lower resistance than Al is being conducted. Further, with miniaturization and high integration, the problem of migration resistance has also become apparent.
That is, the electromigration caused by the contamination of impurities and the stress migration caused by the stress of the deposited film are inevitable problems as the current density increases. Although the migration phenomenon itself is not well understood, the possibility of improving the migration resistance by changing the material is also being actively studied.

【0009】本願の発明は、上述のような配線技術にお
けるプロセス面及び材料面での各課題を考慮して成され
たものであり、集積回路の高集積度化,高機能化に対応
した次世代の配線技術を提供していくことを目的として
いる。
The present invention has been made in consideration of the above-described problems in the process and material in the wiring technology as described above. It aims to provide next generation wiring technology.

【0010】[0010]

【課題を解決するための手段】上記目的を達成するた
め、本願の請求項に記載の配線方法は、基板表面に微
細回路を形成して集積回路を製作する際に行われる配線
方法であって、配線すべき基板を真空室内に配置し、配
線すべき材料から構成されたターゲットを当該真空室内
に配置し、当該ターゲットを臨む空間に所定の電界及び
磁界を設定してその空間にスパッタ放電を生じさせ、そ
のスパッタ放電をスパッッタされたターゲットの材料の
電離のみで維持するとともに、ターゲット電流密度を1
平方センチメートルあたり100ミリアンペア以下に抑
えながら、スパッタされたターゲットの材料を前記基板
表面に到達させて被着させる工程を含むという構成を有
する。また、同様の目的を達成するため、本願の請求項
に記載の埋め込み配線方法は、上記請求項に記載の
構成において、前記基板の表面には所定の穴又は溝が形
成されており、前記スパッタされたターゲットの材料を
前記基板の表面に到達させて前記穴又は溝を埋め込み配
線するという構成を有する。また、同様の目的を達成す
るため、本願の請求項に記載の方法は、請求項1又は
に記載の方法であって、スパッタ成膜室と、スパッタ
成膜室の内部を排気する成膜室排気系と、スパッタ成膜
室に放電用ガスを導入するガス導入系と、スパッタ成膜
室に隣接して配置された予備室と、予備室の内部を排気
する予備室排気系と、スパッタ成膜室と予備室との間の
出入り口を閉じて隔離するゲートバルブとを備えた基板
処理装置を使用し、予備室内に基板を配置して予備室内
を排気するとともにゲートバルブが閉じた状態でスパッ
タ成膜室に放電用ガスを導入して放電用ガスによるスパ
ッタ放電を生じさせ、しかるのちに放電用ガスの供給を
停止するとともにスパッタ成膜室の内部を排気し、スパ
ッタ成膜室の内部が所定の真空度以下に達した状態でス
パッタ材料のみによる放電を維持させ、その後ゲートバ
ルブを開いて基板をスパッタ成膜室内に搬入してスパッ
タ成膜する工程を含むという構成を有する。さらに、同
様の目的を達成するため、本願の請求項に記載の基板
処理装置は、請求項1,2又は3に記載の方法に使用さ
れる基板処理装置であって、スパッタ成膜室と、スパッ
タ成膜室におけるスパッタ成膜の前又は後に行われる処
理を行う処理室と、スパッタ成膜室と処理室との間に介
在された予備室とを備え、前記スパッタ成膜室は、スパ
ッタされた材料のみで放電が維持される自己維持型スパ
ッタを行うものであり、さらに、スパッタ成膜室と予備
室との間にゲートバルブが設けられており、このゲート
バルブは、前記自己維持型スパッタが行われる際には開
かれるものであるという構成を有する。
In order to achieve the above object, a wiring method according to claim 1 of the present application is a wiring method performed when a fine circuit is formed on a substrate surface to manufacture an integrated circuit. A substrate to be wired is placed in a vacuum chamber, a target made of a material to be wired is placed in the vacuum chamber, a predetermined electric field and a magnetic field are set in a space facing the target, and sputter discharge is performed in that space. Is generated, the sputter discharge is maintained only by ionization of the material of the sputtered target, and the target current density is reduced to 1
A step of causing the sputtered target material to reach and adhere to the substrate surface while suppressing the current to 100 mA or less per square centimeter. In addition, in order to achieve the same object, the claims of the present application
Embedded wiring method according to 2, in the structure described in claim 1, wherein the surface of the substrate are formed a predetermined hole or groove, reach the material of the sputtered target surface of said substrate Then, the hole or groove is buried and wired. Further, in order to achieve the same object, the method according to claim 3 of the present application uses the method according to claim 1 or
3. The method according to 2 , wherein the sputtering film forming chamber, a film forming chamber exhaust system for exhausting the inside of the sputter film forming chamber, a gas introducing system for introducing a discharge gas into the sputter film forming chamber, Substrate processing provided with a preliminary chamber disposed adjacent to the chamber, a preliminary chamber exhaust system that exhausts the inside of the preliminary chamber, and a gate valve that closes and isolates an entrance between the sputter deposition chamber and the preliminary chamber. Using the apparatus, the substrate is placed in the preparatory chamber, the preparatory chamber is evacuated, and a discharge gas is introduced into the sputter deposition chamber with the gate valve closed to generate a sputter discharge by the discharge gas. Then, the supply of the discharge gas is stopped and the inside of the sputter film formation chamber is evacuated, and the discharge using only the sputter material is maintained in a state where the inside of the sputter film formation chamber has reached a predetermined degree of vacuum or less. Open board It has a configuration that includes the step of sputtering and carried into the sputtering chamber. Furthermore, in order to achieve a similar object, a substrate processing apparatus according to claim 4 of the present application is a substrate processing apparatus used in the method according to claim 1, 2, or 3 , wherein A processing chamber for performing processing before or after sputter deposition in a sputter deposition chamber, and a spare chamber interposed between the sputter deposition chamber and the processing chamber; Self-sustained sputtering in which the discharge is maintained only by the discharged material, and further, a gate valve is provided between the sputter deposition chamber and the preliminary chamber. It is configured to be opened when sputtering is performed.

【0011】上記構成に係る各請求項の発明において
は、スパッタされたターゲットの材料の電離のみでスパ
ッタ放電が維持される。そして、放電空間にはアルゴン
等の放電用ガスが存在せず、スパッタされたターゲット
の材料はこれらのガスにより散乱されることなく、その
まま基板に向かう。
[0011] In the invention of each of the above constructions, the sputter discharge is maintained only by ionization of the sputtered target material. Then, there is no discharge gas such as argon in the discharge space, and the material of the sputtered target is directly scattered by these gases toward the substrate.

【0012】[0012]

【実施例】以下、本願発明の実施例を説明する。図1
は、本願発明の配線方法を実施するための基板処理装置
の概略を説明する正面図である。
Embodiments of the present invention will be described below. FIG.
1 is a front view schematically illustrating a substrate processing apparatus for implementing a wiring method according to the present invention.

【0013】図1に示す基板処理装置は、スパッタ成膜
室1と、スパッタ成膜室1の内部を排気する成膜室排気
系2と、スパッタ成膜室1に放電用ガスを導入するガス
導入系3と、スパッタ成膜室1に隣接して配置された予
備室4と、予備室4の内部を排気する予備室排気系5
と、スパッタ成膜室1と予備室4との間の出入り口を閉
じて両者を隔離するゲートバルブ6とから主に構成され
ている。そして、スパッタ成膜室1の内部には、ターゲ
ット11と、ターゲット11に対向するようにして配置
された基板ホルダー12と、ターゲット11の背後に配
置されたマグネトロン陰極13とが配置されている。ス
パッタ成膜室1は、平板マグネトロン構造を採用する通
常のスパッタ装置におけるものとほぼ同様であり、従っ
て詳細な説明は省略する。
The substrate processing apparatus shown in FIG. 1 includes a sputter deposition chamber 1, a deposition chamber exhaust system 2 for exhausting the inside of the sputter deposition chamber 1, and a gas for introducing a discharge gas into the sputter deposition chamber 1. Introducing system 3, preliminary chamber 4 arranged adjacent to sputtering film forming chamber 1, and preliminary chamber exhaust system 5 for exhausting the inside of preliminary chamber 4
And a gate valve 6 that closes an entrance and exit between the sputter deposition chamber 1 and the preliminary chamber 4 to isolate them. A target 11, a substrate holder 12 arranged to face the target 11, and a magnetron cathode 13 arranged behind the target 11 are arranged inside the sputtering film forming chamber 1. The sputter deposition chamber 1 is almost the same as that in a normal sputtering apparatus employing a flat plate magnetron structure, and therefore a detailed description is omitted.

【0014】さて、本実施例の配線方法の特徴の一つ
は、図1のスパッタ成膜室1における放電機構として、
自己維持型スパッタ放電を採用する点である。自己維持
型スパッタ放電は、本願の特許法第30条第4項の申立
の対象となった「第40回応用物理学関係連合講演会」
及び「同講演予稿集No.2,393頁」において開示
されている。この自己維持型スパッタ放電は、スパッタ
されたターゲットの材料の電離のみで放電を維持させる
ものである。
One of the features of the wiring method of this embodiment is that a discharge mechanism in the sputtering film forming chamber 1 shown in FIG.
The point is that a self-sustaining sputter discharge is employed. The self-sustained sputter discharge was the subject of a petition under Article 30, Paragraph 4 of the Patent Act of the present application.
And "The Lecture Proceedings No. 2, page 393". The self-sustaining sputter discharge is intended to maintain the discharge only by ionization of the sputtered target material.

【0015】従来のスパッタ放電現象は、電離した放電
用ガス分子が電界によって加速されてターゲットに衝突
し、この衝突によってターゲットから粒子をはじき出す
過程であった。ターゲットからはじき出されるのは、材
料粒子だけではなく相当量の電子もはじき出される。こ
の電子は、放電空間に存在する中性放電用ガスを電離
し、電離した放電用ガスがさらにターゲットをスパッタ
する。このような過程を繰り返して放電が維持される。
従来の一般的なスパッタ放電は、上述のように放電空間
に存在するアルゴン等の放電用ガス分子の存在が不可欠
なものであった。しかしながら、自己維持型スパッタ放
電は、スパッタされたターゲットの材料の電離のみで放
電が維持され、放電用ガスの介在が不要である。
The conventional sputter discharge phenomenon is a process in which ionized discharge gas molecules are accelerated by an electric field and collide with a target, and the collision repels particles from the target. Not only the material particles but also a considerable amount of electrons are repelled from the target. The electrons ionize the neutral discharge gas existing in the discharge space, and the ionized discharge gas further sputters the target. The discharge is maintained by repeating such a process.
In the conventional general sputter discharge, as described above, the existence of discharge gas molecules such as argon existing in the discharge space is indispensable. However, in the self-sustained sputter discharge, the discharge is maintained only by the ionization of the sputtered target material, and no intervening discharge gas is required.

【0016】自己維持型スパッタ放電が可能になる一つ
の条件は、スパッタ率(1個のイオンの入射によりスパ
ッタされる原子の数)が大きいことである。例えば、ス
パッタ率をSとし、電流密度jの一価の陽イオンがター
ゲットに衝突した場合を想定すると、はじき出されるス
パッタ粒子束はSjで与えられる。このスパッタ粒子束
が、放電空間においてαの確率でイオン化されるものと
し、更にイオン化されたスパッタ粒子のうちβの割合だ
けが加速されて再びターゲットに戻るものとする。この
ターゲットに戻るイオンの電流密度は、βαSjで与え
られる。もしターゲットからスパッタされた材料のみで
放電を維持しようとすれば、このβαSjは、そのイオ
ン電流を発生させるもとになった元のイオン電流jを上
回らなくてはならない。αやβは1以下であるのは明か
であるから、スパッタ率Sが少なくとも1以上でなけれ
ばならないことになる。
One condition under which self-sustained sputter discharge is possible is that the sputtering rate (the number of atoms sputtered by the incidence of one ion) is large. For example, assuming that the sputtering rate is S and the monovalent cation of the current density j collides with the target, the sputtered particle flux to be repelled is given by Sj. It is assumed that this sputtered particle bundle is ionized with a probability of α in the discharge space, and that only the ratio of β in the ionized sputtered particles is accelerated and returns to the target again. The current density of the ions returning to this target is given by βαSj. If the discharge is to be maintained only by the material sputtered from the target, this βαSj must exceed the original ion current j from which the ion current was generated. Since it is clear that α and β are 1 or less, the sputtering rate S must be at least 1 or more.

【0017】スパッタ率自体は、入射させるイオンの種
類により変化するが、現在主流であるAlのアルゴンイ
オンによるスパッタの場合は1前後であり(麻蒔立男著
「薄膜作成の基礎(第2版)」(日刊工業新聞社発行)
155−157頁参照)、現在行われている方式でのス
パッタの場合は、上記自己維持型の放電は殆ど不可能で
ある。Alよりスパッタ率の大きなものは、Cu,A
g,Au等であり(同156−157頁参照)、これら
の材料がこの方式の放電に適している。
The sputtering rate itself varies depending on the type of ions to be incident, but it is about 1 in the case of sputtering with Al argon ions, which is currently the mainstream, (Ritsuo Asamaki, “Basics of Thin Film Preparation (Second Edition)”). (Published by Nikkan Kogyo Shimbun)
155-157), and the self-sustained discharge is almost impossible in the case of the sputtering method currently used. Those with a higher sputtering rate than Al are Cu, A
g, Au, etc. (see pages 156-157), and these materials are suitable for this type of discharge.

【0018】このような自己維持型のスパッタ放電の最
大のメリットは、形成された配線内の不純物が激減(理
論的には零)することである。即ち、アルゴン等の放電
用ガスを使用するスパッタ成膜の本質的な欠点は、放電
に関与したガス分子が膜の内部に混入し、配線内の不純
物になるということである。混入した不純物は、配線抵
抗を増加させたり、エレクトロマイグレーションの原因
になったりする。このため、スパッタリングという手法
そのものを、「来るべき16M,64M時代には、配線
技術の主役の座を降りざるを得ないであろう」と評価す
るのが一般的であった。
The greatest advantage of such a self-sustaining sputter discharge is that impurities in the formed wiring are drastically reduced (theoretically zero). That is, an essential disadvantage of sputtering film formation using a discharge gas such as argon is that gas molecules involved in the discharge mix into the film and become impurities in the wiring. The mixed impurities increase the wiring resistance and cause electromigration. For this reason, it was common to evaluate the technique of sputtering itself as saying, "In the coming 16M and 64M era, we will have to step down as the leading role in wiring technology."

【0019】一方、集積回路の配線材料は、前述の通り
低抵抗化という課題を抱えている。本願の発明者は、上
記Alよりスパッタ率の大きな材料であるCu,Ag,
Au等がいずれもAlより低抵抗の材料であることに気
が付いた。即ち、Auは2.35μΩcm、Cuは1.
67μΩcm、Agは1.59μΩcmである。また、
「1993年電気化学協会シンポジウム予稿集」の第2
7頁1−2行には、Cu系がAl系より約60倍のエレ
クトロマイグレーション耐性が得られる見通しであると
の報告もなされている。
On the other hand, the wiring material of the integrated circuit has a problem of low resistance as described above. The inventor of the present application has reported that Cu, Ag,
It has been noticed that Au and the like are materials having lower resistance than Al. That is, Au is 2.35 μΩcm, and Cu is 1.35 μΩcm.
67 μΩcm, Ag is 1.59 μΩcm. Also,
The second of "Proceedings of the 1993 Electrochemical Society Symposium"
At page 7, line 1-2, it is also reported that the Cu-based material is expected to have about 60 times the electromigration resistance than the Al-based material.

【0020】本願の発明者は、これらの事情が機を一に
して次世代の配線技術を可能性を指摘していると解釈し
た。即ち、材料面では従来のAlに代えCu,Ag,A
u等の材料を使用し、プロセス面では上記自己維持型の
スパッタ放電を採用すれば、不純物が少なく、配線抵抗
が低減され、高マイグレーション耐性の配線が得られる
こととなり、サブハーフミクロンをにらんだ配線技術と
して理想的なものになる。
The inventor of the present application has interpreted that these circumstances have taken the opportunity to point out the possibility of the next generation wiring technology. That is, in terms of material, Cu, Ag, A is used instead of conventional Al.
If a material such as u is used and the above-described self-sustained type sputter discharge is used in the process, impurities are reduced, wiring resistance is reduced, and wiring with high migration resistance is obtained. It will be ideal as a wiring technology.

【0021】さて次に、前述の図1のスパッタ装置を使
用して、本実施例の配線方法を具体的に説明する。ま
ず、ゲートバルブ6を閉じた状態にして予備室4に基板
10を搬入し、予備室出入りバルブ41を閉じるととも
に予備室排気系5により予備室4の内部を所定の真空度
まで排気する。また、ガス導入系3によりスパッタ成膜
室1に放電用ガス(例えばアルゴン)を導入し、マグネ
トロン陰極13と基板ホルダー12との間に必要な電圧
を印加して放電用ガスを使用した従来と同様のスパッタ
放電を生じさせる。
Next, the wiring method of this embodiment will be described in detail using the above-described sputtering apparatus shown in FIG. First, the substrate 10 is carried into the preparatory chamber 4 with the gate valve 6 closed, the preparatory chamber in / out valve 41 is closed, and the preparatory chamber exhaust system 5 exhausts the inside of the preparatory chamber 4 to a predetermined degree of vacuum. Further, a gas for discharge (for example, argon) is introduced into the sputtering film forming chamber 1 by the gas introduction system 3 and a necessary voltage is applied between the magnetron cathode 13 and the substrate holder 12 to use the gas for discharge. A similar sputter discharge is generated.

【0022】 次に、ガス導入系3のコンダクタンスバ
ルブを閉じてガスの供給を止め、再度排気を行い、1×
10 −5Torr以下の真空度に保持する。このような
ガス供給停止及び排気の後も、放電は前述のメカニズム
により維持される。即ち、放電は自己維持型となって継
続する。そして、放電状態が安定した後、ゲートバルブ
6を開いて基板10をスパッタ成膜室1内に搬入し、基
板ホルダー12上に配置して自己維持型スパッタ放電に
より成膜を行う。そして、ターゲット11の材料として
は、Cu,Ag,Au又はこれらいずれかの合金等から
適宜選択される。即ち、上記自己維持型スパッタ放電が
可能な程度の大きなスパッタ率を持ち、低抵抗でマイグ
レーション耐性に優れた材料がターゲット材料として採
用される。
Next, the conductance valve of the gas introduction system 3 is closed, the supply of gas is stopped, and the gas is exhausted again.
The degree of vacuum is maintained at 10 −5 Torr or less. Even after the gas supply is stopped and the gas is exhausted, the discharge is maintained by the above-described mechanism. That is, the discharge continues as a self-sustaining type. Then, after the discharge state is stabilized, the gate valve 6 is opened, the substrate 10 is carried into the sputtering film forming chamber 1, and is placed on the substrate holder 12, and the film is formed by self-sustained sputter discharge. The material of the target 11 is appropriately selected from Cu, Ag, Au, an alloy thereof, or the like. That is, a material having a large sputtering rate that allows the self-sustained sputter discharge and having low resistance and excellent migration resistance is used as the target material.

【0023】尚、上述のように成膜された導電材料は、
適宜露光,エッチング等の工程を経て配線がパターニン
グされることは勿論である。上述のように、放電用ガス
を使用した従来と同様のスパッタ放電を最初に生じさせ
るのは、言うまでもなく最初から自己維持型スパッタ放
電を動作させるのが困難だからである。この場合も、放
電用ガスを使用した放電の動作中基板10はスパッタ成
膜室1から隔離された予備室4中に配置されているの
で、放電用ガスによる基板の汚染が完全に防止されてい
る。
The conductive material formed as described above is:
It goes without saying that the wiring is patterned through appropriate steps such as exposure and etching. As described above, the reason why a sputter discharge similar to the conventional one using a discharge gas is first generated is, of course, because it is difficult to operate a self-sustained sputter discharge from the beginning. Also in this case, since the substrate 10 is disposed in the preliminary chamber 4 isolated from the sputter deposition chamber 1 during the operation of the discharge using the discharge gas, the contamination of the substrate by the discharge gas is completely prevented. I have.

【0024】また、スパッタ成膜室1内にシャッタ機構
を備えた装置も好適に採用される。即ち、スパッタ成膜
室1内に配置された基板10を被うようにして、ターゲ
ット11から基板10を見通せないようにしてシャッタ
を配置させることのできる機構を備えると好適である。
シャッタ機構を備えた装置の場合には、基板10は当初
からスパッタ成膜室1に搬入されるようにしてもよい。
この場合、当初行われる放電用ガスを使用したスパッタ
放電の動作中は、当該シャッタを閉じた状態にし、自己
維持型スパッタ放電に移行した後、シャッタを開いてス
パッタ成膜を行うようにすると上記同様良い結果が得ら
れる。
An apparatus having a shutter mechanism in the sputtering film forming chamber 1 is also preferably employed. That is, it is preferable to provide a mechanism capable of covering the substrate 10 arranged in the sputtering film forming chamber 1 and disposing the shutter so that the substrate 10 cannot be seen from the target 11.
In the case of an apparatus having a shutter mechanism, the substrate 10 may be carried into the sputter deposition chamber 1 from the beginning.
In this case, during the operation of the initially performed sputter discharge using the discharge gas, the shutter is closed, and after shifting to the self-sustained type sputter discharge, the shutter is opened to perform sputter deposition. Good results are obtained as well.

【0025】次に、本願の請求項2の発明の実施例につ
いて補足的に説明する。従来の技術において説明したよ
うに、最近の集積回路は、アスペクト比2を超える深い
穴や溝を導電材料で埋め込むような配線を行う必要性が
増している。請求項2の発明は、このような埋め込み配
線に請求項1の発明を利用するものである。
Next, an embodiment of the second aspect of the present invention will be supplementarily described. As described in the related art, in recent integrated circuits, there is an increasing need to perform wiring such that deep holes or grooves having an aspect ratio exceeding 2 are filled with a conductive material. The invention of claim 2 utilizes the invention of claim 1 for such an embedded wiring.

【0026】本願の発明者の研究によると、従来の一般
的なスパッタ放電が高アスペクト比の穴又は溝の埋め込
みに不適であった主な原因は、放電用ガス分子によるス
パッタ原子の散乱であることが判明した。即ち、スパッ
タされたターゲットの材料は基板に向かって放電空間を
飛行していくが、放電空間には多数の放電用ガス分子が
存在していて、その放電用ガス分子によりスパッタ原子
は散乱されてしまう。特に、穴や溝の埋め込みの場合に
は、穴や溝にめがけてスパッタ原子が飛行してきても、
その穴や溝の上空に放電用ガス分子が存在すると、これ
により散乱されて穴や溝の内部に達するのが困難になっ
てしまう。
According to the study of the inventor of the present invention, the main cause of the fact that conventional general sputter discharge is not suitable for filling holes or grooves having a high aspect ratio is scattering of sputter atoms by discharge gas molecules. It has been found. That is, the material of the sputtered target flies in the discharge space toward the substrate, but a large number of discharge gas molecules are present in the discharge space, and the sputtered atoms are scattered by the discharge gas molecules. I will. In particular, in the case of embedding a hole or groove, even if sputtered atoms fly toward the hole or groove,
If the discharge gas molecules are present above the holes or grooves, the gas molecules are scattered by the discharge gas molecules, making it difficult to reach the inside of the holes or grooves.

【0027】しかしながら、前述のように自己維持型ス
パッタ放電はスパッタされたターゲット材料の電離のみ
で放電が維持されるため、放電空間にはアルゴン等の放
電用ガス分子は存在しない。原理的には、零である。従
って、上記のような放電用ガス分子によるスパッタ原子
の散乱は無くなり、穴又は溝にめがけて飛んできたスパ
ッタ原子は、そのまま確実に穴又は溝の内部に達して堆
積する。この結果、高アスペクト比の穴又は溝を確実に
埋め込み配線することが可能となる。さらに、この方法
によれば、コリメートスパッタのように飛行途中でスパ
ッタ原子を損失させる部材が存在しないので、効率がよ
く、高スループットが期待できる。
However, as described above, in the self-sustained sputter discharge, the discharge is maintained only by ionization of the sputtered target material, and therefore, there is no discharge gas molecule such as argon in the discharge space. In principle, it is zero. Therefore, the scattering of the sputtered atoms by the discharge gas molecules as described above is eliminated, and the sputtered atoms flying toward the hole or groove surely reach the inside of the hole or groove and deposit. As a result, it is possible to reliably bury the high aspect ratio holes or grooves and wire them. Furthermore, according to this method, there is no member that loses sputter atoms during flight, such as collimated sputter, so that high efficiency and high throughput can be expected.

【0028】次に、請求項3の発明の実施例について補
足的に説明する。実は一般に知られていないことである
が、上記自己維持型スパッタ放電は、スパッタされた材
料のみで放電を維持しようとするため放電電流が相当程
度大きくならざるを得ず、これが実用上意外な欠点にな
る。即ち、集積回路の配線では、膜厚は一般に0.5〜
1μm程度である。そして、基板の搬送やシャッターの
駆動等の装置の機械的運動の制御性の点からいうと、必
要な精度での制御が可能な膜作製時間は1秒以上であ
り、それ以下では必要な精度で再現性を確保するのが困
難である。さらに、膜厚分布の点からいうと、±5%の
以下の均一性が望まれる。これらの事情から、制御可能
な成膜速度は、大体3μm/分程度以下である。
Next, an embodiment of the third aspect of the present invention will be supplementarily described. As a matter of fact, it is not generally known that the self-sustained sputter discharge requires a considerably large discharge current in order to maintain the discharge with only the sputtered material, which is a disadvantage that is unexpected in practical use. become. That is, in the wiring of an integrated circuit, the film thickness is generally 0.5 to
It is about 1 μm. From the viewpoint of controllability of the mechanical movement of the apparatus, such as the transfer of the substrate and the drive of the shutter, the film production time that can be controlled with the required accuracy is 1 second or more. And it is difficult to ensure reproducibility. Further, from the viewpoint of the film thickness distribution, a uniformity of ± 5% or less is desired. Under these circumstances, the controllable film forming rate is about 3 μm / min or less.

【0029】スパッタ法による薄膜作成を行う際に成膜
速度に影響を与える要因としては、(1)ターゲットと
基板の幾何学的相対的位置関係,(2)ターゲットに投
入する電力密度(或いはターゲット印加電圧とターゲッ
ト面電流密度),(3)スパッタ圧力(ガス圧力),の
三項である。このうち、自己維持型スパッタ放電では、
アルゴン等の放電用ガスが存在しない状態で行うので、
(3)のスパッタ圧力については考慮の必要がない。
Factors that affect the deposition rate when a thin film is formed by sputtering are (1) the geometric relative positional relationship between the target and the substrate, and (2) the power density applied to the target (or the target). (Applied voltage and target surface current density) and (3) sputtering pressure (gas pressure). Of these, self-sustaining sputter discharge
Since it is performed in the absence of a discharge gas such as argon,
There is no need to consider the sputtering pressure of (3).

【0030】そして、成膜速度が大きすぎる場合には、
第一要因であるターゲットと基板の相対的位置関係を変
更して、ターゲットと基板の間隔を大きくすることによ
り成膜速度を低減することができる。しかし、ターゲッ
トと基板の間隔を大きくしすぎると、膜厚分布の均一性
が劣化する可能性がある。また、基板に付着しない膜が
スパッタ室等の壁面や室内構造物の表面に多く付着する
ようになり、ターゲットから取り出すスパッタ材料の有
効利用率が悪化するとともに、不要な被膜が剥離してゴ
ミの発生源となり易くなる。ゴミ(微粒子)は集積回路
の製造工程で最も嫌われる。このような理由により、タ
ーゲットと基板の間隔を大きくして性膜速度を低くする
方策は非現実的である。結局、実用的な成膜速度の調整
手段は、(2)のターゲット面における電力密度或いは
電流密度の制御ということになる。
When the film forming speed is too high,
By changing the relative positional relationship between the target and the substrate, which is the first factor, and increasing the distance between the target and the substrate, the deposition rate can be reduced. However, if the distance between the target and the substrate is too large, the uniformity of the film thickness distribution may be degraded. In addition, a large amount of the film that does not adhere to the substrate adheres to the wall surface of the sputtering chamber or the like or the surface of the indoor structure, thereby deteriorating the effective utilization rate of the sputter material taken out of the target, and peeling off an unnecessary film to remove dust. It becomes easy to be a source. Dust (fine particles) are most hated in the integrated circuit manufacturing process. For these reasons, it is impractical to increase the distance between the target and the substrate to lower the film speed. After all, a practical means for adjusting the film formation rate is the control of the power density or the current density on the target surface in (2).

【0031】ここで、前述の「第40回応用物理学関係
連合講演会講演予稿集No.2,393頁」に、「自己
維持スパッタは臨界電流値8.5A以上で形成され」と
記載されているように、自己維持型スパッタ放電におけ
る放電電流の一つの下限値は8.5Aである。しかしな
がら、発明者らの検討によれば、8.5Aの電流を大き
く上回る電流で放電させて配線を行った場合、上記3μ
m/分を大きく上回る成膜速度となり、集積回路の配線
用としては殆ど不適なものになってしまうことが判明し
た。
Here, in the above-mentioned "Preliminary Lectures of the 40th Lecture Meeting on Applied Physics, No. 2, page 393", it is described that "self-sustaining sputter is formed at a critical current value of 8.5 A or more". As described above, one lower limit of the discharge current in the self-sustained sputter discharge is 8.5A. However, according to the study by the inventors, when the wiring is performed by discharging with a current much larger than the current of 8.5 A, the above 3 μm is required.
It has been found that the film formation speed is much higher than m / min, which is almost unsuitable for wiring of integrated circuits.

【0032】その後の発明者らの検討によると、放電電
流密度(ターゲットに流れる電流をそのターゲットの表
面積で割った値)を100ミリアンペア以下にすれば、
制御可能なより好ましい成膜速度になることが判明し
た。勿論、成膜速度は、電流密度だけではなく、堆積さ
せる材料や下地の状態等によって変わるから、この値以
上の電流密度でも大丈夫な場合もあるが、この値以下に
放電を保持すれば、膜厚の制御性が確実に確保でき、集
積回路の配線用に充分実用可能である。尚、上記説明は
電流密度の制御例であるが、放電電圧(ターゲット印加
電圧)を調整して電力密度を制御するやり方もある。
According to the study by the inventors, if the discharge current density (the value obtained by dividing the current flowing through the target by the surface area of the target) is set to 100 mA or less,
It has been found that a more controllable film deposition rate can be obtained. Of course, the film formation speed depends not only on the current density but also on the material to be deposited and the state of the underlayer, etc.Therefore, a current density higher than this value may be sufficient. Thickness controllability can be ensured, and it is sufficiently practical for wiring of integrated circuits. Although the above description is an example of controlling the current density, there is also a method of controlling the power density by adjusting the discharge voltage (target applied voltage).

【0033】次に、請求項5の発明の実施例について説
明する。図2は、請求項5の発明の実施例を説明する平
面概略図である。請求項5の発明は、請求項1,2,3
又は4の方法を実施するのに適したマルチチャンバー基
板処理装置の例であり、図2に示すように、スパッタ成
膜室1と、スパッタ成膜室1におけるスパッタ成膜の前
又は後に行われる処理を行う処理室7と、スパッタ成膜
室1と処理室7との間に介在された予備室4とを備えて
いる。例えば、Si基板上にCu配線膜を形成させる場
合、下地のSi中へのCuの拡散等を防止するため、C
u配線に先立ちチタンナイトライド等の薄膜を薄く堆積
させる場合がある。このような場合、図2に示す処理室
7の一つは、チタンナイトライドをCVD法等により堆
積させるよう構成される。また、配線材料の堆積後、平
坦化等のため加熱により堆積膜をリフローさせる必要が
ある場合は、処理室7の一つが所定の加熱機構を持った
ものに構成される。
Next, an embodiment of the invention will be described. FIG. 2 is a schematic plan view for explaining an embodiment of the present invention. The invention of claim 5 is the invention of claims 1, 2, 3
Or a multi-chamber substrate processing apparatus suitable for carrying out the method 4; as shown in FIG. 2, a sputter film forming chamber 1 is performed before or after the sputter film formation in the sputter film forming chamber 1 It has a processing chamber 7 for performing processing, and a preliminary chamber 4 interposed between the sputter deposition chamber 1 and the processing chamber 7. For example, when a Cu wiring film is formed on a Si substrate, C is used to prevent diffusion of Cu into underlying Si.
Before the u wiring, a thin film of titanium nitride or the like may be deposited thinly. In such a case, one of the processing chambers 7 shown in FIG. 2 is configured to deposit titanium nitride by a CVD method or the like. If it is necessary to reflow the deposited film by heating after the deposition of the wiring material for flattening or the like, one of the processing chambers 7 is configured to have a predetermined heating mechanism.

【0034】図2に示すマルチチャンバー基板処理装置
の一つの特徴は、中央に配置された予備室4を共通にし
てその周りに複数の処理室7を配置している点である。
このようなレイアウトによれば、空間が効果的に節約さ
れるとともに搬送系が複雑にならないので装置全体が簡
略化される。尚、予備室4には二つのロードロック室8
が隣接して並設されており、基板はロードロック室8を
経由して予備室4に出入りするようになっている。各々
の室の境界には不図示のゲートバルブが配置されてい
て、処理中には適宜ゲートバルブが閉じられ、スパッタ
成膜室1や各処理室7を相互に独立した雰囲気とする。
これによって、各室相互の雰囲気の干渉に起因した汚染
を防止している。
One of the features of the multi-chamber substrate processing apparatus shown in FIG. 2 is that a plurality of processing chambers 7 are arranged around a common pre-chamber 4 arranged in the center.
According to such a layout, space is effectively saved, and the entire apparatus is simplified because the transport system is not complicated. The spare room 4 has two load lock rooms 8.
Are arranged adjacent to each other, and the substrate enters and leaves the preliminary chamber 4 via the load lock chamber 8. A gate valve (not shown) is disposed at the boundary between the respective chambers. The gate valve is appropriately closed during the processing, so that the sputter deposition chamber 1 and the respective processing chambers 7 have an independent atmosphere.
This prevents contamination due to interference between the atmospheres of the respective rooms.

【0035】また、スパッタ成膜室1の構成やスパッタ
成膜室1と予備室4との動作関係は、前述の図1に示す
実施例の場合と同様である。図2に示す基板処理装置に
よれば、請求項1,2,3又は4に示された工程ととも
にその前後の必要な工程を連続的にかつ効率よく実施す
ることでき、極めて生産性の高いプロセスを可能にす
る。
The structure of the sputter deposition chamber 1 and the operational relationship between the sputter deposition chamber 1 and the preliminary chamber 4 are the same as those in the embodiment shown in FIG. According to the substrate processing apparatus shown in FIG. 2, it is possible to continuously and efficiently carry out necessary steps before and after the steps described in claim 1, 2, 3, or 4, and to achieve a process with extremely high productivity. Enable.

【0036】また、図1又は図2に示す装置を使用した
配線において、ゲートバルブを開いた状態でスパッタ成
膜を行うようにしてもよい。即ち、自己維持型スパッタ
放電では放電用ガスが元々存在しないので、ゲートバル
ブを開いた状態で成膜を行っても放電用ガスの漏洩等の
心配が無い。この場合、ゲートバルブを開いた状態でス
パッタ成膜を行うようにすると、以下のようなメリット
がある。即ち、まず第一に、スパッタ成膜室は専用の排
気ポンプで通常排気されるが、ゲートバルブを開いた状
態にすると、スパッタ成膜室は専用のポンプの他に予備
室の排気ポンプによっても排気されるため、スパッタ成
膜室の実効排気速度が大きくなり、成膜中の真空のバッ
クグラウンド圧力が低下して高品質の薄膜が形成でき
る。第二に、ゲートバルブが開いているので、成膜後基
板を予備室に搬送する際にゲートバルブ開閉の動作をす
る必要がない。このため、開閉に要する時間が省かれ、
装置全体としての生産性が向上する。特に、大量の基板
を高速で連続処理する必要があるような場合、ゲートバ
ルブの開閉動作無しに順次基板を搬出入できる本願発明
の構成は、大変な意義がある。
Further, in wiring using the apparatus shown in FIG. 1 or FIG. 2, sputtering film formation may be performed with the gate valve opened. That is, since the discharge gas is not originally present in the self-sustained sputter discharge, there is no fear of the discharge gas leaking even if the film formation is performed with the gate valve opened. In this case, there are the following merits when performing sputter film formation with the gate valve opened. That is, first of all, the sputter deposition chamber is usually evacuated by a dedicated exhaust pump, but when the gate valve is opened, the sputter deposition chamber can be exhausted by the spare pump in addition to the dedicated pump. Since the gas is evacuated, the effective evacuation speed of the sputter deposition chamber is increased, and the background pressure of the vacuum during the deposition is reduced, so that a high quality thin film can be formed. Second, since the gate valve is open, there is no need to open and close the gate valve when transporting the substrate to the preliminary chamber after film formation. This saves time for opening and closing,
The productivity of the entire device is improved. In particular, when it is necessary to continuously process a large number of substrates at a high speed, the configuration of the present invention that can sequentially carry in and out substrates without opening and closing the gate valve is very significant.

【0037】[0037]

【発明の効果】以上説明したように、本願の請求項
記載の配線方法によれば、スパッタされたターゲットの
材料のみで放電を維持しつつ配線材料の堆積がされるの
で、放電用ガスが不純物として配線材料中に混入するこ
とが無くなり、その結果、配線抵抗が低減され、高マイ
グレーション耐性の配線が得られ、サブハーフミクロン
をにらんだ次世代配線技術として理想的なものになる。
また、成膜速度が制御可能な範囲内に抑えられるので、
膜厚の制御性,再現性が確実に確保でき、これらの方法
の実用化に大きく役立つ。また、請求項に記載の埋め
込み配線方法によれば、上記請求項の効果に加え、放
電用ガス分子によるスパッタ材料の散乱は無く、穴又は
溝にめがけて飛んできたスパッタ材料はそのまま確実に
穴又は溝の内部に達して堆積するので、高アスペクト比
の穴又は溝を確実に埋め込み配線することが可能とな
る。従って、多層配線構造等が駆使される今後の集積回
路の配線にとって最適なものとなる。また、請求項
記載の方法によれば、上記請求項1又は2に記載の効果
に加え、放電用ガスを使用した放電の動作中基板はスパ
ッタ成膜室から隔離された予備室中に配置されているの
で、放電用ガスによる基板の汚染が完全に防止され、放
電用ガスを使用した放電を最初に行う場合でも、放電用
ガス分子の混入による高抵抗化や低マイグレーション耐
性化等の問題が回避される。さらに、請求項に記載の
基板処理装置によれば、請求項1,2又は3に示された
工程とともにその前後の必要な工程を連続的にかつ効率
よく実施することでき、極めて生産性の高いプロセスを
可能にする。そして、スパッタ成膜室と予備室との間の
ゲートバルブは自己維持型スパッタが行われる際には開
かれるので、スパッタ成膜室の実効排気速度が大きくな
って高品質の薄膜が形成できるとともに、開閉に要する
時間が省かれ装置全体としての生産性が向上する。
As described above, according to the wiring method of the first aspect of the present invention, since the wiring material is deposited while maintaining the discharge only with the sputtered target material, the discharge gas Is not mixed into the wiring material as an impurity. As a result, the wiring resistance is reduced, and a wiring having high migration resistance is obtained, which is ideal as a next-generation wiring technology in view of sub-half microns.
Also, since the deposition rate can be kept within a controllable range,
The controllability and reproducibility of the film thickness can be reliably ensured, which greatly contributes to the practical use of these methods. According to the buried wiring method of the second aspect , in addition to the effect of the first aspect , there is no scattering of the sputtered material by the discharge gas molecules, and the sputtered material flying toward the hole or the groove is directly assured. The hole or groove reaches the inside of the hole or groove and is deposited, so that the hole or groove with a high aspect ratio can be reliably embedded and wired. Therefore, it will be optimal for the wiring of an integrated circuit in the future in which a multilayer wiring structure or the like is used. According to the third aspect of the present invention, in addition to the effect of the first or second aspect , during the operation of the discharge using the discharge gas, the substrate is placed in the preliminary chamber isolated from the sputter deposition chamber. Since it is arranged, the contamination of the substrate by the discharge gas is completely prevented, and even when the discharge using the discharge gas is performed first, high resistance and low migration resistance due to mixing of the discharge gas molecules can be achieved. The problem is avoided. Further, according to the substrate processing apparatus of the fourth aspect , it is possible to continuously and efficiently perform the necessary steps before and after the steps described in the first, second, and third aspects, and to achieve extremely high productivity. Enable high process. Since the gate valve between the sputter deposition chamber and the preliminary chamber is opened when self-sustained sputtering is performed, the effective pumping speed of the sputter deposition chamber increases, and a high-quality thin film can be formed. In addition, the time required for opening and closing is eliminated, and the productivity of the entire apparatus is improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本願発明の配線方法を実施するための基板処理
装置の概略を説明する正面図である。
FIG. 1 is a front view schematically illustrating a substrate processing apparatus for carrying out a wiring method according to the present invention.

【図2】請求項5の発明の実施例を説明する平面概略図
である。
FIG. 2 is a schematic plan view illustrating an embodiment of the invention according to claim 5;

【符号の説明】[Explanation of symbols]

1 スパッタ成膜室 2 成膜室排気系 3 ガス導入系 4 予備室 5 予備室排気系 6 ゲートバルブ 7 処理室 DESCRIPTION OF SYMBOLS 1 Sputter film formation room 2 Film formation room exhaust system 3 Gas introduction system 4 Preliminary room 5 Preliminary room exhaust system 6 Gate valve 7 Processing room

───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡林 秀和 東京都港区芝5丁目7番1号日本電気株 式会社内 (72)発明者 木下 啓藏 東京都港区芝5丁目7番1号日本電気株 式会社内 (72)発明者 麻蒔 立男 東京都八王子市絹ヶ丘2丁目56番10号 (72)発明者 細川 直吉 東京都府中市四谷5丁目8番1号日電ア ネルバ株式会社内 (56)参考文献 特開 昭54−149338(JP,A) 特開 平3−95952(JP,A) 特開 平4−221072(JP,A) 特表 平5−507963(JP,A) Surface and Coati ng Technology,49, (1991),pp.290−292 Proc.8th Int.Vac. Cong.,1980,Le Vide,S uppl.201,pp.11−14 第40回応用物理学関係連合講演会講演 予稿集 No.2,p.393,29a−R −12 (58)調査した分野(Int.Cl.6,DB名) H01L 21/203 C23C 14/35 H01L 21/3205 H01L 21/822 H01L 27/04 H01L 21/28 - 21/288 H01L 21/44 - 21/445 H01L 29/40 - 29/43 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Hidekazu Okabayashi 5-7-1 Shiba, Minato-ku, Tokyo Inside NEC Corporation (72) Inventor Keizo Kinoshita 5-7-1 Shiba, Minato-ku, Tokyo NEC Corporation (72) Inventor Tatsuo Asama 2-56-10 Kinugaoka, Hachioji-shi, Tokyo (72) Inventor Naokichi Hosokawa 5-81, Yotsuya, Fuchu-shi, Tokyo Nidec Anelva shares In-company (56) References JP-A-54-149338 (JP, A) JP-A-3-95952 (JP, A) JP-A-4-2211072 (JP, A) Table 5-5-507963 (JP, A) ) Surface and Coating Technology, 49, (1991), pp. 290-292 Proc. 8th Int. Vac. Cong. , 1980, Le Video, Suppl. 201 pp. 11-14 Proceedings of the 40th Alliance Lecture Meeting on Applied Physics 2, p. 393, 29a-R-12 (58) Fields investigated (Int. Cl. 6 , DB name) H01L 21/203 C23C 14/35 H01L 21/3205 H01L 21/822 H01L 27/04 H01L 21/28-21 / 288 H01L 21/44-21/445 H01L 29/40-29/43

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 基板表面に微細回路を形成して集積回路
を製作する際に行われる配線方法であって、配線すべき
基板を真空室内に配置し、配線すべき材料から構成され
たターゲットを当該真空室内に配置し、当該ターゲット
を臨む空間に所定の電界及び磁界を設定してその空間に
スパッタ放電を生じさせ、そのスパッタ放電をスパッッ
タされたターゲットの材料の電離のみで維持するととも
に、ターゲット電流密度を1平方センチメートルあたり
100ミリアンペア以下に抑えながら、スパッタされた
ターゲットの材料を前記基板表面に到達させて被着させ
る工程を含むことを特徴とする集積回路の配線方法。
1. A wiring method performed when forming a fine circuit on a substrate surface to manufacture an integrated circuit, wherein a substrate to be wired is placed in a vacuum chamber, and a target made of a material to be wired is mounted. Placed in the vacuum chamber, set a predetermined electric field and magnetic field in the space facing the target to generate sputter discharge in that space, and maintain the sputter discharge only by ionization of the material of the sputtered target, A method of interconnecting an integrated circuit, comprising the step of causing a sputtered target material to reach and adhere to the substrate surface while keeping the current density at or below 100 milliamps per square centimeter.
【請求項2】 前記基板の表面には所定の穴又は溝が形
成されており、前記スパッタされたターゲットの材料を
前記基板の表面に到達させて前記穴又は溝を埋め込み配
線することを特徴とする請求項記載の集積回路の配線
方法。
2. A predetermined hole or groove is formed on a surface of the substrate, and the sputtered target material is allowed to reach the surface of the substrate to bury and fill the hole or groove. The wiring method for an integrated circuit according to claim 1 .
【請求項3】 請求項1又は2に記載の方法であって、
スパッタ成膜室と、スパッタ成膜室の内部を排気する成
膜室排気系と、スパッタ成膜室に放電用ガスを導入する
ガス導入系と、スパッタ成膜室に隣接して配置された予
備室と、予備室の内部を排気する予備室排気系と、スパ
ッタ成膜室と予備室との間の出入り口を閉じて隔離する
ゲートバルブとを備えた基板処理装置を使用し、予備室
内に基板を配置して予備室内を排気するとともにゲート
バルブが閉じた状態でスパッタ成膜室に放電用ガスを導
入して放電用ガスによるスパッタ放電を生じさせ、しか
るのちに放電用ガスの供給を停止するとともにスパッタ
成膜室の内部を排気し、スパッタ成膜室の内部が所定の
真空度以下に達した状態でスパッタ材料のみによる放電
を維持させ、その後ゲートバルブを開いて基板をスパッ
タ成膜室内に搬入してスパッタ成膜する工程を含むこと
を特徴とする方法。
3. The method according to claim 1 or 2 , wherein
A sputter film forming chamber, a film forming chamber exhaust system for exhausting the inside of the sputter film forming chamber, a gas introducing system for introducing a discharge gas into the sputter film forming chamber, and a spare disposed adjacent to the sputter film forming chamber. A substrate processing apparatus including a chamber, a pre-chamber exhaust system for exhausting the inside of the pre-chamber, and a gate valve for closing and isolating an entrance between the sputter film formation chamber and the pre-chamber is used. Is disposed and the preparatory chamber is evacuated, and a discharge gas is introduced into the sputter deposition chamber with the gate valve closed to cause sputter discharge by the discharge gas, and thereafter, the supply of the discharge gas is stopped. At the same time, the inside of the sputter deposition chamber is evacuated, and the discharge of only the sputtered material is maintained in a state where the inside of the sputter deposition chamber has reached a predetermined degree of vacuum or less. Then, the gate valve is opened to put the substrate into the sputter deposition chamber. Carry in Method characterized by comprising the step of sputtering Te.
【請求項4】 請求項1,2又は3に記載の方法に使用
される基板処理装置であって、スパッタ成膜室と、スパ
ッタ成膜室におけるスパッタ成膜の前又は後に行われる
処理を行う処理室と、スパッタ成膜室と処理室との間に
介在された予備室とを備え、前記スパッタ成膜室は、ス
パッタされた材料のみで放電が維持される自己維持型ス
パッタを行うものであり、さらに、スパッタ成膜室と予
備室との間にゲートバルブが設けられており、このゲー
トバルブは、前記自己維持型スパッタが行われる際には
開かれるものであることを特徴とするマルチチャンバー
基板処理装置。
4. A substrate processing apparatus used in the method according to claim 1, 2 or 3 , wherein a sputter deposition chamber and a process performed before or after the sputter deposition in the sputter deposition chamber are performed. A processing chamber, and a preliminary chamber interposed between the sputter deposition chamber and the processing chamber, wherein the sputter deposition chamber performs self-sustained sputtering in which discharge is maintained only by the sputtered material. And a gate valve is provided between the sputter deposition chamber and the preliminary chamber, and the gate valve is opened when the self-sustained sputtering is performed. Chamber substrate processing equipment.
JP5257512A 1993-09-22 1993-09-22 Wiring method for integrated circuit, wiring method for burying holes or grooves in integrated circuit, and multi-chamber substrate processing apparatus Expired - Fee Related JP2914644B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5257512A JP2914644B2 (en) 1993-09-22 1993-09-22 Wiring method for integrated circuit, wiring method for burying holes or grooves in integrated circuit, and multi-chamber substrate processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5257512A JP2914644B2 (en) 1993-09-22 1993-09-22 Wiring method for integrated circuit, wiring method for burying holes or grooves in integrated circuit, and multi-chamber substrate processing apparatus

Publications (2)

Publication Number Publication Date
JPH0794413A JPH0794413A (en) 1995-04-07
JP2914644B2 true JP2914644B2 (en) 1999-07-05

Family

ID=17307335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5257512A Expired - Fee Related JP2914644B2 (en) 1993-09-22 1993-09-22 Wiring method for integrated circuit, wiring method for burying holes or grooves in integrated circuit, and multi-chamber substrate processing apparatus

Country Status (1)

Country Link
JP (1) JP2914644B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6423192B1 (en) 1999-10-29 2002-07-23 Kabushiki Kaisha Toshiba Sputtering apparatus and film forming method

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4686008B2 (en) * 2000-05-31 2011-05-18 株式会社東芝 Sputtering target and Cu film and electronic device using the same
JP5439349B2 (en) * 2010-12-14 2014-03-12 株式会社東芝 Method for producing Cu film
JP5788785B2 (en) * 2011-01-27 2015-10-07 東京エレクトロン株式会社 Cu wiring forming method and film forming system

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54149338A (en) * 1978-05-15 1979-11-22 Anelva Corp Thin film forming method by sputtering
JPH0395952A (en) * 1989-09-07 1991-04-22 Fujitsu Ltd Device for manufacturing semiconductor device
WO1992007969A1 (en) * 1990-10-31 1992-05-14 International Business Machines Corporation Apparatus for depositing material into high aspect ratio holes
JPH0762251B2 (en) * 1990-12-21 1995-07-05 日電アネルバ株式会社 Multi-chamber sputtering equipment

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Proc.8th Int.Vac.Cong.,1980,Le Vide,Suppl.201,pp.11−14
Surface and Coating Technology,49,(1991),pp.290−292
第40回応用物理学関係連合講演会講演予稿集 No.2,p.393,29a−R−12

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6423192B1 (en) 1999-10-29 2002-07-23 Kabushiki Kaisha Toshiba Sputtering apparatus and film forming method

Also Published As

Publication number Publication date
JPH0794413A (en) 1995-04-07

Similar Documents

Publication Publication Date Title
US9991157B2 (en) Method for depositing a diffusion barrier layer and a metal conductive layer
US5561326A (en) Large scale integrated circuit device
US6538324B1 (en) Multi-layered wiring layer and method of fabricating the same
JP4021601B2 (en) Sputtering apparatus and film forming method
US6660135B2 (en) Staged aluminum deposition process for filling vias
US6743714B2 (en) Low temperature integrated metallization process and apparatus
US6033541A (en) Deposition process for coating or filling re-entry shaped contact holes
JPH0697660B2 (en) Thin film formation method
US5792522A (en) High density plasma physical vapor deposition
EP0799903A2 (en) Methods of sputtering a metal onto a substrate and semiconductor processing apparatus
US5227337A (en) Interconnection forming method
JPH10330932A (en) Sputtering device
US6106677A (en) Method of creating low resistance contacts in high aspect ratio openings by resputtering
JP2914644B2 (en) Wiring method for integrated circuit, wiring method for burying holes or grooves in integrated circuit, and multi-chamber substrate processing apparatus
Mei et al. Nonconformal Al via filling and planarization by partially ionized beam deposition for multilevel interconnection
US6726776B1 (en) Low temperature integrated metallization process and apparatus
JPH09171976A (en) Method and device for making coating film capable of thick film control adhere to side face and bottom part of high aspect ratio feature
KR20000003354A (en) Method of forming titanium film of semiconductor device
JPH10265949A (en) Formation of copper thin film
JPH06338502A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080416

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080416

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120416

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees