JP2913306B2 - Electronics - Google Patents
ElectronicsInfo
- Publication number
- JP2913306B2 JP2913306B2 JP1120682A JP12068289A JP2913306B2 JP 2913306 B2 JP2913306 B2 JP 2913306B2 JP 1120682 A JP1120682 A JP 1120682A JP 12068289 A JP12068289 A JP 12068289A JP 2913306 B2 JP2913306 B2 JP 2913306B2
- Authority
- JP
- Japan
- Prior art keywords
- ram card
- storage device
- turned
- power supply
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明はすでに汎用されている電子機器の、特に繰り
返しアクセスするRAMカードのようにメモリ機構などの
安全装置に関する。Description: BACKGROUND OF THE INVENTION The present invention relates to a security device such as a memory mechanism such as a RAM card which is already commonly used, and particularly a RAM card which is repeatedly accessed.
[従来の技術〕 一般に電子機器のメモリ装置は繰り返しアクセスをし
て、その都度ミスがあってはならない。万一誤動作が発
生すると、新しく加えたデータがミスになるならば被害
が少ないが、一般に誤動作につながるとメモリに蓄えら
れたデータすべてが、一瞬のうちに破壊される。特に集
積化されたIC回路によるRAMカードのような一瞬にして
アクセスするメモリ体にあっては、電源の供給装置に対
する対策が大きな問題となる。一般に電源端子(Vcc)
には、システムが電源オンの時には電圧が供給され、電
源オフの時は電圧が供給されておらず、システムの電源
がオンの時またRAMカードのアクセス中にRAMカードを抜
き出すと、RAMカードの回路破壊またはデータの消失が
発生する場合があった。2. Description of the Related Art In general, a memory device of an electronic apparatus repeatedly accesses a memory device, and a mistake must not be made each time. Should a malfunction occur, if newly added data results in a mistake, there is little damage, but in general, if a malfunction occurs, all data stored in the memory is destroyed in an instant. In particular, in the case of a memory device that is accessed instantaneously, such as a RAM card using an integrated IC circuit, measures against a power supply device become a major problem. Generally power supply terminal (Vcc)
When the system is powered on, no voltage is supplied when the system is powered off, and no voltage is supplied when the system is powered off.If the RAM card is removed while the system is powered on or accessing the RAM card, In some cases, circuit destruction or data loss occurred.
またシステムが電源オンの時はRAMカードの電源に常
にアクセス可能な電源を供給していた為無駄な電力を消
費しており、携帯に便利なコンパクトな形状にまとめる
には消費される電力が多いために弊害となっていた。In addition, when the system is powered on, the power supply of the RAM card was always supplied with accessible power, so wasteful power was consumed, and a lot of power was consumed to make it compact and portable. Because of this.
さらにシステムの電源がオフの時は、RAMカードの電
源Vccに電圧を供給していないのでRAMカード内蔵のリチ
ウム電池をRAMカードのデータ保持用に消費し、リチウ
ム電池の寿命が短かった。Furthermore, when the system was turned off, no voltage was supplied to the power supply Vcc of the RAM card, so the lithium battery built in the RAM card was consumed for holding data in the RAM card, and the life of the lithium battery was short.
第5図は従来の技術による回路の一例で、501はバッ
テリ、502はACアダプタ、503は電源部、504は電源制御
部、505はVcc端子に電力供給するトランジスタ、506は
中央制御装置(CPU)及び周辺回路、507,509はバッフ
ァ、508は双方向バッファである。FIG. 5 shows an example of a circuit according to the prior art, wherein 501 is a battery, 502 is an AC adapter, 503 is a power supply unit, 504 is a power supply control unit, 505 is a transistor for supplying power to the Vcc terminal, and 506 is a central control unit (CPU ) And peripheral circuits, 507 and 509 are buffers, and 508 is a bidirectional buffer.
[発明が解決しようとする課題] したがって、本発明の目的はシステムの電源がオンま
たは、RAMカードのアクセス中にRAMカードの抜き差しを
行ってもRAMカードの回路破壊もしくはデータの消失が
発生しない装置を提供することにあり、またRAMカード
をアクセスしない時に無駄な電流を削減し、RAMカード
内蔵のリチウム電池の消費を減らすことができる装置を
提供することにある。[Problem to be Solved by the Invention] Accordingly, an object of the present invention is to provide a device which does not cause the circuit destruction of the RAM card or the loss of data even if the power of the system is turned on or the RAM card is inserted and removed while accessing the RAM card. Another object of the present invention is to provide a device capable of reducing unnecessary current when the RAM card is not accessed and reducing the consumption of a lithium battery built in the RAM card.
[課題を解決するための手段] かかる目的を達成するため、本発明の電子機器は、着
脱可能に接続される記憶装置に電源を供給して情報の記
録及び/又は再生を行う電子機器に於いて、開閉可能に
設けられ、閉状態に於いて記憶装置の取り外しが禁止さ
れるとともに開状態に於いて記憶装置の取り外しが可能
となる蓋部材と、蓋部材の開閉状態を検出する蓋開閉検
出手段と、記憶装置に電源を供給するための電源供給端
子と、蓋開閉検出手段の検出結果が開状態となるとオフ
状態となる第1のスイッチ手段と、記憶装置に情報を記
録及び/又は再生中はオン状態となる第2のスイッチ手
段とを有し、第1と第2のスイッチ手段は、電源と電源
供給端子との間に並列に接続されてなることを特徴とす
る。[Means for Solving the Problems] In order to achieve the above object, an electronic apparatus according to the present invention is an electronic apparatus that records and / or reproduces information by supplying power to a detachably connected storage device. A lid member provided so as to be openable and closable, wherein the removal of the storage device is prohibited in the closed state and the storage device can be removed in the open state; and a lid open / close detection for detecting the open / closed state of the lid member. Means, a power supply terminal for supplying power to the storage device, first switch means which is turned off when the detection result of the lid opening / closing detection means is opened, and recording and / or reproducing information in the storage device There is provided a second switch means which is turned on inside, and the first and second switch means are connected in parallel between a power supply and a power supply terminal.
また、第1のスイッチ手段がオフ状態となった後、所
定量の情報の記録及び/又は再生を継続する第1の制御
手段を更に有することを特徴とする。Further, it is characterized by further comprising first control means for continuing recording and / or reproduction of a predetermined amount of information after the first switch means is turned off.
また、記憶装置に情報を記録及び/又は再生するため
の複数の信号端子と、信号端子に所定の信号を出力する
状態と信号端子をハイインピーダンスに設定する状態と
を切替可能なバッファ手段と、第1のスイッチ手段がオ
フ状態になると、第1の制御手段による所定量のアクセ
スの後バッファ手段をハイインピーダンス状態とする第
2の制御手段とを更に有することを特徴とする。A plurality of signal terminals for recording and / or reproducing information in and from a storage device; buffer means capable of switching between a state in which a predetermined signal is output to the signal terminal and a state in which the signal terminal is set to high impedance; A second control unit that sets the buffer unit to a high impedance state after a predetermined amount of access by the first control unit when the first switch unit is turned off.
また、第2のスイッチ手段は、記憶装置に情報を記録
及び/又は再生しないときはオフ状態となるべく構成さ
れたことを特徴とする。The second switch means is configured to be turned off when information is not recorded and / or reproduced in the storage device.
〔実施例] 第1図において本システムの処理を行うコンピュータ
の中央制御装置(CPU)及び周辺回路105である。バッフ
ァ106,108及び双方向バッファ107はCPUとRAMカードの間
に入れ互いに干渉しないようにするためのものである。
Q1は、RAMカードの電源Vccを制御するトランジスタであ
る。Q3は電源制御部により制御される。SW1は、RAMカー
ドを覆う蓋と連動して作動するスイッチである。RAMカ
ードを覆う蓋が開いている時にSWlとオフ、閉じていれ
はSW1はオンである。RAMカードは蓋が開いている時のみ
抜き差しできる。CD2,CD1はRAMカード装着検出用端子で
あり、RAMカード内部ではCD1とCD2が接続されている。Q
2は、Qlと同様RAMカードの電源Vccを制御するトランジ
スタでCPUにより制御される。電源部は、バッテリ101の
電圧から回路を動作させるための電圧を生成するための
回路である。ACアダプタ102は、バッテリに充電するた
めのものである。[Embodiment] FIG. 1 shows a central control unit (CPU) and a peripheral circuit 105 of a computer that performs processing of the present system. The buffers 106 and 108 and the bidirectional buffer 107 are provided between the CPU and the RAM card so as not to interfere with each other.
Q1 is a transistor that controls the power supply Vcc of the RAM card. Q3 is controlled by the power control unit. SW1 is a switch that operates in conjunction with a lid that covers the RAM card. SW1 is off when the lid that covers the RAM card is open, and SW1 is on when it is closed. The RAM card can be inserted and removed only when the lid is open. CD2 and CD1 are RAM card attachment detection terminals, and CD1 and CD2 are connected inside the RAM card. Q
Reference numeral 2 denotes a transistor for controlling the power supply Vcc of the RAM card similarly to Ql, which is controlled by the CPU. The power supply unit is a circuit for generating a voltage for operating the circuit from the voltage of the battery 101. The AC adapter 102 is for charging a battery.
RAMカード用コネクタは、本システムとRAMカードを結
ぶものである。The RAM card connector connects the system to the RAM card.
VBKは、本システムの電源のオン、オフに関わらず常
に供給されている電源である。またQ3のコレクタからCP
Uの割り込みNM1に信号が接続されている。また同時にCP
Uの入力ポートINで状態を読み取ることができる。VBK is a power supply that is always supplied regardless of whether the power of this system is on or off. Also from CP of Q3
A signal is connected to the interrupt NM1 of U. Also at the same time CP
The status can be read at the input port IN of U.
本システムが電源オフ中にRAMカードを抜き差しする
場合について説明すると、電源オフ中は常にQ2はオフに
なっている。RAMカードをRAMカードコネクタに差し込む
以前は、CD2とCD1の間が開放されているので、Q1はオフ
である。したがってRAMカードの電源Vccには電圧は現れ
ない。また本システムの電源オフ中はバッファ、双方向
バッファの電源がオフになっている。よってRAMカード
をRAMカード用コネクタに差し込む時は、RAMカードコネ
クタのどのピンにも電圧は現れない。Explaining the case where the RAM card is inserted and removed while the system is powered off, Q2 is always off while the system is powered off. Before inserting the RAM card into the RAM card connector, Q1 is off because the space between CD2 and CD1 is open. Therefore, no voltage appears at the power supply Vcc of the RAM card. While the power supply of the present system is off, the power supply of the buffer and the bidirectional buffer is off. Therefore, when the RAM card is inserted into the RAM card connector, no voltage appears on any pin of the RAM card connector.
RAMカードを差し込んだ後RAMカードを覆う蓋を閉じる
とSW1がオンする。このときQ3がオンならQ1がオンしてR
AMカードの電源Vccに電圧を供給する。After inserting the RAM card and closing the lid that covers the RAM card, SW1 turns on. At this time, if Q3 is on, Q1 turns on and R
Supply voltage to power supply Vcc of AM card.
RAMカードを抜く場合は先ずRAMカードを覆う蓋を開け
るとSW1がオフする。これによりQ3の状態にかかわらずQ
1はオフして、RAMカードの電源Vccに電圧は供給されな
い。したがってRAMカードを抜く時にはRAMカード用コネ
クタには電圧が現れていない。When removing the RAM card, first open the lid that covers the RAM card, and SW1 turns off. This makes Q independent of the state of Q3
1 is turned off, and no voltage is supplied to the power supply Vcc of the RAM card. Therefore, no voltage appears on the RAM card connector when the RAM card is removed.
よってRAMカードの抜き差しをする時は、RAMカードは
外部から影響を受けて回路破壊またはデータの消失は発
生しない。Therefore, when inserting or removing the RAM card, the RAM card is externally affected and does not cause circuit destruction or data loss.
次に本システムの電源がオンの時にRAMカードを抜き
差しし、カードのアクセスする場合について説明する。Next, a case will be described in which the RAM card is removed and inserted when the power of the present system is turned on to access the card.
RAMカードをRAMカードコネクタに差し込む以前は、CD
2とCD1の間が開放されているので、Q1はオフである。Before inserting the RAM card into the RAM card connector, the CD
Q1 is off because there is an open between 2 and CD1.
またCPU105は、IN端子のレベルがハイレベルの時はQ2
をオフする様にプログラムされているので、Vccには電
圧は現れない。さらにCPUは、IN端子がハイレベルの時
はバッファ、双方向バッファの/G端子をハイレベルにし
てバッファ、双方向バッファをハイインピーダンス状態
にする。したがってRAMカードをRAMカードコネクタに差
し込む時は、RAMカードコネクタのどのピンにも電圧が
現れない。When the level of the IN terminal is high, the CPU 105
Is programmed to turn off, so no voltage appears at Vcc. Further, the CPU sets the buffer when the IN terminal is at a high level, sets the / G terminal of the bidirectional buffer to a high level, and sets the bidirectional buffer to a high impedance state. Therefore, when inserting the RAM card into the RAM card connector, no voltage appears on any pin of the RAM card connector.
RAMカードを差し込んでからRAMカードを覆う蓋を閉じ
るとSW1がオンする。Q3がオンしていればQ1がオンしてR
AMカードのVccへ電源を供給する。Q1はRAMカードの記憶
内容を保持するのに足りるだけの電流を流す様にべース
電流を決定してあり、ベース電流は全体の消費電流に比
べて非常に少ない。After inserting the RAM card and closing the lid that covers the RAM card, SW1 turns on. If Q3 is on, Q1 is on and R
Supply power to Vcc of AM card. In Q1, the base current is determined so that a current sufficient to hold the stored contents of the RAM card is passed, and the base current is very small compared to the total current consumption.
このようにRAMカードには、RAMカードをRAMカードコ
ネクタに差込み、蓋を閉じるまではいかなる電圧も加え
られない。したがってRAMカードは、外部から影響をう
けて回路破壊、もしくは記憶データの消失はない。Thus, no voltage is applied to the RAM card until the RAM card is plugged into the RAM card connector and the lid is closed. Therefore, the RAM card is not affected by external influences and does not cause circuit destruction or loss of stored data.
CPUがRAMカードをアクセスする場合は、CPUはバッフ
ァ、双方向バッファの/G端子をロウレベルにしてこれら
をイネーブルにする。その後、CPUのPORT端子がロウに
なり、Q2のベース端子がロウとなり、Q2をオンする。Q2
のベース電流はRAMカードをアクセスする時に必要とす
る電流をRAMカードに供給できる様にQ1のベース電流の
数倍の電流を流している。When the CPU accesses the RAM card, the CPU sets the / G terminal of the buffer and the bidirectional buffer to low level to enable them. Thereafter, the PORT terminal of the CPU goes low, the base terminal of Q2 goes low, and Q2 is turned on. Q2
The base current is several times the base current of Q1 so that the current required for accessing the RAM card can be supplied to the RAM card.
RAMカードヘのアクセスが終了するとCPUはQ2をオフ
し、バッファ及び双方向バッファをディスエーブルにす
る。アクセスの為に必要な時以外はQ2にベース電流を流
さないようにして不要な電流の消費を無くしている。When the access to the RAM card is completed, the CPU turns off Q2 and disables the buffer and the bidirectional buffer. Unless it is necessary for access, the base current is not supplied to Q2 to eliminate unnecessary current consumption.
アクセス終了後にRAMカードを抜く場合は、RAMカード
を抜く為にRAMカードを覆う蓋を開けた時にQ1がオフす
る。When removing the RAM card after the access is completed, Q1 turns off when the lid that covers the RAM card is opened to remove the RAM card.
このとき既にQ2はオフになっているのでRAMカードの
電滞Vccはオフになる。At this time, since Q2 has already been turned off, the electric charge Vcc of the RAM card is turned off.
またバッファ、双方向バッファもディスエーブルにな
っているためRAMカード用コネクタのどのピンにも電圧
は現れていない。Also, since the buffer and bidirectional buffer are disabled, no voltage appears at any pin of the RAM card connector.
以上の様にRAMカードを抜く場合もRAMカードに外部か
ら影響を受けて回路破壊またはデータの消失はない。Even when the RAM card is removed as described above, there is no circuit destruction or data loss due to the external influence of the RAM card.
CPUがRAMカードをアクセス中にユーザがRAMカードを
抜こうとするとユーザは先ずRAMカードを覆うフタを開
ける。この時SW1がオフになるのでCPUのNMIがハイレベ
ルになりCPUに対して割り込みが発生する。If the user tries to remove the RAM card while the CPU is accessing the RAM card, the user first opens the lid covering the RAM card. At this time, since SW1 is turned off, the NMI of the CPU becomes high level, and an interrupt is generated for the CPU.
SW1がオフになりQ1がオフになってもアクセス中はQ2
がオンになっているのでRAMカードのアクセスは継続し
て可能である。CPUが割り込みを受け付けると必要最小
限のアクセスをした後に、RAMカードのアクセスを中止
してバッファ、双方向バッファをディスエーブルにす
る。さらにCPUはQ2をオフする。RAMカードを覆う蓋を開
けてからRAMカードを抜く迄の時間に比較してCPUがQ2を
オフする迄の時間は遥かに速いのでRAMカードを抜く時
には、RAMカード用コネクタには電圧が現れず、RAMカー
ドの回路破壊、データの消失は起こらない。Q2 during access even if SW1 turns off and Q1 turns off
Is turned on, so that access to the RAM card can be continued. When the CPU accepts the interrupt, it performs the minimum necessary access, stops access to the RAM card, and disables the buffer and bidirectional buffer. Further, the CPU turns off Q2. Since the time from when the lid to cover the RAM card is opened to when the CPU removes the RAM card is much faster than when the CPU turns off Q2, when removing the RAM card, no voltage appears on the RAM card connector. There is no RAM card circuit destruction or data loss.
電源制御部により制御されるQ3は本システムの電源が
オンしている時には常にオンしている。また本システム
の電源がオフしている時には、ACアダプタ102が接続さ
れていればQ3はオンになりACアダプタが接続されていな
けれはQ3はオフになる。第2図は本発明に使用するRAM
カードの内部の構成を示す図で、RAMカードの電源Vccに
電圧が供給されていればRAMカードに内蔵されたバック
アップ用のリチウム電池201は消費されない。202はVcc
から電力供給する時と、内部電池で供給する時の電源切
り替え回路、203はRAMである。Q3 controlled by the power control unit is always on when the power of this system is on. When the power of the present system is off, Q3 turns on if the AC adapter 102 is connected, and turns off if the AC adapter is not connected. FIG. 2 shows a RAM used in the present invention.
This is a diagram showing the internal structure of the card. If a voltage is supplied to the power supply Vcc of the RAM card, the backup lithium battery 201 built in the RAM card is not consumed. 202 is Vcc
A power supply switching circuit 203 for supplying power from the power supply and for supplying power from an internal battery is a RAM.
第3図はRAMカードアクセスの手順を示すフローチャ
ートで、IN端子がハイレベルか(301)、NOならはバッ
ファ,双方向バッファがイネーブル(302)でQ2をオン
(303)、RAMカードのアクセス(304)、Q2をオフ(30
5)、バッファおよび双方向バッファがディスエイブル
(306)となる。FIG. 3 is a flow chart showing the procedure for accessing the RAM card. If the IN terminal is at the high level (301), if NO, the buffer and the bidirectional buffer are enabled (302) and Q2 is turned on (303). 304), turn off Q2 (30
5) The buffer and the bidirectional buffer are disabled (306).
第4図はRAMカードの蓋を聞き、CPUに割り込みを入れ
て、RAMカードのアクセス中止(401)、バッファおよび
双方向バッファがディスエイブル(402)、Q2をOFFする
(403)。FIG. 4 hears the lid of the RAM card, interrupts the CPU, suspends access to the RAM card (401), disables the buffer and bidirectional buffer (402), and turns off Q2 (403).
一般のRAMカードを使ったシステムでは電源スイッチ
が切られるとRAMカードに内蔵されたリチウム電池がRAM
のバックアップの為に電力消費されるが、本発明のシス
テムでは電源オン中にはRAMカードに内蔵されたリチウ
ム電池は消費されず、また電源オフ中でもACアダプタが
接続されていればリチウム電池は消費されない。In a system using a general RAM card, when the power switch is turned off, the lithium battery built into the RAM card replaces the RAM.
However, in the system of the present invention, the lithium battery contained in the RAM card is not consumed when the power is on, and the lithium battery is consumed when the AC adapter is connected even when the power is off. Not done.
このように本システムでは、RAMカードを抜き差しす
る場合はいかなる場合でもRAMカード用コネクタに電圧
は現れずRAMカードの回路破壊またはデータの消失は発
生しない。As described above, in this system, no voltage appears on the RAM card connector and the circuit of the RAM card is not destroyed or the data is not lost when the RAM card is inserted or removed.
またRAMカードをアクセスする時のみQ2をオンして回
路の消費電流を低減しており、さらに本発明によるシス
テムが電源スイッチのオフ中であっても、ACアダプタが
接続されて外部電源が供給されていればRAMカードに電
力が供給されており、RAMカードに内蔵されたリチウム
電池の電力消費は極めて僅かな量に減らされている。Also, Q2 is turned on only when accessing the RAM card to reduce the current consumption of the circuit.Furthermore, even when the system according to the present invention is turned off, the AC adapter is connected and external power is supplied. If so, power is being supplied to the RAM card, and the power consumption of the lithium battery built into the RAM card has been reduced to a very small amount.
[発明の効果] 本発明は携帯型情報機器にとって特に効果を発揮する
が、あらゆるシステムの安全装置として広く応用するこ
とができ、端末機器、ページプリンタ、磁気ハードディ
スク装置、イメージスキャナなど応用範囲は広い。[Effects of the Invention] The present invention is particularly effective for portable information devices, but can be widely applied as a safety device for any system, and has a wide application range such as terminal devices, page printers, magnetic hard disk devices, and image scanners. .
第1図は本発明の回路構成を示す図、 第2図は本発明に使用されるRAMカードの内部の構成を
示す図、 第3図はRAMカードのアクセスの手順を示す図、 第4図はRAMカードアクセス中にRAMカードを抜いた時の
処理手順を示す図、 第5図は従来技術を示す図である。 101:バッテリ 102:ACアダプタ 103:電源部 104:電源制御部FIG. 1 is a diagram showing a circuit configuration of the present invention, FIG. 2 is a diagram showing an internal configuration of a RAM card used in the present invention, FIG. 3 is a diagram showing an access procedure of the RAM card, FIG. Fig. 5 is a diagram showing a processing procedure when a RAM card is removed during access to the RAM card, and Fig. 5 is a diagram showing a conventional technique. 101: Battery 102: AC adapter 103: Power supply unit 104: Power supply control unit
───────────────────────────────────────────────────── フロントページの続き (72)発明者 米倉 早織 東京都港区虎ノ門1丁目26番6号 エ ヌ・ティ・ティ・データ株式会社内 (56)参考文献 特開 昭58−118078(JP,A) 特開 昭63−298515(JP,A) 特開 昭62−275375(JP,A) 実開 昭62−121653(JP,U) 実公 昭59−35918(JP,Y2) (58)調査した分野(Int.Cl.6,DB名) G06F 12/16 G06K 17/00 G06F 1/26 ──────────────────────────────────────────────────続 き Continued from the front page (72) Saori Yonekura, Inventor, NTT Data Corporation, 1-26-6 Toranomon, Minato-ku, Tokyo (56) References JP-A-58-118078 (JP, A) JP-A-63-298515 (JP, A) JP-A-62-275375 (JP, A) JP-A-62-121653 (JP, U) JP-A-59-35918 (JP, Y2) (58) Survey Field (Int.Cl. 6 , DB name) G06F 12/16 G06K 17/00 G06F 1/26
Claims (4)
給して情報の記録及び/又は再生を行う電子機器に於い
て、 開閉可能に設けられ、閉状態に於いて前記記憶装置の取
り外しが禁止されるとともに開状態に於いて前記記憶装
置の取り外しが可能となる蓋部材と、 前記蓋部材の開閉状態を検出する蓋開閉検出手段と、 前記記憶装置に電源を供給するための電源供給端子と、 前記蓋開閉検出手段の検出結果が開状態となるとオフ状
態となる第1のスイッチ手段と、 前記記憶装置に情報を記録及び/又は再生中はオン状態
となる第2のスイッチ手段とを有し、 前記第1と第2のスイッチ手段は、前記電源と前記電源
供給端子との間に並列に接続されてなることを特徴とす
る電子機器。1. An electronic apparatus for recording and / or reproducing information by supplying power to a detachably connected storage device, wherein the electronic device is provided so as to be openable and closable, and detaches the storage device in a closed state. A lid member which is capable of removing the storage device in the open state while being prohibited, a lid open / close detecting means for detecting an open / closed state of the lid member, and a power supply for supplying power to the storage device A terminal, a first switch unit that is turned off when a detection result of the lid opening / closing detection unit is opened, and a second switch unit that is turned on while recording and / or reproducing information in the storage device. An electronic device, comprising: the first and second switch means are connected in parallel between the power supply and the power supply terminal.
の情報の記録及び/又は再生を継続する第1の制御手段
を更に有することを特徴とする電子機器。2. The electronic apparatus according to claim 1, further comprising: a first control means for continuing recording and / or reproduction of a predetermined amount of information after the first switch means is turned off. Electronic equipment characterized by having.
数の信号端子と、 前記信号端子に所定の信号を出力する状態と前記信号端
子をハイインピーダンスに設定する状態とを切替可能な
バッファ手段と、 前記第1のスイッチ手段がオフ状態になると、前記第1
の制御手段による所定量のアクセスの後前記バッファ手
段をハイインピーダンス状態とする第2の制御手段とを
更に有することを特徴とする電子機器。3. The electronic device according to claim 2, wherein a plurality of signal terminals for recording and / or reproducing information in and from said storage device, a state where a predetermined signal is output to said signal terminal, and said signal. Buffer means capable of switching between a state in which the terminal is set to a high impedance state; and
And a second control means for setting the buffer means to a high impedance state after a predetermined amount of access by the control means.
及び/又は再生しないときはオフ状態となるべく構成さ
れたことを特徴とする電子機器。4. An electronic apparatus according to claim 1, wherein said second switch means is turned off when information is not recorded and / or reproduced in said storage device. Electronics.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1120682A JP2913306B2 (en) | 1989-05-15 | 1989-05-15 | Electronics |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1120682A JP2913306B2 (en) | 1989-05-15 | 1989-05-15 | Electronics |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02299040A JPH02299040A (en) | 1990-12-11 |
JP2913306B2 true JP2913306B2 (en) | 1999-06-28 |
Family
ID=14792340
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1120682A Expired - Lifetime JP2913306B2 (en) | 1989-05-15 | 1989-05-15 | Electronics |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2913306B2 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5935918U (en) * | 1983-06-23 | 1984-03-06 | 京セラ株式会社 | electric shutter circuit |
JPS62121653U (en) * | 1986-01-21 | 1987-08-01 | ||
JP2592064B2 (en) * | 1987-05-29 | 1997-03-19 | 日立マクセル株式会社 | Control device for semiconductor memory cartridge |
-
1989
- 1989-05-15 JP JP1120682A patent/JP2913306B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH02299040A (en) | 1990-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4908793A (en) | Storage apparatus including a semiconductor memory and a disk drive | |
EP0522483B1 (en) | Computer apparatus and storage device having controlled power saving apparatus | |
US5606704A (en) | Active power down for PC card I/O applications | |
US5151992A (en) | Personal computer for cutting off power when a lock mechanism of hard disk pack is released | |
EP0689127B1 (en) | Recording and/or reproducing system and data backup system | |
US7443690B2 (en) | Adapter device, memory device and integrated circuit chip | |
US5758121A (en) | Data storage security apparatus and method which erases memory and utilizes a power switch to cut-off electric power during unsuccessful access | |
EP0565855A2 (en) | Data integrity assurance in a disk drive upon a power failure | |
TW509909B (en) | Velocity limited loading of read heads onto disk drive media | |
JP2913306B2 (en) | Electronics | |
US5821996A (en) | Solid-sate camera with solid-state memory for holding characteristic code representing characteristic of an internal circuit | |
EP0487910A1 (en) | Portable computer for varying read/write cycle according to type of memory card | |
US5343436A (en) | Electronic apparatus having backup power source | |
JP3178071B2 (en) | Electronics | |
JP2523960B2 (en) | Document editing device | |
US5586302A (en) | Personal computer system having storage controller with memory write control | |
JP2001101356A (en) | Memory card adapter with displaying function | |
JP2504864B2 (en) | Memory system | |
JPS6217299B2 (en) | ||
JP2000173158A (en) | Hard disk device | |
JP3166302B2 (en) | Computer | |
JPH05233475A (en) | Information processor | |
JP3758687B2 (en) | Electronic device startup control method | |
JPH01116713A (en) | Power source supplying device for external auxiliary storage | |
JPS6345658A (en) | Write inhibition/release setting mechanism |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 11 |