JP2504864B2 - Memory system - Google Patents
Memory systemInfo
- Publication number
- JP2504864B2 JP2504864B2 JP2287466A JP28746690A JP2504864B2 JP 2504864 B2 JP2504864 B2 JP 2504864B2 JP 2287466 A JP2287466 A JP 2287466A JP 28746690 A JP28746690 A JP 28746690A JP 2504864 B2 JP2504864 B2 JP 2504864B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- terminal
- electronic device
- circuit
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Storage Device Security (AREA)
Description
【発明の詳細な説明】 ［発明の技術分野］ この発明は小型電子機器と外部メモリ装置からなるメ
モリシステムに関する。Description: TECHNICAL FIELD The present invention relates to a memory system including a small electronic device and an external memory device.
［従来技術とその問題点］ 近年、マイクロコンピュータやポケットコンピュータ
等の小型電子機器において、外部よりカード状のRAM
（以下「RAMカード」と略称する）を接続することの可
能なものが多種企画され、製品化されている。このRAM
カードは、内部に１つないしは複数のRAMチップ及び書
込まれた記憶内容を保持するためのメモリバックアップ
用の電池を備えており、小型電子機器本体に設けられた
RAMカード挿入口に差込み挿入することにより、その小
型電子機器本体に内蔵されているRAMの拡張用として用
いられるものである。[Prior Art and Its Problems] In recent years, in a small electronic device such as a microcomputer or a pocket computer, a card-like RAM is externally provided.
Various types of products that can be connected (hereinafter abbreviated as "RAM card") have been planned and commercialized. This RAM
The card has one or more RAM chips inside and a battery for memory backup for holding the written memory contents, and is provided in the main body of the small electronic device.
By inserting it into the RAM card slot, it is used as an extension of the RAM built in the body of the small electronic device.
しかしながらこのようなRAMカードにあっては、従
来、例えばコンパクトカセットのツメやフロッピーディ
スクのノッチに相当するような、すでに書込まれている
記憶内容を保護するための書込防止（メモリプロテク
ト）手段がなかった。そのため、使用者にとって重要な
記憶内容が新たなデータの書込みに伴って不本意に消去
または破壊されてしまうという問題があった。However, in such a RAM card, conventionally, a write-protection (memory protect) means for protecting already-stored stored contents, such as a tab of a compact cassette or a notch of a floppy disk, has been conventionally used. There was no Therefore, there is a problem that the memory contents important to the user are inadvertently erased or destroyed as new data is written.
［発明の目的］ この発明は上記のような実情に鑑みてなされたもの
で、カード自体にプロテクトスイッチを設け、このプロ
テクトスイッチの設定状態を小型電子機器に報知できる
ようにし、不本意な記憶内容の破壊を禁止することので
きるメモリシステムを提供することを目的とする。[Object of the Invention] The present invention has been made in view of the above situation, and a protect switch is provided on the card itself so that a small electronic device can be notified of the setting state of the protect switch. It is an object of the present invention to provide a memory system capable of prohibiting destruction of memory.
［発明の要点］ この発明は、外部メモリ装置にデータの書込みを禁止
するプロテクト・スイッチを設け、このスイッチの状態
の小型電子機器に検知するための信号端子を設けた。SUMMARY OF THE INVENTION According to the present invention, a protection switch for prohibiting data writing is provided in an external memory device, and a signal terminal for detecting the state of the switch in a small electronic device is provided.
［発明の実施例］ 以下図面を参照してこの発明の一実施例を説明する。
第１図はその外観構成を示すもので、１がケースであ
る。このケース１の上面に、データの書込禁止を設定す
るプロテクトスイッチ２が設けられる。このプロテクト
スイッチ２は、スライドスイッチで構成されるもので、
オンの位置でデータの書込みの禁止状態を、オンの位置
でデータの書込み可能状態をそれぞれ設定するものであ
る。また、このゲース１と小型電子機器本体側との接続
部であるコネクタ部は、図では隠れた背部にあるものと
し、その図示は省略する。[Embodiment of the Invention] An embodiment of the present invention will be described below with reference to the drawings.
FIG. 1 shows its external configuration, and 1 is a case. A protect switch 2 is provided on the upper surface of the case 1 to set data write inhibition. The protect switch 2 is composed of a slide switch,
The data write prohibited state is set at the ON position, and the data write enabled state is set at the ON position. Further, the connector portion, which is a connection portion between the game 1 and the main body of the small electronic device, is assumed to be on a hidden back portion in the figure, and its illustration is omitted.
次に上記ケース１内に設けられる電子回路の構成につ
いて第２図により説明する。同図において、11はRAMチ
ップであり、このRAMチップ11のデータ端子D0〜D7がデ
ータバス12を介して小型電子機器本体側とのコネクタを
形成する外部端子D0〜D7に接続される。同様にしてRAM
チップ11のアドレス端子A0〜A10がアドレスバス13を介
して外部端子A0〜A10に接続される。さらに小型電子機
器本体側からの電源電圧が印加される外部端子VDDが抵
抗14、ダイオード15のカソード端子、抵抗16及びRAMチ
ップ11の電源電圧端子VDDに接続される。外部端子GND
が、内蔵電池17のマイナス側、プロテクトスイッチ２の
オン側の固定接点2a及びRAMチップ11のグランド端子GND
に接続され、内蔵電池17のプラス側端子は、抵抗18を介
して上記ダイオード15のアノード端子と接続される。抵
抗16の外部端子VDDと接続されない耐端がプロテクトス
イッチ２のオフ側の固定接点2bと接続され、このプロテ
クトスイッチ２の可動接点2cがインバータ19及びナンド
回路20の入力端子に接続される。上記抵抗14の外部端子
VDDと接続されない他端は外部端子▲▼とも接続さ
れ、この外部端子▲▼は他にインバータ21の入力端
及びRAMチップ11の端子▲▼と接続される。RAMチッ
プ11のデータの書込み／読出しを制御するための外部端
子▲▼がインバータ22の入力端に接続され、このイ
ンバータ22の出力端は上記ナンド回路20及びアンド回路
23の入力端と接続される。上記ナンド回路20の出力端が
RAMチップ11の書込み／読出し制御端子▲▼に接続
される。外部端子▲▼が、そのままRAMチップ11の
端子▲▼に接続され、上記アンド回路23の出力端
が、小型電子機器に書込み禁止状態を表示させるための
外部端子N,Wに接続される。Next, the configuration of the electronic circuit provided in the case 1 will be described with reference to FIG. In the figure, 11 is a RAM chip, and the data terminals D 0 to D 7 of the RAM chip 11 are connected to external terminals D 0 to D 7 forming a connector with the main body of the small electronic device via a data bus 12. To be done. RAM in the same way
The address terminals A 0 to A 10 of the chip 11 are connected to the external terminals A 0 to A 10 via the address bus 13. Further, the external terminal V DD to which the power supply voltage from the main body of the small electronic device is applied is connected to the resistor 14, the cathode terminal of the diode 15, the resistor 16 and the power supply voltage terminal V DD of the RAM chip 11. External terminal GND
Is the negative side of the built-in battery 17, the fixed contact 2a of the protect switch 2 on side, and the ground terminal GND of the RAM chip 11.
The positive terminal of the built-in battery 17 is connected to the anode terminal of the diode 15 via the resistor 18. An end of the resistor 16 that is not connected to the external terminal V DD is connected to the fixed contact 2b on the off side of the protect switch 2, and the movable contact 2c of the protect switch 2 is connected to the input terminals of the inverter 19 and the NAND circuit 20. External terminal of the resistor 14 above
The other end that is not connected to V DD is also connected to an external terminal ▲ ▼, and this external terminal ▲ ▼ is also connected to the input terminal of the inverter 21 and the terminal ▲ ▼ of the RAM chip 11. An external terminal ▲ ▼ for controlling the writing / reading of data of the RAM chip 11 is connected to the input terminal of the inverter 22, and the output terminal of the inverter 22 is the NAND circuit 20 and the AND circuit.
Connected to 23 inputs. The output terminal of the NAND circuit 20 is
It is connected to the write / read control terminal ▲ ▼ of the RAM chip 11. The external terminal ▲ ▼ is directly connected to the terminal ▲ ▼ of the RAM chip 11, and the output terminal of the AND circuit 23 is connected to the external terminals N and W for displaying the write-protected state on the small electronic device.
次いで上記第２図の回路に対応した小型電子機器本体
側の回路構成について第３図により説明する。同図で31
は制御部であり、この制御部31からRAMカードへのデー
タの書込みを指定するWrite信号はフリップフロップ
（以下「F/F」と略称する）32のセット（Ｓ）端子に入
力される。このF/F32のＱ端子からの出力がインバータ3
3を介して反転され、書込み／読出し信号WRとして出力
される。一方、RAMカード側の外部端子N.Wからの書込み
禁止信号は、オア回路33を介して上記F/F32のリセット
（Ｒ）端子に入力されると共に、F/F34のＳ端子にも入
力される。このF/F34のＱ端子から出力される信号は、
書込禁止状態を表示するための信号として表示制御部35
に送出される他、遅延回路36にも送られる。この遅延回
路36は、F/F34からの入力信号に適宜遅延を与えた後
に、その信号をオア回路37を介して再びF/F34のＲ端子
に送出する。上記制御部31がRAMカードへのデータの書
込みを中止するために出力するReset信号は、上記RAMカ
ードからのN.W信号の同じくインバータ33を介してF/F32
のＲ端子に入力されると共に、オア回路37を介してF/F3
4のＲ端子に入力される。上記表示制御部35は、F/F34の
Ｑ端子から入力される信号により、制御部31から送られ
てくる表示データに代わって、表示部38にRAMカードへ
のデータの書込みが禁止状態であることを表示させる。Next, the circuit configuration of the small electronic device main body side corresponding to the circuit of FIG. 2 will be described with reference to FIG. 31 in the figure
Is a control unit, and a Write signal designating writing of data from the control unit 31 to the RAM card is input to a set (S) terminal of a flip-flop (hereinafter abbreviated as “F / F”) 32. The output from the Q terminal of this F / F32 is the inverter 3
Inverted via 3 and output as write / read signal WR. On the other hand, the write inhibit signal from the external terminal NW on the RAM card side is input to the reset (R) terminal of the F / F 32 via the OR circuit 33 and also to the S terminal of the F / F 34. The signal output from the Q terminal of this F / F34 is
The display control unit 35 serves as a signal for displaying the write-protected state.
Is also sent to the delay circuit 36. The delay circuit 36 appropriately delays the input signal from the F / F 34 and then sends the signal again to the R terminal of the F / F 34 via the OR circuit 37. The Reset signal output by the control unit 31 to stop writing data to the RAM card is the F / F32 via the inverter 33 of the NW signal from the RAM card.
Input to the R terminal of the F / F3 via the OR circuit 37.
Input to R terminal of 4. The display control unit 35 is in a state where writing of data to the RAM card is prohibited on the display unit 38 in place of the display data sent from the control unit 31 by a signal input from the Q terminal of the F / F 34. Display that.
続いて上記実施例の動作について説明する。まず第２
図において、RAMカードへのデータの書込みを禁止しな
いように、プロテクトスイッチ２をオフ状態に設定する
と、プロテクトスイッチ２の接点2bと2cとが導通するこ
ととなるので、小型電子機器本体側からの電源VDDまた
は内蔵電池17の電源によりナンド回路20のゲート信号が
“H"レベルとなる。この結果、小型電子機器本体側から
のデータの書込み／読出しを制御する信号▲▼が書
込みを指定する“L"レベルとなると、これがインバータ
22で反転されて“H"レベルとなってナンド回路20に入力
され、これに伴ってナンド回路20が“L"レベルの信号を
RAMチップ11の端子▲▼に入力して、RAMチップ11が
データの書込み状態となる。したがってRAMチップ11で
は、アドレスバス13を介して端子A0〜A10に入力される
指定アドレス位置に、データバス12を介して端子D0〜D7
に入力されるデータが書込まれるものとなる。この場
合、インバータ19に入力される信号も“H"レベルである
ので、その反転入力“L"によってアンド回路23の出力は
“L"レベルとなり、小型電子機器本体側に送られる書込
み禁止を指令する信号は“L"レベルとなり、小型電子機
器本体側に何の影響も与えず、通常の書込み／読出し動
作が行なわれる。Next, the operation of the above embodiment will be described. First second
In the figure, if the protect switch 2 is set to the off state so as not to prohibit the writing of data to the RAM card, the contacts 2b and 2c of the protect switch 2 become conductive, so that the small electronic device main body side The gate signal of the NAND circuit 20 becomes "H" level by the power source V DD or the power source of the built-in battery 17. As a result, when the signal ▲ ▼ that controls the writing / reading of data from the small electronic device main body becomes the “L” level that specifies writing, this is the inverter.
The signal is inverted at 22 to become "H" level and input to the NAND circuit 20, and accordingly, the NAND circuit 20 outputs the "L" level signal.
The data is input to the terminal ▲ ▼ of the RAM chip 11, and the RAM chip 11 enters the data write state. Therefore, in the RAM chip 11, the terminals D 0 to D 7 are connected via the data bus 12 to the designated address positions input to the terminals A 0 to A 10 via the address bus 13.
The data input to will be written. In this case, since the signal input to the inverter 19 is also at "H" level, the inverted input "L" causes the output of the AND circuit 23 to be at "L" level, and the write inhibit command sent to the side of the small electronic device is commanded. The signal to be set becomes "L" level, and the normal writing / reading operation is performed without any influence on the small electronic device body side.
次にRAMカードへのデータの書込みを禁止するよう
に、プロテクトスイッチ２をオン状態に設定すると、プ
ロテクトスイッチ２の接点2aと2cとが導通し、小型電子
機器本体側からの電源VDDまたは内蔵電池17の電源がナ
ンド回路20に通電されず、そのゲート信号が“L"レベル
となる。そのため、小型電子機器本体側からのデータの
書込み／読出しを制御する信号▲▼が書込みを指定
する“L"レベルとなり、これがインバータ22で反転され
て“H"レベルとなってナンド回路20に入力されても、ナ
ンド回路20は“H"レベルの信号RAMチップ11の端子WRに
入力し、依然RAMチップ11はデータの読出し状態であ
る。したがってRAMチップ11では、アドレスバス13を介
して端子A0〜A10に入力される指定アドレス位置でのデ
ータの読出しは可能であるが、データの書込みは不可能
となる。この場合、インバータ19に入力される信号は
“L"レベルであり、その反転出力として“H"レベルの信
号がアンド回路23に入力される。したがってアンド回路
23では、このインバータ19からの“H"レベルの信号によ
り、チップイネーブル信号▲▼、書込み／読出し信
号▲▼が共に“L"レベルとなると、その出力が“H"
レベルとなってかえこみ禁止を指令するN.W信号として
小型電子機器本体側に送出される。Next, when the protect switch 2 is set to the ON state so that the writing of data to the RAM card is prohibited, the contacts 2a and 2c of the protect switch 2 become conductive, and the power source V DD from the main body of the small electronic device or the built-in power source The power supply of the battery 17 is not energized to the NAND circuit 20, and the gate signal becomes "L" level. Therefore, the signal ▲ ▼ that controls the writing / reading of data from the small electronic device body becomes the “L” level that specifies writing, and this is inverted by the inverter 22 and becomes the “H” level and is input to the NAND circuit 20. However, the NAND circuit 20 inputs the signal at the "H" level to the terminal WR of the RAM chip 11, and the RAM chip 11 is still in the data read state. Therefore, in the RAM chip 11, the data can be read at the designated address position input to the terminals A 0 to A 10 via the address bus 13, but the data cannot be written. In this case, the signal input to the inverter 19 is at the “L” level, and the inverted output thereof is the “H” level signal input to the AND circuit 23. Therefore AND circuit
In the case of 23, when the chip enable signal ▲ ▼ and the write / read signal ▲ ▼ both become "L" level due to the "H" level signal from the inverter 19, its output becomes "H".
It becomes a level and is sent to the main body of the small electronic device as an NW signal for instructing prohibition.
小型電子機器本体側では、第３図に示したように“H"
レベルのN.W信号が送られてくると、この信号がアンド
回路23を介してF/F32のＲ端子とF/F34のＳ端子とに入力
される。F/F32はＲ端子への入力によりＱ端子から出力
するRAMカードへのデータの書込みを指示する信号を停
止させる。また、F/F34は、Ｓ端子への入力によりＱ端
子からの出力が“H"レベルとなり、これを表示制御部35
及び遅延回路36に送出する。表示制御部35は、このF/F3
4からの信号に応じて制御部31から送られてくる表示デ
ータによる表示部38での表示動作を中断し、代わってRA
Mカードへのデータの書込みが禁止状態であることを表
示させる。一方表示制御部35と共にF/F34のＱ端子から
の信号を入力された遅延回路36では、この信号入力に従
って特定時間のカウント動作を行ない、その時間が経過
した後に、“H"レベルの信号をオア回路37を介してF/F3
4のＲ端子に送出する。そのため、F/F34はリセットされ
て、Ｑ端子からの出力を再び“L"レベルとし、これによ
って表示制御部35による表示部38でのデータの書込み禁
止の表示を終了する。このようにして、RAMカードでの
データの書込み禁止が実行されると共にそれが表示部38
にも特定時間表示されるので、使用者はプロテクトスイ
ッチ２の設定状態を表示部38で認識することができるよ
うになるものである。On the small electronic device body side, as shown in Fig. 3, "H"
When the level NW signal is sent, this signal is input to the R terminal of the F / F 32 and the S terminal of the F / F 34 via the AND circuit 23. The F / F 32 stops the signal for instructing the writing of data to the RAM card output from the Q terminal by inputting to the R terminal. Further, in the F / F 34, the output from the Q terminal becomes "H" level by the input to the S terminal, and this is changed to the display control unit 35.
And to the delay circuit 36. The display control unit 35 uses this F / F3
The display operation on the display unit 38 by the display data sent from the control unit 31 in response to the signal from 4 is interrupted, and RA is replaced instead.
Display that writing of data to the M card is prohibited. On the other hand, the delay circuit 36, which receives the signal from the Q terminal of the F / F 34 together with the display control unit 35, performs a counting operation for a specific time in accordance with this signal input, and after that time has passed, outputs an “H” level signal. F / F3 via OR circuit 37
It is sent to the R terminal of 4. Therefore, the F / F 34 is reset, and the output from the Q terminal is set to the “L” level again, thereby ending the display of the data write inhibition on the display unit 38 by the display control unit 35. In this way, the write protection of the data in the RAM card is executed and it is displayed in the display section 38.
Also, since it is displayed for a specific time, the user can recognize the setting state of the protect switch 2 on the display section 38.
なお上記実施例では、RAMカード内にRAMチップが１つ
備えられたものについて示したが、これに限定するもの
ではなく、複数のRAMチップを備え、各RAMチップ毎にデ
ータの書込みを禁止するようにすることも容易に考えら
れる。In the above embodiment, the RAM card provided with one RAM chip was shown, but the present invention is not limited to this, and a plurality of RAM chips are provided, and writing of data is prohibited for each RAM chip. It is easily possible to do so.
［発明の効果］ 以上のようにこの発明によれば、外部メモリ装置にデ
ータの書込みを禁止するプロテクト・スイッチを設け、
このスイッチの状態を小型電子機器に報知するための信
号端子を設けたので、不用意に記憶データを破壊してし
まうことなく、使用者自身が記憶データを保護すること
のできるメモリシステムを提供することができる。[Effect of the Invention] As described above, according to the present invention, the external memory device is provided with the protect switch for prohibiting data writing,
Since the signal terminal for notifying the small electronic device of the state of the switch is provided, a memory system can be provided in which the user can protect the stored data without accidentally destroying the stored data. be able to.
図面はこの発明の一実施例を示すもので、第１図は外観
構成を示す斜視図、第２図は回路構成を示すブロック
図、第３図は第２図の回路が接続される小型電子機器本
体側の回路構成を示すブロック図である。 １……ケース、５……プロテクトスイッチ、2a〜2c……
接点、11……RAMチップ、12……データバス、13……ア
ドレスバス、17……内蔵電池、20……ナンド回路、23…
…アンド回路、31……制御部、32,34……フリップフロ
ップ（F/F）、35……表示制御部、36……遅延回路、38
……表示部。The drawings show one embodiment of the present invention. FIG. 1 is a perspective view showing the external configuration, FIG. 2 is a block diagram showing the circuit configuration, and FIG. 3 is a small electronic device to which the circuit of FIG. 2 is connected. It is a block diagram which shows the circuit structure by the side of a device main body. 1 ... Case, 5 ... Protect switch, 2a-2c ...
Contacts, 11 ... RAM chip, 12 ... Data bus, 13 ... Address bus, 17 ... Built-in battery, 20 ... Nand circuit, 23 ...
… And circuit, 31 …… Control unit, 32,34 …… Flip-flop (F / F), 35 …… Display control unit, 36 …… Delay circuit, 38
…… Display section.
───────────────────────────────────────────────────── フロントページの続き 合議体 審判長 内藤 照雄 審判官 大橋 隆夫 審判官 小林 昭寛 (56)参考文献 特開 昭58−91598（ＪＰ，Ａ) 実開 昭57−138200（ＪＰ，Ｕ) 実開 昭60−39161（ＪＰ，Ｕ) ─────────────────────────────────────────────────── ─── Continuation of the front page Jury President Teruo Naito Judge Judge Takao Ohashi Judge Akihiro Kobayashi (56) References JP 58-91598 (JP, A) Actual development 57-138200 (JP, U) Actual development Sho 60-39161 (JP, U)
Claims (1)
される外部メモリ装置からなるメモリシステムにおい
て、 上記外部メモリ装置は、 データの書込みを禁止するプロテクトスイッチと、 プロテクトスイッチがオンされることにより、上記電子
機器から送出される書込み信号を遮断するゲート手段
と、 上記プロテクトスイッチがオンの時に、上記電子機器か
ら書込み信号を入力すると書込み禁止信号を所定の接続
端子に出力する回路を具備し、 上記電子機器は、 書込み信号を保持する記憶回路と、 所定の接続端子から上記書込み禁止信号を入力した場
合、上記記憶回路をリセットして書込み信号の送出を停
止させる回路と、 上記書込み禁止手段の入力により、上記外部メモリ装置
が書込み禁止状態であることを報知する手段と を具備したことを特徴とするメモリシステム。1. A memory system comprising an electronic device and an external memory device connected to the electronic device for use, wherein the external memory device has a protect switch for prohibiting data writing and a protect switch turned on. According to the above, there is provided gate means for blocking a write signal transmitted from the electronic device, and a circuit for outputting a write inhibit signal to a predetermined connection terminal when the write signal is input from the electronic device when the protect switch is on. The electronic device includes a memory circuit that holds a write signal, a circuit that resets the memory circuit to stop the transmission of the write signal when the write inhibit signal is input from a predetermined connection terminal, and the write inhibit means. And means for notifying that the external memory device is in a write-protected state by inputting Memory system characterized by a.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2287466A JP2504864B2 (en) | 1990-10-24 | 1990-10-24 | Memory system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2287466A JP2504864B2 (en) | 1990-10-24 | 1990-10-24 | Memory system |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2244709A Division JPH03148736A (en) | 1990-09-14 | 1990-09-14 | Ram card |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04124790A JPH04124790A (en) | 1992-04-24 |
| JP2504864B2 true JP2504864B2 (en) | 1996-06-05 |
Family
ID=17717706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2287466A Expired - Lifetime JP2504864B2 (en) | 1990-10-24 | 1990-10-24 | Memory system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2504864B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100852311B1 (en) * | 2001-01-26 | 2008-08-14 | 소니 가부시끼 가이샤 | Ic card and ic card adaptor |
| JP4544281B2 (en) | 2007-08-31 | 2010-09-15 | ソニー株式会社 | Card type peripheral device |
| JP2009059253A (en) | 2007-08-31 | 2009-03-19 | Sony Corp | Card type peripheral device |
| JP4438846B2 (en) | 2007-09-14 | 2010-03-24 | ソニー株式会社 | Card type peripheral device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57138200U (en) * | 1981-02-24 | 1982-08-28 | ||
| JPS6039161U (en) * | 1983-08-24 | 1985-03-18 | 横河電機株式会社 | Storage device with memory protection measures |
-
1990
- 1990-10-24 JP JP2287466A patent/JP2504864B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04124790A (en) | 1992-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0565855A3 (en) | Data integrity assurance in a disk drive upon a power failure | |
| JP2504864B2 (en) | Memory system | |
| JPH0822422A (en) | Memory device | |
| JPH0330916Y2 (en) | ||
| JPH03148736A (en) | Ram card | |
| JP2813223B2 (en) | Semiconductor storage device | |
| KR890001224B1 (en) | Reset and data protecting circuit | |
| KR930011347B1 (en) | Circuit for preventing mis-conduct of non-volatile memory by power input/output signal | |
| JPH054039Y2 (en) | ||
| JPH01276286A (en) | Memory card and its connector | |
| JPH0430720Y2 (en) | ||
| JPS6345658A (en) | Write inhibition/release setting mechanism | |
| JPH04246794A (en) | Portable semiconductor memory and protective method for storage data of the same | |
| JP3112277B2 (en) | Memory card | |
| JP2809752B2 (en) | Memory access circuit | |
| JPS61195896A (en) | Integrated circuit card | |
| JPS5847598Y2 (en) | Storage data protection device | |
| JPH0535890A (en) | Microcomputer | |
| JPS6336454A (en) | Memory card | |
| KR100191496B1 (en) | Data protection device of memory area | |
| JPS62216799A (en) | Integrated circuit card | |
| JPH0250788A (en) | Ic card | |
| JPH02112086A (en) | Read/write device for memory card | |
| JPH0517082A (en) | Controller for elevator | |
| JPS59152836U (en) | electronic circuit equipment |