JP2910990B2 - Transceiver for mobile communication system - Google Patents

Transceiver for mobile communication system

Info

Publication number
JP2910990B2
JP2910990B2 JP29841496A JP29841496A JP2910990B2 JP 2910990 B2 JP2910990 B2 JP 2910990B2 JP 29841496 A JP29841496 A JP 29841496A JP 29841496 A JP29841496 A JP 29841496A JP 2910990 B2 JP2910990 B2 JP 2910990B2
Authority
JP
Japan
Prior art keywords
data
transceiver
memory
column
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29841496A
Other languages
Japanese (ja)
Other versions
JPH09191276A (en
Inventor
文幸 安達
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Docomo Inc
Original Assignee
NTT Mobile Communications Networks Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NTT Mobile Communications Networks Inc filed Critical NTT Mobile Communications Networks Inc
Priority to JP29841496A priority Critical patent/JP2910990B2/en
Publication of JPH09191276A publication Critical patent/JPH09191276A/en
Application granted granted Critical
Publication of JP2910990B2 publication Critical patent/JP2910990B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Error Detection And Correction (AREA)
  • Transceivers (AREA)
  • Mobile Radio Communication Systems (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、符号分割多元接続
(CDMA:Code Division Multiple Access )移動通
信システムに係り、特に、周波数分割全二重(Frequenc
y Division Duplex :FDD)と、時間分割全二重(Ti
me Division Duplex:TDD)との双方を1台で実現し
た移動通信システム用送受信機に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a code division multiple access (CDMA) mobile communication system, and more particularly, to frequency division full duplex (Frequenc).
y Division Duplex: FDD) and time division full duplex (Ti
The present invention relates to a transceiver for a mobile communication system, which realizes both TDD and me Division Duplex.

【0002】[0002]

【従来の技術】ほとんどの公衆移動通信では、双方向通
信をFDDによって実現している。この場合、上りチャ
ネル(移動局→基地局)と下りチャネル(基地局→移動
局)とを分別するため、上りと下りとで異なるキャリア
周波数を用いている。例えば、800MHz帯を利用す
るPDC(Personal Digital Cellular )では、キャリ
ア周波数を130MHzだけ離している(“デジタル方
式自動車電話システム”標準規格、RCR STD−2
7、財団法人電波システム開発センタ 参照) 。
2. Description of the Related Art In most public mobile communications, two-way communications are realized by FDD. In this case, different carrier frequencies are used for uplink and downlink in order to distinguish between an uplink channel (mobile station → base station) and a downlink channel (base station → mobile station). For example, in a PDC (Personal Digital Cellular) using the 800 MHz band, the carrier frequencies are separated by 130 MHz ("Digital car telephone system" standard, RCR STD-2).
7. See Radio System Development Center).

【0003】一方、もうひとつの双方向通信方法にTD
Dがある。これは、上りと下りで同一キャリア周波数を
用い、上り下りチャネルの分別を時間領域で行う。すな
わち、同一周波数を上りチャネルと下りチャネルで交互
に用いるのである。この例にPHS(Personal Handyph
one System)がある(“第2世代コードレス電話システ
ム”標準規格、RCR STD−28、財団法人電波シ
ステム開発センタ 参照)。
On the other hand, another two-way communication method is TD.
There is D. In this method, the same carrier frequency is used for uplink and downlink, and the separation of uplink and downlink channels is performed in the time domain. That is, the same frequency is alternately used for the up channel and the down channel. In this example, PHS (Personal Handyph
one system) (see "2nd generation cordless telephone system" standard, RCR STD-28, Radio System Development Center).

【0004】[0004]

【発明が解決しようとする課題】本発明の目的は、CD
MA移動通信において、周波数分割全二重(FDD)と
時間分割全二重(TDD)の双方を、1台で実現した移
動通信システム用送受信機を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a CD
An object of the present invention is to provide a transceiver for a mobile communication system that realizes both frequency division full duplex (FDD) and time division full duplex (TDD) in MA mobile communication with one unit.

【0005】[0005]

【課題を解決するための手段】上記目的を達成するため
に、本発明は、CDMA(Code Division Multiple Acc
ess )移動通信システム用送受信機において、送信部
は、送信データをフレーム毎にインタリーブするインタ
リーバと、該インタリーバ内に設けられ、行および列単
位で書き込みおよび読み出し可能なインタリーブ・メモ
リと、インタリーブされた送信データを狭帯域変調信号
にデータ変調する変調手段と、該狭帯域変調信号を、拡
散系列を用いて、広帯域変調信号に拡散変調する拡散変
調手段とを具備し、前記インタリーバは、前記インタリ
ーブ・メモリに前記送信データを、行毎に書き込み、列
毎に読み出すことにより、前記インタリーブを実行し、
受信部は、前記広帯域変調信号を狭帯域変調信号へ変換
する逆拡散手段と、前記狭帯域信号を復調して復調デー
タを出力する復調手段と、前記復調データを前記フレー
ム毎にデインタリーブして、前記送信データを再生する
デインタリーバと、前記デインタリーバ内に設けられ、
行および列単位で書き込みおよび読み出し可能なデイン
タリーブ・メモリとを具備し、前記デインタリーバは、
前記デインタリーブ・メモリに前記復調データを列毎に
書き込み、行毎に読み出すことにより、前記デインタリ
ーブを実行し、前記送受信機は、前記インタリーブ・メ
モリからデータを読み出し、前記デインタリーブ・メモ
リへデータを書き込む場合に、列から列への移行速度
(列/秒)をあらかじめ決められた一定速度VT に制御
する一方、各列内のデータの読み出し速度VR および書
き込み速度VW (ビット/秒)を可変制御する制御手段
を具備することを特徴とする。
In order to achieve the above object, the present invention provides a CDMA (Code Division Multiple Acc
ess) In the transceiver for a mobile communication system, the transmission unit is interleaved with an interleaver for interleaving transmission data for each frame, and an interleave memory provided in the interleaver and capable of writing and reading in row and column units. Modulating means for data modulating transmission data to a narrow band modulated signal, and spreading modulating means for spreading and modulating the narrow band modulated signal to a wide band modulated signal using a spreading sequence, wherein the interleaver includes the interleaver. The interleaving is performed by writing the transmission data to the memory for each row and reading the transmission data for each column,
A receiving unit, a despreading unit that converts the wideband modulation signal into a narrowband modulation signal, a demodulation unit that demodulates the narrowband signal and outputs demodulated data, and deinterleaves the demodulated data for each frame. , A deinterleaver for reproducing the transmission data, provided in the deinterleaver,
A deinterleave memory that can be written and read in units of rows and columns, wherein the deinterleaver comprises:
The deinterleaving is performed by writing the demodulated data to the deinterleave memory for each column and reading the data for each row, and the transceiver reads data from the interleave memory and stores the data in the deinterleave memory. when writing, while controlling a constant speed V T which is determined migration rate to the column (column / sec) previously from the column, the reading speed of the data in each column V R and a write rate V W (bits / sec ) Is variably controlled.

【0006】また、前記制御手段は、前記インタリーブ
・メモリの各列データの読み出し速度VR および前記デ
インタリーブ・メモリの各列データの書き込み速度VW
(ビット/秒)を、FDDモードのときには、VR =V
W =VT ・Ms 、ただし、Ms は各列のビット数とし、
TDDモードのときには、VR >2VT ・Ms およびV
W >2VT ・Ms とし、列の最後のビットを読み出した
後、次の列の読み出し開始時間までに、前記送受信機を
送信モードから受信モードに切り替えることができる。
Further, the control means includes a reading speed V R of each column data of the interleave memory and a writing speed V W of each column data of the deinterleave memory.
(Bits / second) in the FDD mode, V R = V
W = V T · M s , where M s is the number of bits in each column,
In the TDD mode, V R > 2V T · M s and V
With W > 2V T · M s , the transceiver can be switched from the transmission mode to the reception mode by the time when the reading of the next column is started after reading the last bit of the column.

【0007】その上、前記インタリーバは、前記インタ
リーバ・メモリの最初に、パイロット・シンボルを書き
込むこともできる。
[0007] In addition, the interleaver may write pilot symbols at the beginning of the interleaver memory.

【0008】さらに、前記拡散変調手段の出力側に接続
され、前記送信データ中の重要データの送信電力を増加
する送信電力制御手段を具備してもよい。
Further, there may be provided transmission power control means connected to the output side of the spread modulation means for increasing the transmission power of important data in the transmission data.

【0009】前記重要データは、前記パイロット・シン
ボルおよび制御データであってもよい。
[0009] The important data may be the pilot symbol and control data.

【0010】上記の構成で、行と列を入れ替えてもよ
い。
In the above configuration, the rows and columns may be exchanged.

【0011】本発明によれば、簡単な構成で、CDMA
移動通信において、インタリーバおよびデインタリーバ
の読み出しおよび書き込み速度の単純な制御のみで、周
波数分割全二重(FDD)と時間分割全二重(TDD)
の双方を1台で実現できる。
According to the present invention, a CDMA system having a simple configuration
In mobile communications, frequency division full duplex (FDD) and time division full duplex (TDD) with only simple control of read and write speeds of interleaver and deinterleaver.
Can be realized by one device.

【0012】また、インタリーバ・メモリの最初にパイ
ロット・シンボルを書き込むと、後でパイロット・シン
ボルを挿入する必要がない。
Also, if pilot symbols are written at the beginning of the interleaver memory, there is no need to insert pilot symbols later.

【0013】その上、重要なデータに対して送信電力を
増やしているので、重要なデータは確実に受信される。
In addition, since the transmission power is increased for important data, important data is reliably received.

【0014】[0014]

【発明の実施の形態】以下、図面を参照して、本発明の
実施形態を説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0015】まず、本発明において用いているCDMA
移動通信システムの伝送方法を説明する。
First, the CDMA used in the present invention
A transmission method of the mobile communication system will be described.

【0016】図1(A)は、通常の移動通信におけるフ
レーム構成を示している。送信すべきユーザデータ系列
は、予め定めた時間長のフレームに分割される。次に、
各フレームの先頭部に制御データを付加するとともに、
各フレームの最後部に各フレーム毎のユーザデータの検
査符号(例えばCRC符号)を付加して、1フレーム分
のデータを作成する。図1(A)において、フレームデ
ータに空きがあるのは、制御データ、ユーザデータおよ
び検査符号を合わせた合計伝送レートが、最大可能なレ
ートより低いときである。
FIG. 1A shows a frame configuration in normal mobile communication. The user data sequence to be transmitted is divided into frames of a predetermined time length. next,
Control data is added to the beginning of each frame,
A check code (for example, a CRC code) of user data for each frame is added to the last part of each frame to generate data for one frame. In FIG. 1A, there is a vacancy in the frame data when the total transmission rate including the control data, the user data, and the check code is lower than the maximum possible rate.

【0017】1フレームデータを図3のようにインタリ
ーブし、図1(B)の無線チャネルフレームにマッピン
グする。フレームには、既知のパイロット・シンボルか
周期的に挿入されている。このパイロット・シンボルを
用いて、受信側で同期検波する。この方法は例えば、三
瓶、“陸上移動通信用16QAMのフェージングひずみ
補償方式”、信学論(B−II)、vol.J−72−
B−II、pp.7−15、1989年1月に開示され
ている。または、その英語版である S. Sampei, "Fadin
g Compensation for 16QAM in Land Mobile Communicat
ions", The Transactions of the Institute of Electr
onics, Information and CommunicationEngineers of J
apan B-II, Vol. J72-B-II pp. 7-15, January 1989, a
nd S. Sampei, et al. "Rayleigh Fading Compensation
for QAM in Land Mobile RadioCommunications", IEEE
Transactions on Vehicular Technology, VOL. 42. N
o. 2, MAY 1993 を参照。
One frame data is interleaved as shown in FIG. 3 and is mapped to the radio channel frame shown in FIG. Known pilot symbols are periodically inserted into the frame. Using this pilot symbol, synchronous detection is performed on the receiving side. This method is described in, for example, Sanbei, "Fading Distortion Compensation Method of 16QAM for Land Mobile Communication", IEICE (B-II), vol. J-72-
B-II, pp. 7-15, January 1989. Or its English version, S. Sampei, "Fadin
g Compensation for 16QAM in Land Mobile Communicat
ions ", The Transactions of the Institute of Electr
onics, Information and CommunicationEngineers of J
apan B-II, Vol.J72-B-II pp. 7-15, January 1989, a
nd S. Sampei, et al. "Rayleigh Fading Compensation
for QAM in Land Mobile RadioCommunications ", IEEE
Transaction s on Vehicular Technology, VOL. 42. N
o. See 2, MAY 1993.

【0018】図1(B)において、パイロット・シンボ
ルで囲まれた区間をスロットと呼ぶ。1フレームがNs
個のスロットで構成され、1スロットがMs ビットで構
成されているとすると、1フレームは、Ns *Ms ビッ
トで構成される。
In FIG. 1B, a section surrounded by pilot symbols is called a slot. One frame is N s
If one slot is composed of M s bits, one frame is composed of N s * M s bits.

【0019】このように構成されたシンボル系列を1次
変調し、変調シンボルレートの整数倍(数十から数百
倍)のチップレートの拡散符号系列で2次変調して、送
信している。
The symbol sequence configured as described above is subjected to primary modulation, second-order modulation is performed with a spread code sequence having a chip rate that is an integral multiple (several tens to several hundreds) of the modulation symbol rate, and transmitted.

【0020】既知のパイロット・シンボルを周期的に挿
入して送信した場合、受信側は、このパイロット・シン
ボルを用いて、スロット内の各データ位置における伝送
路の状態を推定し、同期検波用の参照信号として用いて
いる(上に示したS. Sampeiの論文等を参照)。
When a known pilot symbol is periodically inserted and transmitted, the receiving side estimates the state of the transmission path at each data position in the slot using the pilot symbol, and uses the pilot symbol for synchronous detection. It is used as a reference signal (see the above-mentioned S. Sampei article).

【0021】一方、送信側は、送信データを組み替える
ためのインタリーバを備えている。
On the other hand, the transmission side has an interleaver for rearranging transmission data.

【0022】図2は、このインタリーバが使用するイン
タリーブ・メモリ3Aを示す概念図であり、1フレーム
分の構成を示している。このメモリの行のビット数(列
数)は、1フレームを構成するスロットの数Ns であ
り、列のビット数(行数)は、1スロットを構成する最
大ビット数Ms と等しい。このインタリーブ・メモリに
おいて、1フレーム分の送信データを書き込むときに
は、横方向に1ビットづつ書き込み、読み出すときは、
縦方向に読み出す。
FIG. 2 is a conceptual diagram showing an interleave memory 3A used by the interleaver, and shows a configuration for one frame. Number of bits lines of the memory (number of columns) is the number N s of slots constituting one frame, the number of bits of the column (number of lines) is equal to the maximum number of bits constituting one slot M s. In this interleave memory, when writing one frame of transmission data, writing one bit at a time in the horizontal direction, and reading it out,
Read out vertically.

【0023】図3は、インタリーブ・メモリ3Aにデー
タが書き込まれた様子を示す。図3に示すように、この
インタリーブ・メモリ3Aには、誤り検出訂正のための
検査符号(CRC)を含む、1フレーム分のデータが書
き込まれる。この様に書き込まれたインタリーブ・メモ
リ3Aから、縦方向に(列毎に)読み出して、順番にス
ロットにマッピングする。すると、列番号(1〜Ns
が、図1(B)のスロット番号に対応することになる。
このように、インタリーブ・メモリから読み出すと、各
スロットは、図1(C)に示すようになる。図1(C)
の空きは、図1(A)および図3において、1フレーム
のデータに空きがあることに対応している。
FIG. 3 shows a state where data is written in the interleave memory 3A. As shown in FIG. 3, data for one frame including a check code (CRC) for error detection and correction is written in the interleave memory 3A. The data is read from the interleaved memory 3A written in this manner in the vertical direction (for each column), and is sequentially mapped to the slots. Then, the column number (1 to N s )
Correspond to the slot numbers in FIG. 1 (B).
As described above, when reading from the interleave memory, each slot becomes as shown in FIG. FIG. 1 (C)
1A and FIG. 3 corresponds to the presence of a space in one frame of data.

【0024】以上が、送信側のデータを作成するための
構成である。一方、受信側も、デインタリーバを用意し
て、インタリーブされて送られてきたデータを、元の配
置に再度組み立てている。デインタリーバも、図2と同
様の構成のデインタリーブ・メモリを備えており、その
動作は、インタリーバの場合と、書き込みと読み出しの
方向が逆である。すなわち、受信側では、列方向に書き
込み、横の行方向に読み出して、元のデータを得てい
る。
The above is the configuration for creating data on the transmission side. On the other hand, the receiving side also prepares a deinterleaver and reassembles the interleaved data sent back to the original arrangement. The deinterleaver also includes a deinterleave memory having the same configuration as that of FIG. 2, and the operation of the deinterleaver is the same as that of the interleaver in the direction of writing and reading. That is, the receiving side obtains the original data by writing in the column direction and reading in the horizontal row direction.

【0025】このようにして送信することにより、移動
局側の電力の節減が可能になる。図4は、この様子を示
している。重要なデータであるパイロット・シンボル
と、その付近の制御データは、大きいパワーで送信され
る。そして、空き部分は送信しない。この伝送方式は、
本出願人が先に出願した特願平7−35702号(PC
T/JP96/00419)「伝送方法およびそれに用
いる送信装置、受信装置」に開示されている。
By transmitting in this way, it is possible to save power on the mobile station side. FIG. 4 shows this state. Pilot symbols, which are important data, and control data in the vicinity thereof are transmitted with high power. Then, the empty portion is not transmitted. This transmission method is
Japanese Patent Application No. 7-35702 filed by the present applicant earlier (PC
T / JP96 / 00419) "Transmission method and transmission device and reception device used therefor".

【0026】このような、伝送システムにおいて、周波
数分割全二重(FDD)と時間分割全二重の双方を1台
で実現した、本発明による移動通信システム用送受信機
の実施形態を説明する。
In such a transmission system, an embodiment of a transceiver for a mobile communication system according to the present invention in which both frequency division full duplex (FDD) and time division full duplex are realized by one unit will be described.

【0027】まず、図5を参照して、周波数分割全二重
(FDD)と時間分割全二重(TDD)について説明す
る。図5は、FDDとTDDの、1つの周波数に対する
送信の様子を示す概念図で、図5(A)は、FDDモー
ドにおける送信データを示し、図5(B)は、TDDモ
ードにおける送信データを示している。
First, the frequency division full duplex (FDD) and the time division full duplex (TDD) will be described with reference to FIG. 5A and 5B are conceptual diagrams showing transmission states of FDD and TDD with respect to one frequency. FIG. 5A shows transmission data in the FDD mode, and FIG. 5B shows transmission data in the TDD mode. Is shown.

【0028】まず、図5(A)は、送受信機の送信部
が、割り当てられた周波数を占有して送信している様子
を示している。なお、この送受信機の受信部は、別の周
波数を用いてデータを受信している。
First, FIG. 5A shows a state where the transmitting section of the transceiver occupies the allocated frequency and transmits. The receiving unit of the transceiver receives data using another frequency.

【0029】一方、図5(B)は、同じ周波数を用い
て、送信と受信とを時間によって切り換えている様子を
示している。この場合、パイロット・シンボルを付与す
ることから、1スロット毎に送信と受信とを切り換える
ことが望ましい。
On the other hand, FIG. 5B shows a state in which transmission and reception are switched with time using the same frequency. In this case, it is desirable to switch between transmission and reception for each slot since a pilot symbol is provided.

【0030】図6は、このようなFDDとTDDとを、
1台の無線機で実現した送受信機の構成を示す。図6に
おいて、フレーム化部1は、送信データを1フレームご
とにまとめる。誤り訂正符号器2は、1フレーム毎にま
とめられたデータを誤り訂正符号化する。インタリーバ
3は、図2に示したインタリーブ・メモリ3Aを有して
おり、1フレームのデータを1スロット毎のデータに組
み立てる。このインタリーブ・メモリ3Aの読み出しに
おいて、列から列への移行速度VT (列/秒)は一定で
あるが、各列内データ(Ms ビット/列)を読み出す読
み出し速度VR(ビット/秒)は、FDDとTDDのモ
ードによって切り換えることができる。これについて
は、後でさらに詳しく説明する。
FIG. 6 shows such an FDD and a TDD,
1 shows a configuration of a transceiver realized by one wireless device. In FIG. 6, the framing unit 1 compiles transmission data for each frame. The error correction encoder 2 performs error correction coding on data collected for each frame. The interleaver 3 has the interleave memory 3A shown in FIG. 2, and assembles data of one frame into data of each slot. In reading from the interleave memory 3A, the transition speed V T (column / second) from column to column is constant, but the read speed V R (bit / second) for reading data (M s bits / column) in each column. ) Can be switched depending on the mode of FDD and TDD. This will be described in more detail later.

【0031】データ変調器4は、インタリーブ・メモリ
3Aから読み出したデータを1次変調する。拡散変調器
5は、データ変調器4の出力を、狭帯域変調信号から広
帯域信号へ2次変調し、拡散信号を出力する。周波数変
換器6は、この拡散信号をキャリア周波数に変換し、送
信信号を出力する。このキャリアは、キャリア周波数発
生器9から周波数変換器6に供給される。こうして作ら
れた送信信号は、送受信分波器7およびアンテナ15を
介して、空中に無線送信される。
The data modulator 4 performs primary modulation on data read from the interleave memory 3A. The spread modulator 5 performs second-order modulation of the output of the data modulator 4 from a narrow-band modulated signal to a wide-band signal, and outputs a spread signal. Frequency converter 6 converts this spread signal to a carrier frequency and outputs a transmission signal. This carrier is supplied from the carrier frequency generator 9 to the frequency converter 6. The transmission signal thus created is wirelessly transmitted in the air via the transmission / reception splitter 7 and the antenna 15.

【0032】なお、図4に示すような送信電力を制御す
る必要がある場合は、周波数変換器6と送受信分波器7
との間に、送信電力制御回路17を挿入して、送信電力
を制御する。この場合、図4に示すパイロットシンボ
ル、制御データ、および準重要ユーザデータの各データ
長は予め定められており、各データ長に応じて、送信電
力が制御される。
When it is necessary to control the transmission power as shown in FIG. 4, the frequency converter 6 and the transmission / reception splitter 7
The transmission power control circuit 17 is inserted between the two to control the transmission power. In this case, each data length of the pilot symbol, control data, and semi-important user data shown in FIG. 4 is predetermined, and transmission power is controlled according to each data length.

【0033】次に、受信部の構成を説明する。アンテナ
15および送受信分波器7を介して受信された受信信号
は、周波数変換器14に供給される。この受信信号は、
周波数変換器14において、キャリア周波数発生器9か
らの信号によって、周波数変換される。周波数変換され
た信号は、逆拡散復調器13によって、拡散広帯域信号
から狭帯域変調信号へ変換された後、データ復調器12
によって元のデータ信号に戻される。
Next, the configuration of the receiving section will be described. The received signal received via the antenna 15 and the transmission / reception splitter 7 is supplied to the frequency converter 14. This received signal is
In the frequency converter 14, the frequency is converted by a signal from the carrier frequency generator 9. The frequency-converted signal is converted from a spread wideband signal to a narrowband modulation signal by a despread demodulator 13 and then converted to a data demodulator 12.
Is returned to the original data signal.

【0034】ビット・デインタリーバ11は、デインタ
リーブ・メモリ11Aを用いて、元のデータフレームを
復元する。このデインタリーブ・メモリ11Aへの書き
込は、列から列への移行速度VT は一定とし、各列内デ
ータの書き込み速度VW (ビット/秒)は、FDDおよ
びTDDの各モードによって切り換えて、実行される。
誤り訂正復号器10は、デインタリーバ11から出力さ
れた各フレームを、フレーム単位に誤り訂正して、受信
データとして出力する。
The bit deinterleaver 11 restores the original data frame using the deinterleave memory 11A. Write to this deinterleave memory 11A, the migration rate V T from column to column is constant, the writing speed V W of each column in the data (bits / sec) is switched by the mode FDD and TDD Will be executed.
The error correction decoder 10 corrects the error of each frame output from the deinterleaver 11 for each frame, and outputs it as received data.

【0035】これらの送信部および受信部は、主制御部
20および副制御部21によって制御される。
The transmitting section and the receiving section are controlled by the main control section 20 and the sub-control section 21.

【0036】図7は、副制御部21の構成を示すブロッ
ク図である。図において、リードクロック発生器22
は、インタリーバ3のメモリ3Aとデインタリーバ11
のメモリ11Aの読み出しクロックを発生する。一方、
ライトクロック発生器23は、メモリ3Aおよび11A
の書き込みクロックを発生する。これらのクロックの周
波数は、TDDモードにおいて、メモリ3Aの読み出し
速度VR とメモリ11Aの書き込み速度VW が、ともに
通常速度VN =Ms *VT (ビット/秒)の2倍より大
きくなるように、クロック制御部24によって制御され
る。ここで、Msはメモリ3Aおよび11Aの1列のデ
ータビット数(ビット/列)であり、VTは列から列へ
の移行速度(列/秒:一定)である。このように、メモ
リ3Aの読み出し速度VR と、メモリ11Aの書き込み
速度VW を、通常速度の2倍より大きくするのは、イン
タリーバ3の出力に、空き時間を発生させるためであ
る。例えば、VR =2.5VN のとき、1スロット内に
0.6スロット分の空き時間が発生する。この空き時間
に、送信と受信とを切り換えることができる。
FIG. 7 is a block diagram showing the configuration of the sub control unit 21. In the figure, a read clock generator 22
Are the memory 3A of the interleaver 3 and the deinterleaver 11
Of the memory 11A. on the other hand,
The write clock generator 23 includes the memories 3A and 11A
Generates a write clock. Frequency of these clocks, in TDD mode, write rate V W of the read rate V R and the memory 11A of the memory 3A becomes both greater than twice the normal speed V N = M s * V T ( bits / sec) As described above, the clock control unit 24 is controlled. Here, M s is the memory 3A and 11A the number of data bits of one column (bit / column), the V T transition rate from row to row: a (column / sec constant). The reason why the read speed V R of the memory 3A and the write speed V W of the memory 11A are set to be larger than twice the normal speed is to generate an idle time in the output of the interleaver 3. For example, when V R = 2.5V N , an empty time for 0.6 slot occurs in one slot. During this idle time, transmission and reception can be switched.

【0037】さらに説明する。副制御部21のクロック
制御部24は、FDDモードにおいては、メモリ3Aの
読み出し速度VR とメモリ11Aの書き込み速度VW
が、ともに通常速度VN になるような周波数のクロック
を発生するように、クロック発生器22および23を制
御する。一方、TDDモードにおいては、メモリ3Aの
読み出し期間には、読み出し速度VR が通常速度の2倍
より大きい値、例えば2.5VN となり、メモリ11A
の書き込み期間には、書き込み速度VW が通常速度の2
倍より大きい値、例えば2.5VN となるような周波数
のクロックを発生するように、クロック発生器22およ
び23を制御する。なお、メモリ3Aへの書き込み速度
およびメモリ11Aからの読み出しは、FDDおよびT
DDのいずれのモードにおいても通常速度VN で行われ
る。
Further description will be given. Clock control unit 24 of the sub-controller 21, in FDD mode, such that the write rate V W of the read rate V R and the memory 11A of the memory 3A is generates a clock of a frequency that both of the normal rate V N Next, the clock generators 22 and 23 are controlled. On the other hand, in a TDD mode, the reading period of the memory 3A, the read rate V R is more than twice the normal speed, for example, 2.5V N, and the memory 11A
During the writing period, the writing speed VW is 2 times the normal speed.
The clock generators 22 and 23 are controlled so as to generate a clock having a frequency larger than twice, for example, 2.5 V N. Note that the writing speed to the memory 3A and the reading from the memory 11A are determined by FDD and TDD.
It carried out at normal speed V N in any of the modes DD.

【0038】キャリア周波数制御部25は、主制御部2
0の指示に応じて、キャリア周波数発生器9が発生する
キャリアの周波数を制御する。すなわち、FDDモード
においては、送信キャリア周波数fT と送信キャリア周
波数fR とが所定の異なる周波数となるように、キャリ
ア周波数発生器9を制御する一方、TDDにモードにお
いては、送信キャリア周波数fT と受信キャリア周波数
R とが、同一周波数となるように、キャリア周波数発
生器9を制御する。
The carrier frequency control unit 25 includes a main control unit 2
According to the instruction of 0, the frequency of the carrier generated by the carrier frequency generator 9 is controlled. That is, in the FDD mode, the carrier frequency generator 9 is controlled so that the transmission carrier frequency f T and the transmission carrier frequency f R have predetermined different frequencies, while in the TDD mode, the transmission carrier frequency f T And the carrier frequency generator 9 is controlled so that the carrier frequency f R and the received carrier frequency f R are the same.

【0039】このような構成において、FDDとTDD
とを1台の送受信機で実現するための、本実施例の動作
を説明する。
In such a configuration, FDD and TDD
The operation of this embodiment for realizing the above with one transceiver will be described.

【0040】送信すべきデータ系列は、フレーム化部1
に供給される。フレーム化部1は、この送信データ系列
をあらかじめ定めた1フレーム時間(Tf )毎のデータ
に分割し、フレームを構成する。誤り訂正符号器2は、
各フレーム毎に、そのフレーム内の送信データを誤り訂
正符号化し、インタリーバ3に供給する。インタリーバ
3は、送信データを、通常速度VN で、Ms 行×Ns
のインタリーブ・メモリ3Aに、行毎(横方向)に書き
込む。このとき、最初の行にパイロット・シンボルを書
き込めば、後でパイロット・シンボルを付加する必要が
ない。インタリーバ3は、1フレーム分の送信データを
書き込んだ後、書き込まれた送信データを、今度は、列
(縦方向)毎に読み出す。以下、FDDモードとTDD
モードとに分けて、動作説明する。
The data sequence to be transmitted depends on the framing unit 1
Supplied to The framing unit 1 divides the transmission data sequence into data for each predetermined frame time (T f ) to form a frame. The error correction encoder 2
For each frame, transmission data in the frame is error-correction-coded and supplied to the interleaver 3. Interleaver 3, the transmission data at normal speed V N, the interleave memory 3A of the M s line × N s columns, writes for each row (lateral direction). At this time, if a pilot symbol is written in the first row, there is no need to add the pilot symbol later. After writing the transmission data for one frame, the interleaver 3 reads the written transmission data for each column (vertical direction). Hereinafter, the FDD mode and the TDD
The operation will be described separately for each mode.

【0041】(1)FDDモードの動作 FDDモードの場合、送信部のインタリーバ3は、リー
ドクロック発生器22から供給されたクロック信号によ
って、通常速度VN (=Ms ・VT )ビット/秒で、イ
ンタリーブ・メモリ3A内の送信データを列毎に読み出
す。すなわち、FDDモードの場合、メモリ3Aの読み
出し速度は、VR =VN である。メモリ3Aの各列が1
スロットを構成するので、1スロットはMs ビットで構
成される(パイロット・シンボルを含む)。
(1) Operation in FDD Mode In the FDD mode, the interleaver 3 of the transmission unit uses the clock signal supplied from the read clock generator 22 to output the normal speed V N (= M s · V T ) bits / sec. Then, the transmission data in the interleave memory 3A is read for each column. That is, in the case of FDD mode, the read speed of the memory 3A is V R = V N. Each column of the memory 3A is 1
Since a slot is configured, one slot is configured with M s bits (including a pilot symbol).

【0042】インタリーバ3で作成された送信データ系
列は、データ変調器4でデータ変調され、拡散変調器5
で拡散変調される。そして、周波数変調器6で指定され
た送信周波数fT に変換された後、送信される。この送
受信機は、送受信分波器7を備えており、ここで送信と
受信の周波数成分を分別する。
The transmission data sequence created by the interleaver 3 is data-modulated by the data modulator 4 and
Is spread modulated. Then, after being converted to the transmission frequency f T which is specified by the frequency modulator 6, and transmitted. This transceiver includes a transmission / reception splitter 7, which separates transmission and reception frequency components.

【0043】一方、受信部の周波数変換器14は、指定
された周波数fR で受信波を周波数変換する。周波数変
換された受信信号は、逆拡散復調器13で逆拡散復調さ
れ、データ復調器12でデータ復調される。復調された
データは、デインタリーバ11に供給される。デインタ
リーバ11は、ライトクロック発生器23から供給され
たクロック信号によって、この復調データを、書き込み
速度VW =VN (通常速度)で、列(縦方向)毎にデイ
ンタリーブ・メモリ11Aに書き込む。書き込まれたデ
ータは、通常速度VN で、行(横方向)毎に読み出され
る。
On the other hand, the frequency converter 14 of the receiver converts the frequency of the received wave at the designated frequency f R. The frequency-converted received signal is despread and demodulated by a despread demodulator 13 and data demodulated by a data demodulator 12. The demodulated data is supplied to a deinterleaver 11. The deinterleaver 11 writes the demodulated data into the deinterleave memory 11A for each column (vertical direction) at a write speed V W = V N (normal speed) in accordance with the clock signal supplied from the write clock generator 23. . Written data at a normal speed V N, are read out for each row (lateral direction).

【0044】すなわち、FDDモードにおいては、イン
タリーブ・メモリ3Aの読み出し速度とデインタリーブ
・メモリ11Aの書き込み速度とは、ともに通常速度V
N であるが、デインタリーブ・メモリ11Aの書き込み
方向と読み出し方向は、インタリーブ・メモリ3Aの場
合と逆になっている。また、デインタリーブ・メモリ1
1A内のパイロット・シンボルの部分は空きになってい
る。この2点が、デインタリーバ11とインタリーバ3
とが違う点である。デインタリーバ11から出力された
データは、誤り訂正復号器10で誤り訂正復号され、元
のデータが得られる。
That is, in the FDD mode, the read speed of the interleave memory 3A and the write speed of the deinterleave memory 11A are both equal to the normal speed V.
Although it is N , the writing direction and reading direction of the deinterleave memory 11A are opposite to those of the interleave memory 3A. Deinterleave memory 1
The portion of the pilot symbol in 1A is empty. These two points are deinterleaver 11 and interleaver 3
Is a different point. The data output from the deinterleaver 11 is subjected to error correction decoding by the error correction decoder 10 to obtain the original data.

【0045】(2)TDDモードの動作 TDDモードの場合、副制御回路21のキャリア周波数
制御部25は、送信周波数fT と受信周波数fR とを同
一(fT =fR )に設定する。それとともに、インタリ
ーブ・メモリ3Aの読み出し速度VR をVR >2VN
し、デインタリーブ・メモリ11Aの書き込み速度VW
は、VW >2VN とする。例えば、インタリーブメモリ
3AのVR = デインタリーブメモリ11AのVW
2.5VN とし、1スロット内に0.6スロット分の空
き時間をつくる。この空き時間に、送信と受信とを切り
換えることができる。その他の動作は、FDDモードの
場合と同様である。
(2) Operation in TDD Mode In the TDD mode, the carrier frequency control unit 25 of the sub control circuit 21 sets the transmission frequency f T and the reception frequency f R to be the same (f T = f R ). Simultaneously, the reading speed V R of the interleave memory 3A and V R> 2V N, write speed of the deinterleave memory 11A V W
Is V W > 2V N. For example, V R of the interleave memory 3A = V W of the deinterleave memory 11A =
And 2.5V N, creating a 0.6 free time slots in one slot. During this idle time, transmission and reception can be switched. Other operations are the same as those in the case of the FDD mode.

【0046】なお、拡散変調はデータ変調後の信号を、
送信データのビットレートより高速レートの拡散系列で
変調するが、TDDモードのときの拡散系列速度(チッ
プレート)を、FDDモードのときのそれと同じにして
もよいし、FDDモードの読み出し速度等とおなじ倍率
の速度としてもよい。
In the spread modulation, the signal after data modulation is
The modulation is performed with a spreading sequence having a higher rate than the bit rate of the transmission data. The spreading sequence speed (chip rate) in the TDD mode may be the same as that in the FDD mode, or may be the same as the reading speed in the FDD mode. The same magnification speed may be used.

【0047】[0047]

【発明の効果】上記の説明のように、本発明によれば、
簡単な構成で、CDMA移動通信において、インタリー
バおよびデインタリーバの読み出しおよび書き込み速度
の単純な制御のみで、周波数分割全二重(FDD)と時
間分割全二重(TDD)の双方を1台で実現できる。
As described above, according to the present invention,
With a simple configuration, in a CDMA mobile communication system, both frequency division full duplex (FDD) and time division full duplex (TDD) can be realized by a single unit by simply controlling the read and write speeds of the interleaver and deinterleaver. it can.

【0048】また、インタリーバ・メモリの最初にパイ
ロット・シンボルを書き込むと、後でパイロット・シン
ボルを挿入する必要がない。
Also, if pilot symbols are written at the beginning of the interleaver memory, there is no need to insert pilot symbols later.

【0049】その上、重要なデータに対して送信電力を
増やしているので、重要なデータは確実に受信される。
In addition, since the transmission power is increased for important data, important data is reliably received.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による移動通信システム用送受信機の実
施形態に使用する伝送方法を説明する概念図であり、
(A)は、送信データフレームの構成を示し、(B)
は、パターン既知のパイロット・シンボルを、周期的に
挿入して得られた無線チャネルフレームの構成を示し、
(C)は、無線チャネルスロットの構成を示す。
FIG. 1 is a conceptual diagram illustrating a transmission method used in an embodiment of a transceiver for a mobile communication system according to the present invention;
(A) shows the configuration of the transmission data frame, and (B)
Indicates the configuration of a radio channel frame obtained by periodically inserting pilot symbols with a known pattern,
(C) shows the configuration of a wireless channel slot.

【図2】同実施形態のインタリーブ・メモリ3Aの構成
を示す概念図である。
FIG. 2 is a conceptual diagram showing a configuration of an interleave memory 3A of the embodiment.

【図3】同メモリ3Aにデータを格納した状態を示す概
念図である。
FIG. 3 is a conceptual diagram showing a state where data is stored in the memory 3A.

【図4】同実施形態における送信電力制御の一例を示す
概念図である。
FIG. 4 is a conceptual diagram showing an example of transmission power control in the embodiment.

【図5】FDDおよびTDDを説明する概念図であり、
(A)はFDDモードを示し、(B)はTDDモードを
示す。
FIG. 5 is a conceptual diagram illustrating FDD and TDD;
(A) shows the FDD mode, and (B) shows the TDD mode.

【図6】本発明による移動通信システム用送受信機の実
施形態を示すブロック図である。
FIG. 6 is a block diagram showing an embodiment of a transceiver for a mobile communication system according to the present invention.

【図7】同実施形態の副制御回路の構成を示すブロック
図である。
FIG. 7 is a block diagram illustrating a configuration of a sub control circuit according to the first embodiment.

【符号の説明】[Explanation of symbols]

1 フレーム化部 2 誤り訂正符号器 3 インタリーバ 3A インタリーブ・メモリ 4 データ変調器 5 拡散変調器 6 周波数変換器 7 送受信分波器 10 誤り訂正復号器 11 ビット・デインタリーバ 11A デインタリーブ・メモリ 12 データ復調器 13 逆拡散復調器 14 周波数変換器 15 アンテナ 20 主制御部 21 副制御部 22 リードクロック発生器 23 ライトクロック発生器 24 クロック制御部 25 キャリア周波数制御部 Reference Signs List 1 framing unit 2 error correction encoder 3 interleaver 3A interleave memory 4 data modulator 5 spreading modulator 6 frequency converter 7 transmission / reception demultiplexer 10 error correction decoder 11 bit deinterleaver 11A deinterleave memory 12 data demodulation Device 13 despread demodulator 14 frequency converter 15 antenna 20 main control unit 21 sub-control unit 22 read clock generator 23 write clock generator 24 clock control unit 25 carrier frequency control unit

フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H04B 1/707 H04B 1/40 H04Q 7/38 Continuation of the front page (58) Field surveyed (Int.Cl. 6 , DB name) H04B 1/707 H04B 1/40 H04Q 7/38

Claims (10)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 CDMA(Code Division Multiple Acc
ess )移動通信システム用送受信機において、 送信部は、 送信データをフレーム毎にインタリーブするインタリー
バと、 該インタリーバ内に設けられ、行および列単位で書き込
みおよび読み出し可能なインタリーブ・メモリと、 インタリーブされた送信データを狭帯域変調信号にデー
タ変調する変調手段と、 該狭帯域変調信号を、拡散系列を用いて、広帯域変調信
号に拡散変調する拡散変調手段とを具備し、 前記インタリーバは、前記インタリーブ・メモリに前記
送信データを、行毎に書き込み、列毎に読み出すことに
より、前記インタリーブを実行し、 受信部は、 前記広帯域変調信号を狭帯域変調信号へ変換する逆拡散
手段と、 前記狭帯域信号を復調して復調データを出力する復調手
段と、 前記復調データを前記フレーム毎にデインタリーブし
て、前記送信データを再生するデインタリーバと、 前記デインタリーバ内に設けられ、行および列単位で書
き込みおよび読み出し可能なデインタリーブ・メモリと
を具備し、 前記デインタリーバは、前記デインタリーブ・メモリに
前記復調データを列に書き込み、行毎に読み出すことに
より、前記デインタリーブを実行し、 前記送受信機は、 前記インタリーブ・メモリからデータを読み出し、前記
デインタリーブ・メモリへデータを書き込む場合に、列
から列への移行速度(列/秒)をあらかじめ決められた
一定速度VT に制御する一方、各列内のデータの読み出
し速度VR および書き込み速度VW (ビット/秒)を可
変制御する制御手段を具備することを特徴とする移動通
信システム用送受信機。
1. A CDMA (Code Division Multiple Acc)
ess) In the transceiver for a mobile communication system, the transmission unit includes: an interleaver for interleaving transmission data for each frame; an interleave memory provided in the interleaver and capable of writing and reading in row and column units; Modulating means for data modulating transmission data to a narrow band modulated signal, and spreading modulating means for spreading and modulating the narrow band modulated signal to a wide band modulated signal using a spreading sequence, wherein the interleaver comprises the interleaver The interleaving is performed by writing the transmission data to the memory for each row and reading for each column, and a receiving unit includes: a despreading unit that converts the wideband modulation signal into a narrowband modulation signal; and the narrowband signal. Demodulating means for demodulating the demodulated data and outputting demodulated data; A deinterleaver that releaves and reproduces the transmission data; and a deinterleave memory that is provided in the deinterleaver and that can be written and read in row and column units. Performing the deinterleaving by writing the demodulated data to a column and reading the data row by row, wherein the transceiver reads data from the interleave memory and writes data to the deinterleave memory; The transition speed from column to column (column / second) is controlled to a predetermined constant speed V T , while the reading speed V R and writing speed V W (bit / second) of data in each column are variably controlled. A transceiver for a mobile communication system, comprising a control unit.
【請求項2】 請求項1に記載の移動通信システム用送
受信機において、前記制御手段は、前記インタリーブ・
メモリの各列データの読み出し速度VR および前記デイ
ンタリーブ・メモリの各列データの書き込み速度V
W (ビット/秒)を、 FDDモードのときには、VR =VW =VT ・Ms 、た
だし、Ms は各列のビット数とし、 TDDモードのときには、VR >2VT ・Ms およびV
W >2VT ・Ms とし、列の最後のビットを読み出した
後、次の列の読み出し開始時間までに、前記送受信機を
送信モードから受信モードに切り替えることを特徴とす
る移動通信システム用送受信機。
2. The transceiver for a mobile communication system according to claim 1, wherein said control means includes said interleaver.
Reading speed of each column data in the memory V R and a write rate for each column data of said deinterleave memory V
W (bits / second) is V R = V W = V T · M s in the FDD mode, where M s is the number of bits in each column, and in TDD mode, V R > 2V T · M s And V
W > 2V T · M s, and after the last bit of a column is read, the transceiver is switched from a transmission mode to a reception mode by a reading start time of a next column. Machine.
【請求項3】 請求項1又は2に記載の移動通信システ
ム用送受信機において、前記インタリーバは、前記イン
タリーバ・メモリの最初に、パイロット・シンボルを書
き込むことを特徴とする移動通信システム用送受信機。
3. The transceiver for a mobile communication system according to claim 1, wherein said interleaver writes a pilot symbol at the beginning of said interleaver memory.
【請求項4】 請求項1ないし3のいずれかに記載の移
動通信システム用送受信機は、さらに、前記拡散変調手
段の出力側に接続され、前記送信データ中の重要データ
の送信電力を増加する送信電力制御手段を具備すること
を特徴とする移動通信システム用送受信機。
4. The transmitter / receiver for a mobile communication system according to claim 1, further connected to an output side of said spread modulation means to increase transmission power of important data in said transmission data. A transceiver for a mobile communication system, comprising transmission power control means.
【請求項5】 請求項4に記載の移動通信システム用送
受信機において、前記重要データは、前記パイロット・
シンボルおよび制御データであることを特徴とする移動
通信システム用送受信機。
5. The transceiver according to claim 4, wherein the important data is the pilot data.
A transceiver for a mobile communication system, which is a symbol and control data.
【請求項6】 CDMA(Code Division Multiple Acc
ess )移動通信システム用送受信機において、 送信部は、 送信データをフレーム毎にインタリーブするインタリー
バと、 該インタリーバ内に設けられ、列および行単位で書き込
みおよび読み出し可能なインタリーブ・メモリと、 インタリーブされた送信データを狭帯域変調信号にデー
タ変調する変調手段と、 該狭帯域変調信号を、拡散系列を用いて、広帯域変調信
号に拡散変調する拡散変調手段とを具備し、 前記インタリーバは、前記インタリーブ・メモリに前記
送信データを、列毎に書き込み、行毎に読み出すことに
より、前記インタリーブを実行し、 受信部は、 前記広帯域変調信号を狭帯域変調信号へ変換する逆拡散
手段と、 前記狭帯域信号を復調して復調データを出力する復調手
段と、 前記復調データを前記フレーム毎にデインタリーブし
て、前記送信データを再生するデインタリーバと、 前記デインタリーバ内に設けられ、列および行単位で書
き込みおよび読み出し可能なデインタリーブ・メモリと
を具備し、 前記デインタリーバは、前記デインタリーブ・メモリに
前記復調データを行毎に書き込み、列毎に読み出すこと
により、前記デインタリーブを実行し、 前記送受信機は、 前記インタリーブ・メモリからデータを読み出し、前記
デインタリーブ・メモリへデータを書き込む場合に、行
から行への移行速度(行/秒)をあらかじめ決められた
一定速度VT に制御する一方、各行内のデータの読み出
し速度VR および書き込み速度VW (ビット/秒)を可
変制御する制御手段を具備することを特徴とする移動通
信システム用送受信機。
6. A CDMA (Code Division Multiple Acc)
ess) In the transceiver for a mobile communication system, the transmission unit includes: an interleaver for interleaving transmission data for each frame; an interleave memory provided in the interleaver and capable of writing and reading in units of columns and rows; Modulating means for data modulating transmission data to a narrow band modulated signal, and spreading modulating means for spreading and modulating the narrow band modulated signal to a wide band modulated signal using a spreading sequence, wherein the interleaver comprises the interleaver The interleaving is performed by writing the transmission data to a memory for each column and reading the data for each row, and a receiving unit includes: a despreading unit that converts the wideband modulation signal into a narrowband modulation signal; and the narrowband signal. Demodulating means for demodulating the demodulated data and outputting demodulated data; A deinterleaver for reproducing the transmission data by releaving; and a deinterleave memory provided in the deinterleaver and capable of writing and reading in units of columns and rows, wherein the deinterleaver includes the deinterleaver. The deinterleaving is performed by writing the demodulated data to a memory for each row and reading the data for each column.The transceiver reads data from the interleave memory and writes data to the deinterleave memory. while controlling to a constant speed V T which is predetermined transition velocity to rows (rows / sec) from the row, the data reading speed in each row V R and a write rate V W (bit / sec) is variably controlled A transceiver for a mobile communication system, comprising a control unit.
【請求項7】 請求項1に記載の移動通信システム用送
受信機において、前記制御手段は、前記インタリーブ・
メモリの各行データの読み出し速度VR および前記デイ
ンタリーブ・メモリの各行データの書き込み速度V
W (ビット/秒)を、 FDDモードのときには、VR =VW =VT ・Ms 、た
だし、Ms は各行のビット数とし、 TDDモードのときには、VR >2VT ・Ms およびV
W >2VT ・Ms とし、行の最後のビットを読み出した
後、次の行の読み出し開始時間までに、前記送受信機を
送信モードから受信モードに切り替えることを特徴とす
る移動通信システム用送受信機。
7. The transceiver for a mobile communication system according to claim 1, wherein:
Read rate V R and the deinterleave memory row data write speed V of each row data in the memory
W (bits / second) is V R = V W = V T · M s in the FDD mode, where M s is the number of bits in each row. In the TDD mode, V R > 2V T · M s and V
W > 2V T · M s, and after the last bit of a row is read, the transceiver is switched from a transmission mode to a reception mode by a reading start time of the next row, and transmission / reception for a mobile communication system is characterized in that Machine.
【請求項8】 請求項6又は7に記載の移動通信システ
ム用送受信機において、前記インタリーバは、前記イン
タリーバ・メモリの最初に、パイロット・シンボルを書
き込むことを特徴とする移動通信システム用送受信機。
8. The transceiver for a mobile communication system according to claim 6, wherein the interleaver writes a pilot symbol at the beginning of the interleaver memory.
【請求項9】 請求項6ないし8のいずれかに記載の移
動通信システム用送受信機は、さらに、前記拡散変調手
段の出力側に接続され、前記送信データ中の重要データ
の送信電力を増加する送信電力制御手段を具備すること
を特徴とする移動通信システム用送受信機。
9. The transceiver for a mobile communication system according to claim 6, further connected to an output side of said spread modulation means to increase transmission power of important data in said transmission data. A transceiver for a mobile communication system, comprising transmission power control means.
【請求項10】 請求項9に記載の移動通信システム用
送受信機において、前記重要データは、前記パイロット
・シンボルおよび制御データであることを特徴とする移
動通信システム用送受信機。
10. The transceiver for a mobile communication system according to claim 9, wherein the important data is the pilot symbol and control data.
JP29841496A 1995-11-09 1996-11-11 Transceiver for mobile communication system Expired - Fee Related JP2910990B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29841496A JP2910990B2 (en) 1995-11-09 1996-11-11 Transceiver for mobile communication system

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7-291475 1995-11-09
JP29147595 1995-11-09
JP29841496A JP2910990B2 (en) 1995-11-09 1996-11-11 Transceiver for mobile communication system

Publications (2)

Publication Number Publication Date
JPH09191276A JPH09191276A (en) 1997-07-22
JP2910990B2 true JP2910990B2 (en) 1999-06-23

Family

ID=26558554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29841496A Expired - Fee Related JP2910990B2 (en) 1995-11-09 1996-11-11 Transceiver for mobile communication system

Country Status (1)

Country Link
JP (1) JP2910990B2 (en)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7184426B2 (en) 2002-12-12 2007-02-27 Qualcomm, Incorporated Method and apparatus for burst pilot for a time division multiplex system
US6574211B2 (en) * 1997-11-03 2003-06-03 Qualcomm Incorporated Method and apparatus for high rate packet data transmission
KR19990047207A (en) * 1997-12-03 1999-07-05 이형도 Radio transmitter and receiver of mixed time and frequency division communication
JP2984653B1 (en) 1998-06-11 1999-11-29 埼玉日本電気株式会社 Base station wireless device for CDMA cellular system
KR100306286B1 (en) 1998-08-04 2001-09-29 윤종용 Channel communication apparatus and method of cdma communication system
KR100317011B1 (en) * 1998-09-07 2001-12-22 마츠시타 덴끼 산교 가부시키가이샤 Mobile station, base station and wireless communicating method therebetween
KR100457895B1 (en) 1999-05-10 2004-11-18 가부시키가이샤 엔.티.티.도코모 Multiplexing method and multiplexing device, and data signal transmission method and data signal transmission device
US8064409B1 (en) 1999-08-25 2011-11-22 Qualcomm Incorporated Method and apparatus using a multi-carrier forward link in a wireless communication system
US6621804B1 (en) 1999-10-07 2003-09-16 Qualcomm Incorporated Method and apparatus for predicting favored supplemental channel transmission slots using transmission power measurements of a fundamental channel
JP3732389B2 (en) * 2000-06-16 2006-01-05 松下電器産業株式会社 Wireless communication system, base station device, communication terminal device, and wireless communication method
US7379434B2 (en) * 2001-10-19 2008-05-27 Koninklijke Philips Electronics N.V. Radio communication system
TWI315135B (en) 2002-04-15 2009-09-21 Interdigital Tech Corp Shared memory arbitrator, physical layer transport composite processor for use in processing wireless communications and method thereof, and method for wireless user equipment
JP2007243906A (en) 2006-02-07 2007-09-20 Toshiba Corp Broadcasting apparatus for closed space
US20160219584A1 (en) * 2015-01-22 2016-07-28 Texas Instruments Incorporated High performance nlos wireless backhaul frame structure
JP6759695B2 (en) * 2016-05-11 2020-09-23 ソニー株式会社 Terminal equipment, base station equipment, communication methods, and programs

Also Published As

Publication number Publication date
JPH09191276A (en) 1997-07-22

Similar Documents

Publication Publication Date Title
EP0773639B1 (en) Transmitter receiver for mobile communication system with frequency division duplex (FDD) and time division duplex (TDD)
JP2910990B2 (en) Transceiver for mobile communication system
CN101106418B (en) Receiving device and data receiving method in radio communication system
JP2992670B2 (en) Mobile communication device
EP0903023B1 (en) Transmission of signaling data in an adjustable rate wireless communication system
KR100295005B1 (en) Cdma radio transmitting apparatus and cdma radio receiving apparatus
JP3217307B2 (en) Wireless transmission device
JPH07177569A (en) Mobile communication equipment
US7224705B2 (en) Synchronization of a multi-mode base station using a common system clock
KR100996214B1 (en) Method and apparatus for a spectrally compliant cellular communication system
US6763028B2 (en) Transceiver apparatus
US6580753B1 (en) Method of transmitting information via a telecommunication system and corresponding telecommunication system
US6977918B2 (en) Method and apparatus for processing a signal received in a high data rate communication system
KR100413421B1 (en) Method for dual Interleaving
JP3407703B2 (en) Data communication method and data communication system
JPH09261129A (en) Spread spectrum communication equipment
JPH10308979A (en) Radio communication system and radio communication method
JP3056423B2 (en) Wireless transmission method
WO2002054620A1 (en) Power controlling method with time slot specific power control command
JP2001211226A (en) Radio communication system and radio communications equipment

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090409

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090409

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100409

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110409

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees