JP2907505B2 - 基板表面への導体膜形成方法 - Google Patents

基板表面への導体膜形成方法

Info

Publication number
JP2907505B2
JP2907505B2 JP19325090A JP19325090A JP2907505B2 JP 2907505 B2 JP2907505 B2 JP 2907505B2 JP 19325090 A JP19325090 A JP 19325090A JP 19325090 A JP19325090 A JP 19325090A JP 2907505 B2 JP2907505 B2 JP 2907505B2
Authority
JP
Japan
Prior art keywords
substrate
precoat
forming
substrate surface
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19325090A
Other languages
English (en)
Other versions
JPH0479293A (ja
Inventor
康史 正木
隆児 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP19325090A priority Critical patent/JP2907505B2/ja
Publication of JPH0479293A publication Critical patent/JPH0479293A/ja
Application granted granted Critical
Publication of JP2907505B2 publication Critical patent/JP2907505B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Physical Vapour Deposition (AREA)
  • ing And Chemical Polishing (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、基板表面への導体膜形成方法に関し、詳
しくは、半導体素子その他の製造に利用され、セラミッ
クス等からなる基板の表面に配線回路等になる導体膜を
形成する方法に関するものである。
〔従来の技術〕
半導体素子等の回路板を製造するには、例えば、アル
ミナ等からなるセラミックス基板の表面に、真空蒸着、
スパッタリング、イオンプレーティング等のPVD法で、A
u、Cu等からなる導体金属膜を形成して、その導体金属
膜を適当な配線パターンに形成していた。回路板の電気
的および機械的な品質性能を向上させるには、基板表面
への導体金属膜の密着力を高める必要がある。
基板表面に汚れや不純物が付着していると、導体金属
膜が基板表面に良好に接合できないため、基板表面は予
め、高周波プラズマエッチングやイオンビームエッチン
グ等による基板クリーニングを行って、汚れや不純物を
除去しておく。しかし、それでも、基板表面に直接、導
体金属膜を形成しただけでは、導体金属膜と基板が十分
に接合されず密着力に劣るものとなる。そこで、導体金
属膜を形成する前に、Cr、Ti等のセラミックスと接合し
易い金属をプリコート層として形成しておくことが行わ
れている。すなわち、従来における導体膜の形成工程
は、高周波プラズマエッチング等によるクリーニング
工程、Cr等のプリコート層の形成工程、Cu等の導体
金属膜の形成工程、の3段階の工程からなっている。
第8図および第9図は、従来における導体膜の形成装
置の一例を示しており、処理室1は、真空排気口1aを経
て真空ポンプ(図示せず)に連結されているとともに、
Arガス等の供給口1bを備えている。処理室1の内部に
は、基板2を保持する移動ホルダー2aを備え、移動ホル
ダー2aの移動経路の片側には、移動ホルダー2aの上方に
シャッタ機構3を間に挟んでプリコート用ターゲット4
が配置されている。プリコート用ターゲット4には電圧
印加用の電源回路5が接続されている。移動ホルダー2a
には、高周波電源2bが接続されてあり、基板2に高周波
電圧を印加できるようになっている。移動ホルダー2aの
別の移動位置では、シャッタ機構6の上方に導体膜用の
ターゲット7が配置され、この導体膜用ターゲット7も
前記電源回路5に接続されている。
上記のような処理装置で基板表面に導体膜を形成する
には、まず、第8図において、処理室1内を真空にして
Arガスを導入し、基板2に高周波電圧を印加することに
より、Ar+イオンが基板2の表面に衝突し、そのイオン
衝撃により、汚れの原因である水分子や油分子等を取り
除き、いわゆるクリーニングが行なわれる。このとき
は、シャッタ機構3で基板2とプリコート用ターゲット
4の間を遮断しておく。
つぎに、第9図に示すように、シャッタ機構3を開け
た状態で、プリコート用ターゲット4に電源回路5から
電圧を印加すると、プリコート用ターゲット4からスパ
ッタリングされたプリコート材料が基板2の表面に堆積
してプリコート層が形成される。
つぎに、移動ホルダー2aを、導体膜用ターゲット7の
下まで移動させた後、導体膜用ターゲット7に電圧を印
加し、シャッタ機構6を開く。そうすると、プリコート
層が形成された基板2の上に、前記同様のスパッタリン
グにより導体膜が形成されるのである。
前記した半導体素子用の回路板以外にも、セラミック
スやガラス等からなる基板の表面に、金属あるいは金属
化合物その他の材料からなる導体膜を形成する場合に
は、上記のような方法が採用されていた。
〔発明が解決しようとする課題〕
ところが、上記した従来における基板表面への導体膜
の形成工程は、前記3段階の工程を順番に行わなければ
ならないため、工数が多くなり、作業能率が悪いという
問題があった。また、各工程毎に処理装置もしくは処理
部を設けておく必要があるため、装置が複雑化かつ大型
化することになり、設備コストおよび製造コストが高く
つく欠点があった。
さらに、従来の方法では、プリコート層を形成してい
ても導体膜と基板表面の密着力が不十分であり、密着力
の向上が要望されていた。
そこで、この発明の課題は、前記したような基板表面
への導体膜の形成方法において、作業工数を削減し、処
理装置を簡単かつ小型化できるとともに、導体膜と基板
表面の密着力を向上させることのできる方法を提供する
ことにある。
〔課題を解決するための手段〕
上記課題を解決する、この発明にかかる基板表面への
導体膜の形成方法は、基板表面に対してクリーニングお
よびプリコート層の形成を行った後、導体膜を形成する
方法において、基板表面の近傍にプリコート材料を配置
した状態で、イオンボンバードにより基板表面のクリー
ニングと同時にプリコート層の形成を行う。
基板としては、アルミナ等のセラミックやガラスその
他、通常の回路板に利用されている各種の基板材料が使
用できる。回路板以外の用途に使用する場合には、それ
ぞれの用途に適した基板材料を用いることができる。
導体膜は、Au、Cu等の、通常の回路板で配線回路を構
成する導体金属材料の他、目的や用途に応じて、各種の
金属または金属化合物等からなる、任意の導体材料で形
成することができる。導体膜の形成手段は、前記した真
空蒸着、スパッタリング、イオンプレーティング等のPV
D法が適用されるが、具体的には、導体材料の種類、導
体膜に要求される性能特性等によって、各種薄膜形成手
段の中から適当な方法を選択すればよい。
プリコート層を形成するプリコート材料は、上記した
導体膜と基板の密着力を向上させることの材料であれ
ば、任意の金属あるいは非金属材料が使用できる。例え
ば、前記したように、導体膜がAu、Cu等の場合には、プ
リコート層はCr、Ti等で形成しておくのが好ましい。ま
た、酸化銅のような金属酸化物も使用できる。
イオンボンバードとは、イオン衝撃とも呼ばれ、イオ
ンの衝突エネルギーを利用して各種の処理を行うことを
意味しており、具体的には、イオンビームエッチングや
高周波プラズマエッチング、イオンスパッタリング、イ
オン注入等と呼ばれている処理技術が含まれる。
前記プリコート材料は基板近傍に配置しておく。これ
は、基板表面をイオンボンバードでクリーニングする際
に、基板表面とともにプリコート材料にもイオンが衝突
し、イオンボンバードによりプリコート材料がスパッタ
リングされて、プリコート材料の一部が基板表面に被着
されるような位置であればよい。例えば、基板の外周に
隣接する位置に基板表面とプリコート材料の表面が並ぶ
ように配置しておけばよい。この場合、プリコート材料
を基板の外周を囲む枠状に形成しておいてもよいし、SP
C等の適当な材料からなる枠の表面にプリコート材料の
膜をメッキ法やPVD法等の通常の膜形成手段で形成して
おいてもよい。また、イオンを照射するイオンガンと基
板表面の間にプリコート材料を置いておいてもよい。こ
の場合は、プリコート材料を、ネット状等に形成してお
き、イオンの一部がプリコート材料に衝突するととも
に、イオンおよびスパッタリングされたプリコート材料
が基板表面まで到達できるような構造にしておくのが好
ましい。プリコート材料でネットを形成するには、プリ
コート材料そのものでネットを作製してもよいし、適当
な基材でネットを作製した後、その表面にプリコート材
料の薄膜を形成したものでもよい。
また、基板表面とプリコート材料の両方をイオンボン
バードするには、両者が同電位になるような状態でイオ
ンボンバード処理を行うのが好ましい。
基板表面のクリーニングおよびプリコート層の形成を
行うためのイオンボンバードの処理装置や処理手順など
は、前記した通常のイオンボンバード処理、例えば、高
周波プラズマエッチングやイオンスパッタリング等と同
様でよい。イオンボンバードを行うためのイオン源とし
ては、Arガスが一般的であるが、その他の不活性ガス等
を用いることもできる。処理室内の真空度やArガス圧等
の処理条件も、通常の条件範囲内で自由に設定できる。
具体的には、従来におけるイオンボンバードによる基
板表面のクリーニング装置に、前記したプリコート材料
の装着機構または装着部を備えておけばよい。あるい
は、逆に、従来のプリコート層形成装置に対して、基板
表面にイオンボンバードによるクリーニングが施される
ような構造にしておけばよい。さらに、前記したよう
に、ひとつの処理装置内で、基板表面のクリーニング工
程、プリコート層の形成工程、および、導体膜の形成工
程を行うようになった装置において、クリーニング工程
とプリコート層の形成工程を同時に行えるように構成し
ておいてもよい。さらに、ひとつの処理部に基板を配置
したまま、クリーニング工程、プリコート層形成工程お
よび導体膜形成工程の全てを行うようにしてもよい。
〔作用〕
基板表面をクリーニングするには、高周波プラズマエ
ッチングやイオンビームエッチング等のイオンボンバー
ドを利用する方法が適用できる。また、プリコート層の
形成も、イオンスパッタリング等のイオンボンバードを
利用する方法で行える。すなわち、基板表面のクリーニ
ングとプリコート層形成は、イオンボンバードという同
じ原理もしくは作用を利用して行えるのである。
そこで、基板表面の近傍にプリコート材料を配置した
状態で、イオンボンバードによる基板表面のクリーニン
グを行えば、イオンが基板表面とともにプリコート材料
にも衝突し、プリコート材料をスパッタリングして、基
板表面にプリコート材料を堆積させることになる。すな
わち、イオンボンバードで、基板表面から不純物が除去
されるのと同時にプリコート材料が堆積してプリコート
層が形成されるのである。したがって、従来、別々の工
程で行っていた基板表面のクリーニングとプリコート層
の形成が、同じ工程で同時に行われることになる。
しかも、イオンボンバードにより、プリコート材料の
分子または原子が、基板表面を構成する分子または原子
の間に押し込まれた状態になり、プリコート層と基板と
の境界で互いの原子等が混合した状態で膜形成されるこ
とになるので、プリコート層と基板表面との接合が良好
に行われ、互いの密着力が非常に大きくなる。その結
果、プリコート層の上に形成される導体膜と基板表面と
の密着性も向上することになる。
〔実施例〕
ついで、この発明の実施例を図面を参照しながら以下
に詳しく説明する。
第1図は、導体膜形成装置の全体構造を示しており、
処理室10には、真空ポンプ(図示せず)に接続された真
空排気口12と、イオン源となるArガス等の不活性ガスの
供給口14が設けられている。
処理室10内の下方には、基板ホルダー20を備え、基板
ホルダー20の上部には、アルミナセラミック基板等の基
板22が装着される。基板ホルダー20には高周波電源24が
接続されている。基板22の周囲には、Cr、Ti等のプリコ
ート材料からなるターゲット枠30が装着されている。プ
リコート用ターゲット枠30と基板22は、互いに接触させ
ておいたり、基板ホルダー20を介して接続しておくこと
によって、同電位になるように連結されている。第2図
は、基板22とプリコート用ターゲット枠30の詳細な形状
を示しており、四角板状をなす基板22と、基板22の外周
を囲む四角枠状のプリコート用ターゲット枠30が組み合
わせられている。
基板ホルダー20の上方にはシャッタ機構40を備えてい
る。シャッタ機構40は、処理室10の構造材を介して処理
室壁と同電位になっており、グランド電位である。シャ
ッタ機構40の上方には、Cu等からなる導体膜用のターゲ
ット50を保持したホルダー52が備えられている。導体膜
用ターゲットホルダー52には、直流電源を備えた電圧印
加回路54が接続され、スイッチ56で電圧印加を制御する
ようになっている。
上記のような装置を用いる導電膜の形成方法を説明す
る。
第1図において、処理室10内を、例えば、1×10-5To
rr以下の真空度まで排気した後、Arガスを導入する。真
空ポンプの排気速度やArガス流量を調節して、処理室10
内のArガス圧を、例えば、8×10-2Torrに保っておく。
シャッタ機構40を閉じた状態で、基板ホルダー20を介し
て基板22に高周波電圧を印加し、シャッタ機構40と基板
22の間でArのプラズマを発生させる。Ar+イオンの基板2
2側へのボンバードにより、基板22の表面に付着してい
る水分子や油分子等の不純物をスパッタリングさせ、基
板22の表面から取り除いて、基板22表面をクリーニング
する。すなわち、いわゆる高周波プラズマエッチングに
よるクリーニングが行われる。このとき、基板22と同電
位に保たれたプリコート用ターゲット枠30も同時にボン
バードされることになるので、CrやTi等のプリコート材
料がスパッタリングされ、基板22の表面に被着され膜形
成されてプリコート層が形成される。
第3図は、プリコート層の形成状態を詳しく示してお
り、プリコート材料粒子(分子または原子)Pが基板22
の表面に堆積している間もAr+イオンXのボンバードが
行われているので、基板22表面に並んだセラミック粒子
(分子または原子)Sの配列内に、プリコート材料粒子
Pが押し込まれ、プリコート材料粒子Pがセラミック粒
子Sと混合された状態で、プリコート材料粒子Pが基板
22表面に堆積する。これは、いわゆるミキシングと呼ば
れる現象である。プリコート材料粒子Pがある程度堆積
すれば、それ以後はセラミック粒子Sと混合されること
なく、プリコート材料粒子Pのみの層が形成される。し
たがって、基板22の断面構造をみると、セラミック粒子
Sのみからなる基板層Aと、セラミック粒子Sとプリコ
ート材料粒子Pとが混在する混在層Cと、プリコート材
料粒子Pのみからなるプリコート層Bの3つの層が構成
されることになる。そして、前記混在層Cの存在によっ
て、基板層Aとプリコート層Cとが強固に接合されるの
である。
このようにしてクリーニングおよびプリコート処理を
終えた基板22に対して、第4図に示すように、処理室10
内のArガス圧を、例えば、2×10-3Torrに調節した状態
で、シャッタ機構40を開き、電圧印加回路54のスイッチ
56を入れて、導体膜用ターゲット50に電圧を印加し、ス
パッタリングによって基板22の表面に導体膜を形成させ
る。
上記実施例によれば、基板22および基板ホルダー20は
同じ位置に置かれたままで、クリーニング工程、プリコ
ート層形成工程および導体膜形成工程の全ての工程が行
われるので、基板22を移動する手間および時間が掛から
ず、基板22の移動手段も不要となる。また、処理室10も
狭くて良くなるので、処理装置全体を小型化でき、設備
コストおよび処理コストを削減することができる。
つぎに、第5図〜第7図に示す実施例は、前記実施例
と一部異なる方法であり、前記実施例と共通する構造部
分については詳細な説明を省く。
まず、基板22は、処理室10内を移動自在に構成された
移動ホルダー26に装着される。移動ホルダー26が処理室
10の一方に移動した状態で、移動ホルダー26の上方にな
る位置に、支持腕34で処理室10の壁面に支持されたプリ
コート材料からなるネット32が設けられている。第6図
は、上記プリコート材ネット32の詳細な形状を示してお
り、縦横の編目状もしくは格子状に構成され、全体が矩
形状をなすプリコート材ネット32が用いられている。
プリコート材ネット32の上方には、イオンガンが60が
備えられている。このイオンガン60からプリコート材ネ
ット32および基板22に向けてイオンが照射される。プリ
コート材ネット32およびイオンガン60の設置場所とは別
の位置に、前記実施例と同様のシャッタ機構40および導
体膜用ターゲット50が設置されている。導体膜用ターゲ
ット50は、ターゲットホルダー52を介して直流電源を備
えた電圧印加回路54に接続され、電圧印加回路54にはス
イッチ56が設けられている。移動ホルダー26は、前記プ
リコート材ネット32の下方位置からシャッタ機構40の下
方位置の間を往復移動するようになっている。
上記のような装置を用いる導体膜の形成方法について
説明する。
まず、第5図において、処理室10内を1×10-5Torr以
下に排気した後、Arガスを導入し、Arガス圧を2×10-4
Torrに保つ。つぎに、イオンガン60を作動させて、Ar+
イオンを基板22に向けてボンバードさせる。イオンガン
60と基板22の間にはプリコート材ネット32が存在するの
で、Ar+イオンはプリコート材ネット32のプリコート材
料をスパッタリングして基板22に運ぶことになる。基板
22の表面では、Ar+イオンのボンバードにより、基板22
表面の不純物がスパッタリング除去され、基板22の表面
がクリーニングされる。すなわち、イオンビームエッチ
ングによるクリーニングが行われる。これと同時に、前
記でスパッタリングされたプリコート材料粒子が基板22
の表面に被着して、プリコート層を形成することにな
る。この実施例では、イオンガンを用いているので、Ar
+イオンとプリコート材料粒子が同時に基板22側に移動
して、前記した実施例と同様のミキシング効果を発揮さ
せる。
基板22に対するクリーニングおよびプリコート層の形
成が終了すれば、第7図に示すように、移動ホルダー26
を、導体膜用ターゲット50の下方位置に移動する。Arガ
ス圧を2×10-3Torrに調節した状態で、導体膜用ターゲ
ット50に電圧を印加し、シャッタ機構40を開き、スパッ
タリングによって、基板22の表面に導体膜を形成させ
る。
〔発明の効果〕
以上に述べた、この発明にかかる基板表面への導体膜
の形成方法によれば、従来別々の工程で行われていた、
クリーニング工程とプリコート層形成工程を、同時に行
うことになるので、作業工程が削減され、作業時間も短
縮されることになり、処理装置も簡略化できる。
しかも、クリーニングとプリコート層の形成を、イオ
ンボンバードで同時に行うことによって、プリコート材
料と基板材料の分子または原子の粒子同士が混ざり合
う、いわゆるミキシング効果が生じるので、プリコート
層と基板との接合が極めて強固になり、非常に高い密着
力を示すことができる。プリコート層と基板の密着力が
高くなれば、当然、導体膜と基板との密着力も向上する
ことになるので、回路板その他の用途に適した優れた品
質性能の導体膜付基板を提供することができる。
【図面の簡単な説明】
第1図はこの発明の実施例に用いる処理装置のクリーニ
ングおよびプリコート層形成工程中を示す全体構造図、
第2図は基板およびプリコート用ターゲット枠の平面
図、第3図は基板表面における膜形成作用の説明図、第
4図は導体膜形成工程を示す全体構造図、第5図は別の
実施例に用いる処理装置のクリーニングおよびプリコー
ト層形成工程中を示す全体構造図、第6図はプリコート
材ネットの斜視図、第7図は導体膜形成工程を示す全体
構造図、第8図および第9図は従来例の製造工程を順次
示す処理装置の全体構造図である。 10……処理室、22……基板、30……プリコート用ターゲ
ット枠、32……プリコート材ネット、40……シャッタ機
構、50……導体膜用ターゲット、60……イオンガン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI // H01L 21/285 H01L 21/285 S H05K 3/00 H05K 3/00 R (58)調査した分野(Int.Cl.6,DB名) C23C 14/00 - 14/58 C23F 4/00 H05K 3/00,3/38 H01L 21/285

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】基板表面に対してクリーニングおよびプリ
    コート層の形成を行った後、導体膜を形成する方法にお
    いて、セラミックスからなる基板表面の近傍に、Cr、T
    i、酸化銅から選ばれる何れか1種のプリコート材料を
    配置した状態で、イオンボンバードにより基板表面のク
    リーニングを行うと同時に前記イオンボンバードでスパ
    ッタリングされたプリコート材料を基板表面に堆積させ
    てプリコート層の形成を行い、その後で、AuまたはCuか
    らなる導体膜を形成することを特徴とする基板表面への
    導体膜形成方法。
JP19325090A 1990-07-20 1990-07-20 基板表面への導体膜形成方法 Expired - Fee Related JP2907505B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19325090A JP2907505B2 (ja) 1990-07-20 1990-07-20 基板表面への導体膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19325090A JP2907505B2 (ja) 1990-07-20 1990-07-20 基板表面への導体膜形成方法

Publications (2)

Publication Number Publication Date
JPH0479293A JPH0479293A (ja) 1992-03-12
JP2907505B2 true JP2907505B2 (ja) 1999-06-21

Family

ID=16304832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19325090A Expired - Fee Related JP2907505B2 (ja) 1990-07-20 1990-07-20 基板表面への導体膜形成方法

Country Status (1)

Country Link
JP (1) JP2907505B2 (ja)

Also Published As

Publication number Publication date
JPH0479293A (ja) 1992-03-12

Similar Documents

Publication Publication Date Title
EP0595624B1 (en) Film forming apparatus for filling fine pores of a substrate
KR101182072B1 (ko) 저온 반도체 제조 장치
US7588669B2 (en) Single-process-chamber deposition system
KR101364764B1 (ko) 도전성 페이스팅 재료의 증착 장치 및 방법
JPH0359986B2 (ja)
JPS60190559A (ja) 真空付着装置
JPH07335553A (ja) 処理装置および処理方法
JP2004526868A5 (ja)
JP2002525437A (ja) スパッタ蒸着装置
JPH10219434A (ja) 排気時間および基本圧力を減じるための真空室の皮膜
US4741077A (en) End terminations for capacitors
CN109594055A (zh) 双束共溅射连续多层薄膜镀膜方法及镀膜设备
US3507248A (en) Vacuum evaporation coating apparatus including means for precleaning substrates by ion bombardment
JP2907505B2 (ja) 基板表面への導体膜形成方法
KR20060089207A (ko) 역 바이어스 대향 타깃 스퍼터링
JPH11302841A (ja) スパッタ装置
JP3659653B2 (ja) 基板上に層を設ける方法およびこれに使用するスパッタリング装置
TWI632246B (zh) 用於反應性再濺射介電材料的pvd腔室中之腔室糊貼方法
JPS59170270A (ja) 膜形成装置
JP3366391B2 (ja) スパッタ装置及びスパッタ成膜方法
JPS62211374A (ja) スパツタリング装置
JP6932873B1 (ja) 成膜装置、成膜装置の制御装置及び成膜方法
JPH0681146A (ja) マグネトロン型スパッタ装置
JP3138810B2 (ja) イオンプレーティング装置
JPH09171976A (ja) 高アスペクト比フィーチャの側面と底部に膜厚制御可能な被膜を付着する方法および装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees