JP2905664B2 - Printed wiring board etching method - Google Patents

Printed wiring board etching method

Info

Publication number
JP2905664B2
JP2905664B2 JP8460893A JP8460893A JP2905664B2 JP 2905664 B2 JP2905664 B2 JP 2905664B2 JP 8460893 A JP8460893 A JP 8460893A JP 8460893 A JP8460893 A JP 8460893A JP 2905664 B2 JP2905664 B2 JP 2905664B2
Authority
JP
Japan
Prior art keywords
etching
resist
wiring board
printed wiring
test pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8460893A
Other languages
Japanese (ja)
Other versions
JPH06302934A (en
Inventor
仁司 樫尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Consejo Superior de Investigaciones Cientificas CSIC
Original Assignee
Consejo Superior de Investigaciones Cientificas CSIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Consejo Superior de Investigaciones Cientificas CSIC filed Critical Consejo Superior de Investigaciones Cientificas CSIC
Priority to JP8460893A priority Critical patent/JP2905664B2/en
Publication of JPH06302934A publication Critical patent/JPH06302934A/en
Application granted granted Critical
Publication of JP2905664B2 publication Critical patent/JP2905664B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明はプリント配線板のエッチ
ング工程において、エッチング量を最適に管理するエッ
チング管理方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an etching control method for optimally controlling an etching amount in a printed wiring board etching process.

【0002】[0002]

【従来の技術】一般にエッチングによるプリント配線板
のパターン形成では、エッチングレジストの大きさは、
得ようとするパターンの大きさよりも若干大きく補正を
かけて設計される。これは、エッチング時に、エッチン
グがレジストの下にまで進行する(サイドエッチング)
ためである。通常、このサイドエッチング量はエッチン
グするパターンの厚み程度の大きさになる。
2. Description of the Related Art Generally, in forming a pattern of a printed wiring board by etching, the size of an etching resist is as follows.
It is designed with a correction slightly larger than the size of the pattern to be obtained. This means that during etching, the etching proceeds to below the resist (side etching)
That's why. Usually, the amount of side etching is about the same as the thickness of the pattern to be etched.

【0003】実際のプリント基板の工程では、エッチン
グ条件が不適当でサイドエッチング量が設計よりも少な
かった場合は、パターン間にエッチング残りが発生して
ショートが発生する。この場合、パターン間が狭くなり
隣接パターン間の絶縁特性に悪影響を与える。逆に、サ
イドエッチング量が設計よりも大きくなった場合、パタ
ーン幅は設計値よりも小さくなりパターンの電気抵抗の
増加、パターン断線が発生する。
In an actual printed circuit board process, if the etching conditions are inappropriate and the amount of side etching is smaller than designed, an unetched portion occurs between the patterns and a short circuit occurs. In this case, the space between the patterns becomes narrow, which adversely affects the insulation characteristics between adjacent patterns. Conversely, when the side etching amount is larger than the design value, the pattern width becomes smaller than the design value, and the electric resistance of the pattern increases and the pattern disconnection occurs.

【0004】特に、最初から設計値が細いパターンで
は、パターン幅の減少の影響はより大きくなる。
[0004] In particular, in the case of a pattern whose design value is narrow from the beginning, the influence of the decrease in the pattern width becomes greater.

【0005】[0005]

【発明が解決しようとする課題】ところで、近年、プリ
ント配線板の実装密度の向上、小サイズ化により配線板
に高密度配線が要求され、従来よりさらに微細なパター
ンが要求されている。このためパターンピッチの縮小が
必要となり、パターン幅の設計値が、パターン導体とし
て使用される金属箔の厚さの数倍程度まで狭くなってい
る。パターン幅が狭くなることから相対的にサイドエッ
チング量がこれに対して無視できないものとなり、工程
内での管理を厳しくする必要が生じている。
By the way, in recent years, high-density wiring has been required for a wiring board due to improvement in mounting density and reduction in size of the printed wiring board, and a finer pattern than before has been required. For this reason, it is necessary to reduce the pattern pitch, and the design value of the pattern width is reduced to about several times the thickness of the metal foil used as the pattern conductor. Since the pattern width is reduced, the side etching amount becomes relatively nonnegligible, and it is necessary to strictly control the process.

【0006】このような微細なパターンに対するエッチ
ング状態の監視方法として、従来は、工程内で製造ライ
ンより単品の基板を取り出して顕微鏡などによりパター
ン寸法を測定するという手段をとっていた。
Conventionally, as a method of monitoring the etching state of such a fine pattern, a method of taking out a single substrate from a production line in a process and measuring the pattern size by a microscope or the like has been adopted.

【0007】しかし、このような従来の管理方法では、
基板のエッチング状態を工程の流れ上でスムーズに管理
するのは困難であり、手間を要する上、作業時間も長く
なりコストアップの要因となっていた。
However, in such a conventional management method,
It is difficult to manage the etching state of the substrate smoothly in the flow of the process, which requires time and effort, increases the work time, and increases the cost.

【0008】そこで本発明の目的は、パターンのエッチ
ング状態を製造ライン上で容易に確認でき、作業工程の
簡略化を図れコストダウンできるエッチング管理方法を
提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide an etching control method which can easily confirm the etching state of a pattern on a production line, can simplify the operation steps, and can reduce the cost.

【0009】[0009]

【課題を解決するための手段】前記目的を達成するため
に本発明は、基板に積層した導体を、該導体上に設けた
レジストによってエッチングして配線部を得るプリント
配線板のエッチング方法において、前記基板の配線部と
は別の箇所に、段階的に大きさを変えた複数のレジスト
それぞれの間の間隔が同一で1列に配列したテストパ
ターン部を設け、該テストパターン部のエッチング時に
おけるレジストの消失状態を観察してエッチング状態を
管理してなることを特徴とする。
In order to achieve the above object, the present invention provides a method for etching a printed wiring board in which a conductor laminated on a substrate is etched by a resist provided on the conductor to obtain a wiring portion. A test pattern portion, in which a plurality of resists having different sizes in a stepwise manner are arranged in a line at the same interval, is provided at a position different from the wiring portion of the substrate, and the resist pattern is etched when the test pattern portion is etched. In which the state of etching is controlled by observing the disappearance of the resist.

【0010】[0010]

【作用】上記した形状のレジストを用いてエッチングを
進めていくと、小さいほうのレジストは大きいほうのレ
ジストに比べ、早い時間にサイドエッチングによってそ
の下方にある導体ごと除去されてしまう。一方、大きい
方のレジストはサイドエッチングによってやはり側面部
が除去されてしまうものの、完全に消失する迄には至ら
ない。従って、エッチング時にテストパターンを上面か
ら観察すると、レジストが残っている部分とレジストが
除去されてしまった部分とを明確に識別できる。
When the etching is performed using the resist having the above-described shape, the smaller resist is removed by the side etching at a shorter time than the larger resist, together with the underlying conductor. On the other hand, the side of the larger resist is also removed by side etching, but is not completely removed. Therefore, when the test pattern is observed from the upper surface during the etching, the portion where the resist remains and the portion where the resist has been removed can be clearly distinguished.

【0011】以上のように本発明においては、テストパ
ターンを目視するだけでエッチング状態を確認できる。
従って、製造ライン工程の途中であっても、上方よりテ
ストパターンの消失点を観察することによってエッチン
グ状態を知ることができ、従来のようにエッチング状態
を観察するために基板を製造ラインより降ろす必要がな
い。このように本実施例によれば、エッチング工程を非
常に簡略化でき、コストダウンを図れる。
As described above, in the present invention, the etching state can be confirmed only by visually checking the test pattern.
Therefore, even during the production line process, the etching state can be known by observing the vanishing point of the test pattern from above, and it is necessary to lower the substrate from the production line in order to observe the etching state as in the conventional case. There is no. As described above, according to this embodiment, the etching process can be greatly simplified, and the cost can be reduced.

【0012】[0012]

【実施例】本発明の一実施例について、図1及び図2を
参照して説明する。図1(a)及び(b)はそれぞれ、
本実施例によるサイドエッチング量判定用のテストパタ
ーン(以下、単にテストパターンと記す)部の上面図及
び側面図、図2(a)及び(b)はそれぞれ、図1のテ
ストパターン部のエッチング途中の上面図及び側面図で
ある。但し、図2(a)の上面図には後述するように、
導体部の形状の外にこの導体部と比較するためのレジス
トの外形を示している。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described with reference to FIGS. FIGS. 1 (a) and (b) respectively show
FIGS. 2A and 2B are a top view and a side view of a test pattern (hereinafter simply referred to as a test pattern) portion for determining a side etching amount according to the present embodiment, respectively. It is the top view and side view of FIG. However, as described later in the top view of FIG.
In addition to the shape of the conductor, the outer shape of the resist for comparison with the conductor is shown.

【0013】本実施例のテストパターン部は、図1
(a)及び(b)に示すように、プリント基板1の全面
に形成された導体2上に、テストパターンとなる複数の
エッチングレジスト(以下、単にレジストと記す)3を
A方向に向かって段階的に幅が狭くなるように設けてい
る。レジスト3,3間の間隙4はすべて同一の幅となる
ようにしている。
FIG. 1 shows a test pattern portion of this embodiment.
As shown in (a) and (b), a plurality of etching resists (hereinafter simply referred to as resists) 3 serving as test patterns are formed on a conductor 2 formed on the entire surface of a printed circuit board 1 in a direction A. The width is provided so as to be narrower. The gaps 4 between the resists 3 are all the same width.

【0014】上記した形状のエッチングレジスト3を用
いてエッチングを行うと、図2(a)及び(b)に示す
ように、幅の狭いほうのレジスト3は幅の大きいほうの
レジスト3に比べて、早い時間にサイドエッチング5に
よってその下方にある導体2ごと除去されてしまう。一
方、幅の広い方のレジスト3はサイドエッチングによっ
てやはり側面部が除去されてしまうものの、完全に消失
する迄には至らない。
When etching is performed using the etching resist 3 having the above-described shape, as shown in FIGS. 2A and 2B, the narrower resist 3 is larger than the wider resist 3. Then, the conductors 2 thereunder are removed by the side etching 5 at an early time. On the other hand, the side of the wider resist 3 is also removed by the side etching, but is not completely removed.

【0015】従って、エッチング時にこのテストパター
ンを上面から観察すると、レジストが残っている部分B
とレジストが除去されてしまった部分Cとを明確に識別
できる。 図3及び図4は、図2と同じテストパターン
部の上面図であり、それぞれサイドエッチングが不足の
場合及びサイドエッチングが過剰の場合を示している。
Therefore, when this test pattern is observed from the upper surface at the time of etching, a portion B where the resist remains is obtained.
And the portion C from which the resist has been removed can be clearly identified. 3 and 4 are top views of the same test pattern portion as FIG. 2, and show a case where side etching is insufficient and a case where side etching is excessive, respectively.

【0016】このように、エッチング後にどの幅までの
レジスト3が残っているかを確認することで、サイドエ
ッチング量を直接測定することなく目視により判定する
ことができる。
As described above, by confirming the width of the resist 3 remaining after the etching, the amount of side etching can be visually determined without directly measuring the amount of side etching.

【0017】図5乃至図8は上記テストパターンを多数
綴りのプリント基板のワーク外周に設けた例を示す上面
図であり、それぞれ、エッチング前、理想とするエッチ
ング状態、エッチング過剰の状態、エッチング不足の状
態を示している。図中、6は各プリント基板、7は配線
部、8はテストパターン部である。
FIGS. 5 to 8 are top views showing examples in which a large number of the test patterns are provided on the outer periphery of the work of the printed circuit board, which are before etching, ideally etched, excessively etched, and insufficiently etched. The state of is shown. In the figure, 6 is each printed circuit board, 7 is a wiring section, and 8 is a test pattern section.

【0018】ここで、テストパターン部8は配線部7と
同一基板上に設けられており、導体及びレジストの材
質、厚み等は両部とも同一のものである。また、予め設
定しておく条件として、理想的なサイドエッチング量の
時にテストパターン8の中央部でレジストがその下の導
体とともに除去され消失するように各レジストのレジス
ト幅を定めておく。
Here, the test pattern section 8 is provided on the same substrate as the wiring section 7, and the material and thickness of the conductor and the resist are the same in both sections. Further, as a condition set in advance, the resist width of each resist is determined so that the resist is removed together with the conductor therebelow at the center of the test pattern 8 and disappears when the ideal side etching amount is obtained.

【0019】以上のような構造において、図5の状態よ
りエッチングを開始し、図6の状態まで、即ち上面から
見てレジストが矢印D部まで除去された時点までエッチ
ングを行い、そこでエッチング停止することによって、
予め設計した理想的な量のサイドエッチングを行える。
これに対し、図7及び図8はそれぞれサイドエッチング
過剰(矢印Eまで除去)及びサイドエッチング不足(矢
印Fまで除去)の例を示している。
In the above structure, the etching is started from the state shown in FIG. 5, and the etching is performed until the state shown in FIG. 6, that is, when the resist is removed up to the arrow D when viewed from the top, and the etching is stopped there. By
An ideal amount of side etching designed in advance can be performed.
On the other hand, FIGS. 7 and 8 show examples of excessive side etching (removed up to arrow E) and insufficient side etching (removed up to arrow F), respectively.

【0020】このように本実施例によれば、テストパタ
ーンを上方より目視するだけでエッチング状態を確認で
きる。従って、従来においては製造ラインで流れている
基板のエッチング状態をそのまま製造ラインに載せたま
ま観察するのは困難であったが、本実施例によれば、製
造ライン工程の途中であっても、上方よりテストパター
ンの消失点を観察し、該消失点が中央部に達した時にエ
ッチングを停止するだけで、理想的なサイドエッチング
を実現することができる。このように本実施例によれ
ば、サイドエッチング量を容易かつ明確に知ることがで
き、エッチング工程を非常に簡略化でき、コストダウン
を図れる。
As described above, according to this embodiment, the etching state can be confirmed only by visually observing the test pattern from above. Therefore, in the related art, it was difficult to observe the etching state of the substrate flowing on the production line while being placed on the production line, but according to the present embodiment, even during the production line process, Ideal side etching can be realized only by observing the vanishing point of the test pattern from above and stopping the etching when the vanishing point reaches the center. As described above, according to the present embodiment, the amount of side etching can be easily and clearly known, the etching process can be greatly simplified, and the cost can be reduced.

【0021】なお、本実施例においては、上述のように
幅を変えた縦長形状のレジストを複数配列したテストパ
ターンを用いたが、その形状は必ずしもこれに限らず、
例えば図9(a)に示すような円状パターン9とし、そ
の直径を段階的に変えて配列しても良い。
In this embodiment, a test pattern in which a plurality of vertically long resists having different widths are arranged as described above is used, but the shape is not limited to this.
For example, a circular pattern 9 as shown in FIG. 9A may be used, and the diameter may be changed stepwise and arranged.

【0022】この例においても、図9(b)に示すよう
にエッチング後、その下の導体2とともに小さい円状パ
ターン9が消失することを利用して、サイドエッチング
量を知ることができ、エッチング工程の簡略化、コスト
ダウンを図れる。
Also in this example, as shown in FIG. 9B, the side etching amount can be known by utilizing the disappearance of the small circular pattern 9 together with the conductor 2 thereunder after etching. The process can be simplified and costs can be reduced.

【0023】[0023]

【発明の効果】以上のように本発明によれば、プリント
配線板のエッチング工程において、エッチング状態をプ
リント配線板の上面を観察するだけで容易かつ明確に知
ることができる。従って、製造ラインでプリント配線板
を流したままエッチング管理を行え、エッチング工程の
簡略化、コストダウンを図れるプリント配線板のエッチ
ング管理方法を提供できる。
As described above, according to the present invention, in the etching process of a printed wiring board, the etching state can be easily and clearly known only by observing the upper surface of the printed wiring board. Therefore, it is possible to provide an etching control method for a printed wiring board that can perform etching control while flowing the printed wiring board in a production line, thereby simplifying an etching process and reducing costs.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)及び(b)はそれぞれ、本発明の一実施
例によるテストパターン部の上面図及び側面図である。
FIGS. 1A and 1B are a top view and a side view of a test pattern unit according to an embodiment of the present invention, respectively.

【図2】(a)及び(b)はそれぞれ、本発明の一実施
例によるテストパターン部のエッチング途中の上面図及
び側面図である。
FIGS. 2A and 2B are a top view and a side view, respectively, during the etching of a test pattern portion according to an embodiment of the present invention.

【図3】図1のテストパターン部において、エッチング
不足の状態を示す上面図である。
FIG. 3 is a top view showing a state where etching is insufficient in the test pattern portion of FIG. 1;

【図4】図1のテストパターン部において、エッチング
過剰の状態を示す上面図である。
FIG. 4 is a top view showing a state of excessive etching in the test pattern portion of FIG. 1;

【図5】本発明の一実施例によるテストパターン部を多
数綴りのプリント配線板のワーク外周に設けた例を示す
上面図である。
FIG. 5 is a top view showing an example in which a test pattern portion according to an embodiment of the present invention is provided on the outer periphery of a work of a multi-spelled printed wiring board.

【図6】図5のプリント配線板に理想的なエッチングを
施した状態を示す上面図である。
FIG. 6 is a top view showing a state where ideal etching has been performed on the printed wiring board of FIG. 5;

【図7】図5のプリント配線板においてエッチング過剰
となった状態を示す上面図である。
FIG. 7 is a top view showing a state in which etching is excessive in the printed wiring board of FIG. 5;

【図8】図5のプリント配線板においてエッチング不足
となった状態を示す上面図である。
FIG. 8 is a top view showing a state where etching is insufficient in the printed wiring board of FIG. 5;

【図9】(a)及び(b)はそれぞれ、本発明の他の実
施例によるテストパターン部のエッチング前及びエッチ
ング後を示す上面図である。
FIGS. 9A and 9B are top views showing a test pattern portion before and after etching according to another embodiment of the present invention, respectively.

【符号の説明】[Explanation of symbols]

1 基板 2 導体 3 レジスト 7 配線部 8 テストパターン部 DESCRIPTION OF SYMBOLS 1 Board 2 Conductor 3 Resist 7 Wiring part 8 Test pattern part

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 基板に積層した導体を、該導体上に設け
たレジストによってエッチングして配線部を得るプリン
ト配線板のエッチング方法において、 前記基板の配線部とは別の箇所に、段階的に大きさを変
えた複数のレジストをそれぞれの間の間隔が同一で1列
に配列したテストパターン部を設け、該テストパターン
部のエッチング時におけるレジストの消失状態を観察し
てエッチング状態を管理してなることを特徴とするプリ
ント配線板のエッチング方法。
1. A method for etching a printed wiring board, wherein a conductor laminated on a substrate is etched by a resist provided on the conductor to obtain a wiring portion, Provide a test pattern portion in which a plurality of resists of different sizes are arranged in a line with the same interval between each, and observe the disappearance state of the resist when etching the test pattern portion to manage the etching state. A method for etching a printed wiring board.
JP8460893A 1993-04-12 1993-04-12 Printed wiring board etching method Expired - Fee Related JP2905664B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8460893A JP2905664B2 (en) 1993-04-12 1993-04-12 Printed wiring board etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8460893A JP2905664B2 (en) 1993-04-12 1993-04-12 Printed wiring board etching method

Publications (2)

Publication Number Publication Date
JPH06302934A JPH06302934A (en) 1994-10-28
JP2905664B2 true JP2905664B2 (en) 1999-06-14

Family

ID=13835414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8460893A Expired - Fee Related JP2905664B2 (en) 1993-04-12 1993-04-12 Printed wiring board etching method

Country Status (1)

Country Link
JP (1) JP2905664B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4640815B2 (en) * 2005-10-11 2011-03-02 日東電工株式会社 Wiring circuit board assembly sheet and manufacturing method thereof
CN103081101B (en) * 2010-04-29 2016-01-06 斯马特拉克Ip有限公司 A kind of antenna module and method and etching mask for being manufactured antenna module by etching

Also Published As

Publication number Publication date
JPH06302934A (en) 1994-10-28

Similar Documents

Publication Publication Date Title
US5043295A (en) Method of forming an IC chip with self-aligned thin film resistors
KR100277810B1 (en) Semiconductor device and manufacturing method thereof
JPH0669031B2 (en) Semiconductor device
US5591353A (en) Reduction of surface copper thickness on surface mount printed wire boards with copper plated through holes by the chemical planarization method
JP2905664B2 (en) Printed wiring board etching method
CN112616265B (en) Printed circuit board and manufacturing method thereof
US20030113669A1 (en) Method of fabricating passive device on printed circuit board
JP2777020B2 (en) Wiring layer flattening method
EP0347824B1 (en) A thick film forming process
JP2615523B2 (en) Thin film circuit board and manufacturing method thereof
US20020027021A1 (en) Printed circuit board with reduced crosstalk noise and method of forming wiring lines on a board to form such a printed circuit board
JPH05243193A (en) Method for forming a plurality of contact holes which expose inner contact in semiconductor integrated circuit
US6429050B1 (en) Fine pitch lead frame and method
EP0845808A2 (en) Multilayer wiring structure including via holes
JPH09306992A (en) Semiconductor device and manufacture thereof
KR100881484B1 (en) Cmp uniformity improvement method by use of local density control
JPH0239597A (en) Forming method for thick film circuit
JPH07254778A (en) Cream solder printing method of surface packaged printed wiring board
JPS63232483A (en) Molded printed wiring board
JPH0767001B2 (en) Substrate for electronic parts
JPH0223004Y2 (en)
JP2002064160A (en) Method of forming conductive pattern
JP2000332412A (en) Built-up multilayer printed wiring board and manufacture of the same
KR0169761B1 (en) Metal wiring forming method of semiconductor device
JPH06275615A (en) Semiconductor device and its manufacture

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080326

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20090326

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100326

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees