JP2902972B2 - 論理シミュレータ及びハードウエア記述変換装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ハードウェアの設計を
支援するＣＡＤ（計算機支援設計）システムに関わり、
特に論理シミュレータ（機能・論理シミュレータ）及び
ハードウエア記述変換装置に関する。

【０００２】

【従来の技術】

（１）近年、ＬＳＩ等の設計対象ハードウェアの大規模
化に伴い、設計効率の向上を目的として機能設計のよう
な設計の上位工程から設計を支援するＣＡＤシステムが
開発されている。

【０００３】ＣＡＤシステムの入力データとしては、Ｖ
ＨＤＬ、Ｖｅｒｉｌｏｇ ＨＤＬ等のハードウェア設計
用のハードウェア記述言語（以下、ＨＤＬと記す）が用
いられる。

【０００４】これらのＨＤＬでは、ディレイや非同期動
作を扱うことを可能としているため、イベントドリブン
シミュレーションの概念に基づき言語仕様が設計されて
いる。ここで、イベントドリブンシミュレーションと
は、ある時刻においてあるモジュールの出力信号値が変
化したときのみ、前記出力信号を入力とするモジュール
について演算処理を行ない、シミュレーションを進めて
いく方式である。この方式は、上記のディレイや非同期
動作を扱う一般的な手法として広く用いられている。

【０００５】イベントドリブンシミュレーションの代表
的な手順は、以下の通りである。 ｓｔｅｐ０：初期プロセス実行 全ての並列動作単位（以下、プロセスと呼ぶ）を動作さ
せ、信号値更新要求のタイムホイールへの登録（以下、
信号代入予約と呼ぶ）を行なう。

【０００６】ｓｔｅｐ１：時刻更新 現時刻における信号値更新要求が存在するなら次のｓｔ
ｅｐ２へ移る。存在しないなら、存在するところまで時
刻を進めてから、次のｓｔｅｐ２へ移る。 ｓｔｅｐ２：信号代入 現時刻における信号値更新を実行する。 ｓｔｅｐ３：プロセス実行 上記のｓｔｅｐ２の信号が駆動するプロセスを動作さ
せ、信号代入予約を行う。そして、上記のｓｔｅｐ１へ
戻る。

【０００７】ところで、イベントドリブンシミュレーシ
ョンにおける信号には、以下に示すような種々の性質を
持つものが混在する。 １．プロセスを起動する駆動信号として働く信号と働か
ない信号 ２．未来の複数の時刻に対する代入要求を同時に持つ信
号と、未来の時刻における代入要求を多くとも一つしか
持たない信号 ３．シミューレーション実行中に収集すべき属性情報が
存在する信号と存在しない信号 ４．１ワードで値表現できる型（例えばＢＩＴ型やＣＨ
ＡＲＡＣＴＥＲ型等）の信号と、２ワード必要な型（例
えばＴＩＭＥ型）の信号 以下、上記のそれぞれについて例をあげる。

【０００８】１．図１５およびその続きの図１６に示す
ＶＨＤＬで記述されたシミュレーションモデルにおい
て、Ｒにイベントが発生するとプロセスＰ０が起動され
る。このように、Ｒは駆動信号として働く。一方、Ｄの
値は参照されるが、Ｄにイベントが発生したことによっ
て起動されるプロセスはない。

【０００９】２．図１７に示すシミュレーションモデル
において、信号Ｅ，ＣＬＫは常に未来の時刻における代
入予約を一つだけ持つ。しかし、信号Ｄは最大で同時に
未来の８時刻分の信号代入予約が存在する。

【００１０】３．図１５および図１６のＣＫは、ＣＫ´
ｅｖｅｎｔという参照があるので、信号代入時にその時
刻でイベントが発生したかどうかという情報をセットす
る必要がある。また、図１８のＤＩＮは、ＤＩＮ´ｌａ
ｓｔ＿ｖａｌｕｅという参照があるので、一つ前の過去
の値を保持しておく必要がある。

【００１１】４．ＶＨＤＬにはＴＩＭＥ型という標準型
が存在し、その値は最少単位ｆｓ（フェムトセカンド）
から、最大単位ｈｒ（時間）まで取り得る。ＴＩＭＥ型
の全ての単位を扱えるようにするには、ＴＩＭＥ型の信
号の値を表現する際、２ワード必要である。例えば、図
１９に示す記述において、信号Ａはｂｉｔ型であるた
め、代入処理などで値の変更を行うのは１ワード分の処
理で良いが、信号ＤＥＬＡＹは２ワード分の変更が必要
になる。

【００１２】従来の論理シミュレータでは、上記のよう
な信号の性質を考慮せずに、全ての信号について同じよ
うに処理を行っている。したがって、駆動信号として働
かない信号についても駆動処理を行い、代入要求を一つ
しか持たない信号についても代入要求（波形）の更新処
理を行い、あるいは属性情報を保持しなくても良い信号
についても属性情報を記憶するような、必要のない処理
も行っていた。これが、シミュレーションの高速化を妨
げる原因となていた。

【００１３】一方、プロセスの中には、駆動信号が特定
の値であるときのみ動作するものとどのような値であっ
ても動作するものが混在する。例えば、図２０のＶＨＤ
Ｌ記述におけるプロセスは、制御信号ＣＬＫの値が
“１”のとき値の転送が行われるが、“０”のときは何
も動作しない。一方、図２１のプロセスはＣＬＫの値が
“１”のときでも、“０”のときでも値の転送が発生す
る。

【００１４】従来の論理シミュレータでは、このような
プロセスを区別せずに、同じようにプロセス起動の処理
を行っており、これがシミュレーションの高速化を妨げ
る原因となていた。

【００１５】（２）近年、ＬＳＩ等の設計対象ハードウ
ェアの大規模化に伴い、設計効率の向上を目的として機
能設計のような設計の上位工程から設計を支援するＣＡ
Ｄシステムが開発されている。

【００１６】ＣＡＤシステムの入力データとしては、Ｖ
ＨＤＬ、Ｖｅｒｉｌｏｇ ＨＤＬ等のハードウェア設計
用のハードウェア記述言語が用いられており、特にＶＨ
ＤＬはＩＥＥＥ標準化され広く用いられつつある。図４
８に、ＶＨＤＬの記述例を示す。

【００１７】ＶＨＤＬでは、同一のＨＤＬ記述に対し
て、シミュレータ毎にシミュレーション結果が異なり、
互換性が無い場合が起こるという従来のＨＤＬの問題点
を考慮し、言語仕様においてシミュレーション方式を含
めて厳密に定義されている。このような、項目の１つに
レゾリューションがある。

【００１８】レゾリューションとは、図４８の記述中の
信号Ｓのように、信号値の代入源（ソース）となるプロ
セスや下階層のコンポーネントが２個以上ある信号（図
４８では、Ｓは、プロセスＰ１とコンポーネントインス
タンス文Ｂ０の出力ポートの２個の代入源をもつ）の値
を決定するメカニズムである。レゾリューション信号の
値は、これらの代入源の値をもとにレゾリューション関
数と呼ばれる関数をコールすることによって得られる。

【００１９】レゾリューション関数は、信号のデータタ
イプに対して定義される。そして、レゾリューション関
数の定義されないデータタイプの信号のソースは、１個
以下でなければならないという規則が設けられている。

【００２０】図４８の信号Ｓのデータタイプｓｔｄ＿ｌ
ｏｇｉｃについては、例えば図４９のようなレゾリュー
ション関数が定義される。すなわち、ｓｔｄ＿ｌｏｇｉ
ｃは、９値データタイプであるｓｔｄ＿ｕｌｏｇｉｃタ
イプに対して、レゾリューションを可能としたサブタイ
プである。図４９の関数ｒｅｓｏｌｖｅｄの引数ｓは、
ソースの配列であり、途中結果ｒｅｓｕｌｔとソース間
で図４９のｒｅｓｏｌｕｔｉｏｎ＿ｔａｂｌｅに従って
演算を順次行って結果を求めて行くものである。特に、
ソース数が１個の場合は、ＩＦ文のＴＨＥＮ側の処理に
よって、レゾリューション結果は、そのソースの値とな
る。

【００２１】レゾリューションは、典型的には、ハード
ウエアのバス構造をモデル化する場合に使用される。多
くのハードウエアモジュールは、チップ外部のバスとイ
ンターフェースをとり、あるいは内部にバスをもつた
め、ユーザがＶＨＤＬによってハードウエアの構造を意
識したレベルの仕様記述、例えばレジスタトランスファ
レベルやゲートレベルの仕様記述を書く場合、使用する
データタイプはレゾリューション可能なデータタイプ、
例えばｓｔｄ＿ｌｏｇｉｃとなる。この場合、全ての信
号について、ソースが１個の場合も含めて、レゾリュー
ション関数が呼ばれることになる。

【００２２】ところが、本来レゾリューションを必要と
するバスなどの信号は、回路のごく一部分であるため、
その他の信号に対するレゾリューション処理、すなわち
図４９のようなソース自身の値を返す関数呼出し処理
は、シミュレーション時のオーバヘッドとなるという問
題があった。特に、大規模な回路のシミュレーションが
高速に実行できない原因の１つとなっていた。

【００２３】

【発明が解決しようとする課題】

（１）シミュレーションモデルおいては、上述したよう
な様々な性質を持つ信号やプロセスが混在しているが、
従来の論理シミュレータでは、信号の性質を考慮せずに
全ての信号に対して画一的な処理を行っており、ある種
の信号やプロセスについては無駄な処理も行っていたた
め、高速にシミュレーションを行うことができないとい
う問題があった。

【００２４】本発明は、上記事情に鑑みてなされたもの
であり、各信号やプロセスの有する性質に応じた処理を
行なって、無駄な処理を省き、シミュレーションの高速
化を可能にする論理シミュレータを提供することを目的
とする。

【００２５】（２）ハードウエアの仕様記述において、
大部分の信号はレゾリューションを必要としない信号で
あるにもかかわらず、バス構造を表す信号などの一部の
信号がレゾリューションを必要とするために、上記した
ようなハードウエア記述はレゾリューションのためのデ
ータタイプを用いて書かれ、その結果、従来の論理シミ
ュレータでは、本来レゾリューションを必要としないソ
ースが１個の信号代入に対してもレゾリューション関数
が呼び出され、シミュレーションにおけるオーバヘッド
となっているという問題があった。

【００２６】本発明は、上記事情に鑑みてなされたもの
であり、レゾリューション処理が本来不要な信号を検出
し、当該信号に対するレゾリューション処理を省略し
て、シミュレーションの高速化を可能にした論理シミュ
レータおよびハードウエア記述変換装置を提供すること
を目的とする。

【００２７】

【課題を解決するための手段】本発明（請求項１）に係
る論理シミュレータは、信号またはプロセスの少なくと
も一方のオブジェクトについて、該オブジェクトに属す
る各要素と、信号については、その参照のされ方、代入
のされ方、プロセス駆動信号となるか否かまたは値領域
サイズの少なくとも一つを含む、該信号に必要な処理と
不要な処理とを選別可能な所定の性質に基づき、プロセ
スについては、該プロセスが駆動される条件を含む、該
信号に必要な処理と不要な処理とを選別可能な所定の性
質に基づいて分類したオブジェクト種別との対応を記憶
するオブジェクト種別記憶手段と、信号については代
入、プロセスについては起動となる、前記オブジェクト
の要素の実行を行う際に、前記オブジェクト種別記憶手
段を参照して該実行するオブジェクトの要素のオブジェ
クト種別を求め、オブジェクト種別毎に定義された処理
手順に従って、該オブジェクトの要素の処理を行なうシ
ミュレーション処理手段と備えたことを特徴とする。

【００２８】オブジェクトに属する各要素とは、例えば
オブジェクトが信号オブジェクトである場合、各信号の
ことである。

【００２９】オブジェクトの性質には、例えば、信号に
対するイベントや代入の起こったシミュレーションサイ
クルや時刻、信号の過去の値などに関連する属性情報の
有無、信号に対する未来における値更新要求からなる波
形の更新処理の有無、信号へのイベントで起動すべきプ
ロセス（並列動作単位）の有無、プロセスを起動する信
号に関する条件などがある。

【００３０】本発明（請求項２）に係る論理シミュレー
タは、請求項１の論理シミュレータにおいて、シミュレ
ーション対象となるハードウェア記述に基づいて、前記
オブジェクト種別記憶手段に記憶する前記オブジェクト
の要素と該オブジェクトの要素に対応するオブジェクト
種別を決定するオブジェクト種別決定手段をさらに備え
たことを特徴とする。

【００３１】また、本発明に係る論理シミュレーション
方法は、少なくとも１種類のオブジェクトについて、該
オブジェクトに属する各要素と該オブジェクトをその性
質により分類したオブジェクト種別との対応を記憶し、
前記オブジェクトの要素を実行する際に、記憶した前記
対応から該実行するオブジェクトの要素のオブジェクト
種別を求め、オブジェクト種別毎に定義された処理手順
に従って、該オブジェクトの要素の処理を行なうことを
特徴とする。

【００３２】また、本発明に係る論理シミュレーション
方法は、シミュレーション対象となるハードウェア記述
に基づいて、少なくとも１種類のオブジェクトについ
て、該オブジェクトに属する各要素と該オブジェクトを
その性質により分類したオブジェクト種別との対応を決
定し、前記オブジェクトの要素を実行する際に、決定し
た前記対応から該実行するオブジェクトの要素のオブジ
ェクト種別を求め、オブジェクト種別毎に定義された処
理手順に従って、該オブジェクトの要素の処理を行なう
ことを特徴とする。

【００３３】また、本発明（請求項３）に係る論理シミ
ュレータは、シミュレーション対象となるハードウェア
記述中で使用される信号のソース数を求める解析手段
と、レゾリューション処理を省略する対象となるデータ
タイプの信号でかつ前記解析手段により求められたソー
ス数が１個である信号に対する信号代入文に対しては、
レゾリューション信号自身に直接代入するコードを生成
するコード生成手段とを備えたことを特徴とする。

【００３４】また、本発明（請求項４）に係る論理シミ
ュレータは、シミュレーション対象となるハードウェア
記述中で使用される信号のソース数を求める解析手段
と、レゾリューション処理を省略する対象となるデータ
タイプであり、前記解析手段により求められたソース数
が１個であり、かつ、該ソースに接続される下位コンポ
ーネントの出力ポートまたは入出力ポートが存在する場
合、当該ポートをレゾリューション信号自身に直接接続
するコードを生成するコード生成手段と備えたことを特
徴とする。

【００３５】また、本発明（請求項５）に係るハードウ
ェア記述変換装置は、ハードウエア記述言語による仕様
記述を記憶するハードウエア記述記憶手段と、前記ハー
ドウエア記述記憶手段に記憶されているハードウエア記
述中の信号のソース数を求める解析手段と、レゾリュー
ション処理を省略する対象となるデータタイプの信号で
かつ前記解析手段により求められたソース数が１個であ
る信号宣言を、非レゾリューションタイプの信号宣言に
置き換えたハードウエア記述を生成するハードウエア記
述変換手段とを備えたことを特徴とする。

【００３６】好ましくは、前記ハードウエア記述言語中
の信号代入文に基づいて、レゾリューションタイプの信
号宣言を非レゾリューションタイプの信号宣言に置き換
えることを特徴とする。また、好ましくは、前記ハード
ウエア記述言語中のコンポーネントインスタンス文に基
づいて、レゾリューションタイプの信号宣言を非レゾリ
ューションタイプの信号宣言に置き換えることを特徴と
する。また、好ましくは、前記ハードウエア記述言語中
の信号代入文およびコンポーネントインスタンス文に基
づいて、レゾリューションタイプの信号宣言を非レゾリ
ューションタイプの信号宣言に置き換えることを特徴と
する。

【００３７】また、本発明に係る論理シミュレーション
方法は、レゾリューション処理を省略する対象となるデ
ータタイプを記憶し、シミュレーション対象となるハー
ドウエア記述中で使用される信号のソース数を求め、記
憶したデータタイプの信号でかつ求められたソース数が
１個である信号に対する信号代入文に対しては、レゾリ
ューション信号自身に直接代入するコードを生成するこ
とを特徴とする。

【００３８】また、本発明に係る論理シミュレーション
方法は、レゾリューション処理を省略する対象となるデ
ータタイプを記憶し、シミュレーション対象となるハー
ドウエア記述中で使用される信号のソース数を求め、記
憶したデータタイプであり、求められたソース数が１個
であり、かつ、該ソースに接続される下位コンポーネン
トの出力ポートまたは入出力ポートが存在する場合、当
該ポートをレゾリューション信号自身に直接接続するコ
ードを生成することを特徴とする。

【００３９】また、本発明に係るハードウエア記述変換
方法は、レゾリューション処理を省略する対象となるデ
ータイプを記憶し、シミュレーション対象となるハード
ウエア記述中の信号のソース数を求め、該ハードウエア
記述中において、記憶したデータタイプの信号でかつ求
められたソース数が１個である信号宣言を、非レゾリュ
ーションタイプの信号宣言に置き換えたハードウエア記
述を生成することを特徴とする。

【００４０】

【作用】本発明（請求項１）では、信号またはプロセス
の少なくとも一方のオブジェクトについて、該オブジェ
クトに属する各要素と、信号については、その参照のさ
れ方、代入のされ方、プロセス駆動信号となるか否かま
たは値領域サイズの少なくとも一つを含む、該信号に必
要な処理と不要な処理とを選別可能な所定の性質に基づ
き、プロセスについては、該プロセスが駆動される条件
を含む、該信号に必要な処理と不要な処理とを選別可能
な所定の性質に基づいて分類したオブジェクト種別との
対応を記憶しており、オブジェクトの要素である各信号
などを実行する際に、オブジェクト種別記憶手段から該
実行するオブジェクトの要素のオブジェクト種別を求
め、オブジェクト種別毎に定義された処理手順に従っ
て、該オブジェクトの要素の処理を行なう。

【００４１】したがって、本発明によれば、論理シミュ
レーション中に信号、プロセスなどの種別に応じた処理
（すなわち該種別に不要な処理を省略した処理）を行
い、シミュレーションを高速に行うことが可能となる。

【００４２】これによって、シミュレーション時間を短
縮したシミュレーション環境を提供することができ、設
計者が論理シミュレーションを行なう上で、回路の設計
効率・デバッグ作業効率の向上を計ることができる。

【００４３】また、請求項２では、オブジェクト種別決
定手段を設けることによって、設計者が信号オブジェク
トやプロセス・オブジェクトの種別を設定しなくても、
オブジェクトの種別を自動的に決定できる。そして、こ
の自動的に決定されたオブジェクトの種別により、該種
別に応じた処理（すなわち該種別に不要な処理を省略し
た処理）を行って、シミュレーションを高速に行うこと
が可能となる。

【００４４】また、本発明（請求項３）では、シミュレ
ーション対象となるハードウエア記述中で使用される信
号のソース数を求め、レゾリューション処理を省略する
対象となるデータタイプの信号でかつ求められたソース
数が１個である信号に対する信号代入文に対しては、レ
ゾリューション信号自身に直接代入するコードを生成す
る。

【００４５】したがって、本発明によれば、論理シミュ
レーション中にソースが１個の信号については、レゾリ
ューション処理を省略することができ、シミュレーショ
ンを高速に行うことが可能となる。

【００４６】本発明（請求項４）では、シミュレーショ
ン対象となるハードウエア記述中で使用される信号のソ
ース数を求め、レゾリューション処理を省略する対象と
なるデータタイプであり、求められたソース数が１個で
あり、かつ、該ソースに接続される下位コンポーネント
の出力ポートまたは入出力ポートが存在する場合、当該
ポートをレゾリューション信号自身に直接接続するコー
ドを生成する。

【００４７】このように、本発明によれば、コンポーネ
ントインスタンス文のｏｕｔまたはｉｎｏｕｔポートの
接続先信号のソースが１個の場合に、当該ポートにレゾ
リューション信号自身を接続することによって、下位階
層からの当該ポートへの信号代入文の実行において、レ
ゾリューション処理を省略することができ、シミュレー
ションを高速化することが可能となる。

【００４８】本発明（請求項５）では、シミュレーショ
ン対象となるハードウエア記述中の信号のソース数を求
め、レゾリューション処理を省略する対象となるデータ
タイプの信号でかつ求められたソース数が１個である信
号宣言を、非レゾリューションタイプの信号宣言に置き
換えたハードウエア記述を生成する。

【００４９】したがって、本発明によれば、レゾリュー
ションタイプであって、ソース数が１個である信号を検
出し、この信号については、信号のデータタイプを非レ
ゾリューションタイプに変更することによって、レゾリ
ューション処理を省略し、シミュレーションを高速に行
うことができるようになる。

【００５０】このように、本発明によれば、シミュレー
ション時間を短縮したシミュレーション環境を提供する
ことができる。よって、設計者が機能・論理シミュレー
ションを行なう上で、回路の設計効率・デバッグ作業効
率の向上を計ることができる。

【００５１】

【実施例】以下、図面を参照しながら本発明の実施例を
説明する。

【００５２】（１）（実施例１） まず、実施例１を説明する。

【００５３】＜実施例１の主な構成・作用＞本実施例に
係る機能・論理シミュレータは、シミュレーション対象
となるハードウェア記述から生成された信号やプロセス
などのオブジェクトを記憶するオブジェクト記憶部
（３）と、各オブジェクト（例えば信号ＩＤ）とオブジ
ェクトをその種々の性質により分類したオブジェクト種
別との対応を記憶するオブジェクト種別記憶部（１）
と、前記オブジェクト記憶部（３）に記憶されたオブジ
ェクトの処理（信号に対する信号値更新処理やプロセス
に対するプロセス実行処理等）を実行する際に、前記オ
ブジェクト種別記憶部（１）に記憶された該オブジェク
トの種別を参照し、オブジェクトの種別毎に定められた
必要最小限の項目について、該オブジェクトの処理を実
行するシミュレーション処理部（２）とを備える。

【００５４】本実施例では、シミュレーションを行なう
ときに、オブジェクトごとに記憶された信号種別を用い
ることにより、信号値更新処理手順やプロセス実行処理
手順を、当該種別を割り当てられた信号やプロセスに必
要な最低限の処理に留める。

【００５５】（効果）従来のシミュレータでは、全ての
信号やプロセス等のオブジェクトについて、その性質に
かかわらず同一の処理を行っていたため、無駄な処理を
実行することが多く、シミュレーションの高速化を妨げ
ていた。

【００５６】本実施例によれば、信号やプロセス等のオ
ブジェクトに種別を設け、オブジェクトを実行する際
に、その種別を参照し、種別毎に定められた必要最小限
の処理だけを行うようにすることにより、シミュレーシ
ョンを高速に行うことができる。

【００５７】（具体的説明）本発明は、任意のオブジェ
クト、例えば信号、プロセス、信号とプロセスの両方な
どに適用することができるが、実施例１では本発明を信
号に対して適用したものを具体例として挙げている。ま
た、本発明をオブジェクトの１つであるプロセスに対し
て適用した例は変形例で説明する。

【００５８】図１に、本実施例の機能・論理シミュレー
タの構成を示す。この機能・論理シミュレータは、オブ
ジェクト種別記憶部１、オブジェクト記憶部３およびシ
ミュレーション処理部２を備える。オブジェクト記憶部
３は、内部に、信号記憶部３０およびプロセス記憶部３
１を有し、シミュレーション処理部２は、内部に、信号
代入実行部２０およびプロセス実行部２１を有する。

【００５９】オブジェクト記憶部３は、信号記憶部３０
内に、シミュレーション対象となるハードウェア記述か
ら生成されたオブジェクトの１つである信号を記憶し、
同様にプロセス記憶部３１内にプロセスを記憶する。

【００６０】オブジェクト種別記憶部１は、各オブジェ
クトとそのオブジェクト種別の対応を記憶する。ここで
は、各信号について、後述する信号種別を記憶するもの
とする。

【００６１】シミュレーション処理部２は、信号に対し
ては、信号代入実行部２０により信号値更新処理を行な
い、プロセスに対しては、プロセス実行部２１によりプ
ロセス実行処理を行なう。その際、オブジェクト種別記
憶部１に記憶されたオブジェクトの種別を参照し、オブ
ジェクト記憶部３に記憶されたオブジェクトに対し、そ
のオブジェクト種別について定められた処理項目のみに
ついて、当該オブジェクトの処理を行う。

【００６２】ここでは、オブジェクト種別記憶部１に信
号種別が記憶されているので、シミュレーション処理部
２は、信号に対して信号代入実行部２０により信号値更
新処理を行なう際に、当該信号のオブジェクト種別をオ
ブジェクト種別記憶部１を参照して求め、得られた該信
号の信号種別について定められた処理項目についての
み、当該オブジェクトの処理を行う。

【００６３】ここで、本実施例では、取り扱う信号の性
質として、 １．プロセスの駆動信号となるか否か ２．代入予約が複数発生する可能性の有無 ３．シミュレーション中に参照される信号属性情報の有
無 に着目する。そして、上記３つの性質の組合わせによっ
て、図２のように８通りの信号種別を定義するものとす
る。

【００６４】さて、例えば図３に示すような記述が含ま
れるシミュレーションモデルに対してシミュレーション
を行う際は、オブジェクト種別記憶部１には、図４のよ
うに信号の種別が記憶される。図４では、種別を図２の
ような信号の性質に基づいて、８通りの信号種別を０か
ら７までの数値としてコード化している。例えば、図３
中に記述されている信号Ａは、プロセスＰ２の駆動信号
であり、プロセスＰ０中で波形代入があるため代入予約
が複数発生し、かつ、プロセスＰ２中でシミュレーショ
ン中に属性情報への参照があるので一つ前の値を保持し
ておく必要があることから、“７”とコード化してい
る。一方、図３中に記述されている信号Ｆは、いずれの
プロセスの駆動信号にもならず、プロセスＰ３において
波形代入要求があるが、属性情報の参照はない。このこ
とから、信号Ｆを、“２”とコード化している。

【００６５】なお、信号の種別の決定には上記のような
方法以外に、信号の性質に種別決定の優先度を設けて分
類する方法が考えられる。例えば、図５のように、図２
の信号の性質（３）を持つものを優先的に種別１にし、
種別１以外のもので性質（２）を持つものを２にし、そ
れ以外で性質（１）を持つものを３、持たない残りのも
のを４とするなどのようにして、決定してもよい。この
場合、シミュレーション中に信号の属性情報参照のある
信号はその他の性質に依存せずに種別１とするため、例
えば図３中に記述されている信号Ａや信号Ｃ等は、優先
的に種別が１とされる。

【００６６】本実施例では、オブジェクト種別に基づい
て信号の代入処理を行うシミュレーション処理部２の信
号代入実行部２０は、図６およびその続きの図７のよう
な処理を行なう。

【００６７】信号代入実行部２０は、シミュレーション
実行中に、オブジェクト種別記憶部１に記憶されている
その信号の信号種別を参照し、図６および図７にしたが
って信号代入処理を行う。この場合、その信号で行うべ
き必要最小限の処理のみを行うので、シミュレーション
を高速に行うことができる。

【００６８】例えば、信号の代入処理で信号Ａの処理を
行う場合、図４を参照すると、オブジェクト種別記憶部
１に記憶されている種別が７であるので、図６および図
７のｃａｓｅ７から、信号の属性情報のセット、信号値
の更新、プロセス起動、代入要求の更新を全て行なう。

【００６９】同様に、信号Ｂの処理を行う場合、信号Ｂ
の種別は６であるから、ｃａｓｅ６のように、信号値の
更新、プロセス起動、代入要求の更新を行う。この場
合、信号の属性情報のセットは行わない。

【００７０】また、信号Ｃでは、種別は５であるから、
ｃａｓｅ５のように、信号の属性情報のセット、信号値
の更新、プロセス起動を行う。この場合、代入要求の更
新は行わない。

【００７１】信号Ｄの種別は４であるから、ｃａｓｅ４
のように、信号値の更新、プロセス起動を行う。この場
合、代入要求の更新、信号の属性情報のセットは行わな
い。

【００７２】信号Ｅの種別は３であるから、ｃａｓｅ３
のように、信号の属性情報のセット、信号値の更新、代
入要求の更新を行う。この場合、プロセス起動は行わな
い。

【００７３】信号Ｆの種別は２であるから、ｃａｓｅ２
のように、信号の信号値の更新、代入要求の更新を行
う。この場合、プロセス起動、信号の属性情報のセット
は行わない。

【００７４】信号Ｇの種別は１であるから、ｃａｓｅ１
のように、信号の属性情報のセット、信号値の更新を行
う。この場合、代入要求の更新、プロセス起動は行わな
い。

【００７５】信号Ｈの種別は８であるから、ｃａｓｅ０
のように、信号値の更新のみ行う。この場合、信号の属
性情報のセット、プロセス起動、代入要求の更新は行わ
ない。

【００７６】このように、本実施例によれば、信号やプ
ロセス等のオブジェクトに種別を設け、オブジェクトを
実行する際に、その種別を参照し、種別毎に定められた
必要最小限の処理だけを行うようにすることにより、シ
ミュレーションを高速に行うことができる。

【００７７】＜実施例１の変形その１＞以上述べてきた
実施例１では、信号の性質として、 １．プロセスの駆動信号となるか否か ２．代入予約が複数発生する可能性の有無 ３．シミュレーション中に参照される信号属性情報の有
無 に着目した種別に対する代入処理の例を挙げたが、この
他にも種別を決定するときに利用される性質が考えられ
る。

【００７８】例えば、ＶＨＤＬでは、ＴＩＭＥという標
準型が存在し、この値は最小単位はｆｓから最大単位は
ｈｒ（時間）までとり得る。ＴＩＭＥ型の全ての単位を
扱えるようにするには、ＴＩＭＥ型の信号の値を表現す
る際、２ワード必要である。図１９に示す記述におい
て、信号Ａ，ＣＬＫはｂｉｔ型であるので、値は１ワー
ドで表現できるが、ＤＥＬＡＹはＴＩＭＥ型であるので
値表現には２ワード必要である。

【００７９】このように、「値の代入で２ワードの代入
を行わなければならないもの」、「１ワードの代入のみ
で良いもの」、という性質に着目して、１ワードの代入
実行を行うべき信号の種別を１とし、２ワードの代入実
行を行うべき信号の種別を２とする。この場合、信号代
入処理部２０の処理は、例えば図８に示すようになる。
信号Ａは種別１であり、信号ＤＥＬＡＹは種別２である
ので、それぞれ、１ワード分だけの値の代入処理、２ワ
ード分の値の代入の処理が行われる。

【００８０】＜実施例１の変形その２＞実施例１では、
オブジェクト種別記憶部１に種別を記憶するオブジェク
トを信号として、信号種別によって信号代入処理部２０
が信号代入処理を高速化する例を示したが、信号の種別
に応じて処理を行なう代わりに、あるいは信号の種別に
応じて処理を行なうのに加えて、プロセスの種別をオブ
ジェクト種別記憶部１に記憶し、プロセスの種別によっ
てプロセス実行処理部２１のプロセス起動処理を高速化
することもできる。

【００８１】例えば、図９のように記述されたプロセス
に対して、図１０に示す性質から得られる図１１の種別
をオブジェクト種別記憶部１に記憶した場合、プロセス
の種別に応じて不必要なプロセスの起動を抑制し、シミ
ュレーションを高速化することが可能になる。

【００８２】例えば、プロセスＰ１は駆動信号ＣＬＫの
値が“１”の時のみ意味のある動作をし、“０”の時は
起動されてもｉｆでｆａｌｓｅとなるので、何も処理さ
れない。このようなプロセスには、種別１を割り当て
る。そして、種別１のプロセス起動処理において駆動信
号の値が“１”の時のみ起動し、それ以外の場合は起動
を行わない。このようにして、無駄な起動を省略するこ
とができる。

【００８３】（実施例２）次に、実施例２を説明する。 ＜実施例２の主な構成・作用＞本実施例に係る機能・論
理シミュレータは、シミュレーション対象となるハード
ウェア記述を記憶する記述記憶部（４）と、記憶された
ハードウェア記述中の信号やプロセスなどのオブジェク
トについてその種々の性質により分類したオブジェクト
種別を決定するオブジェクト種別決定部（８）と、各オ
ブジェクト（例えば信号ＩＤ）と前記オブジェクト種別
決定部（８）により決定されたオブジェクト種別との対
応を記憶するオブジェクト種別記憶部（１）と、前記ハ
ードウェア記述から生成された信号やプロセスなどのオ
ブジェクトを記憶するオブジェクト記憶部（３）と、前
記オブジェクト記憶部（３）に記憶されたオブジェクト
の処理（信号に対する信号値更新処理やプロセスに対す
るプロセス実行処理等）を実行する際に、前記オブジェ
クト種別記憶部（１）に記憶された該オブジェクトの種
別を参照し、オブジェクトの種別毎に定められた必要最
小限の項目について、該オブジェクトの処理を実行する
シミュレーション処理部（２）とを備える。また、オブ
ジェクト種別決定部（８）は、記述記憶部（４）に記憶
されたハードウェア記述からオブジェクト種別決定に用
いられる特徴（性質）を抽出する特徴抽出部（６）、抽
出した特徴を記憶する特徴記憶部（７）、記憶された特
徴からオブジェクト種別を決定するオブジェクト種別決
定部（５）を有する。すなわち、本実施例は、実施例１
やその変形例の構成に加えて、記述記憶部（４）とるオ
ブジェクト種別決定部（８）をさらに設けたものであ
る。

【００８４】本実施例では、オブジェクト種別決定部
（８）は、記述記憶部（４）に記憶されたシミュレーシ
ョン対象となるハードウェア記述からオブジェクトのオ
ブジェクト種別を決定し、これが実施例１やその変形例
で説明したオブジェクト種別記憶部（１）に記憶され
る。それ以降は、実施例１やその変形例と同様に、オブ
ジェクト種別を参照しながら、シミュレーションが進め
られて行く。

【００８５】（効果）本実施例によれば、設計者が信号
オブジェクトやプロセス・オブジェクトの種別を設定し
なくても、オブジェクトの種別を自動的に決定できる。
そして、この自動的に決定されたオブジェクトの種別に
より、実施例１やその変形例に示したものと同様の効果
を得ることができる。

【００８６】（具体的説明）本発明は、任意のオブジェ
クト、例えば信号オブジェクト、プロセス・オブジェク
ト、信号オブジェクトとプロセス・オブジェクの両方な
どに適用することができる。ここでは、本発明を信号オ
ブジェクトに対して適用したものを具体例として挙げて
いる。

【００８７】図１２に、本実施例の機能・論理シミュレ
ータの構成を示す。

【００８８】この機能・論理シミュレータは、記述記憶
部４、オブジェクト種別決定部８、オブジェクト種別記
憶部１、シミュレーション処理部２、オブジェクト記憶
部３を備える。オブジェクト記憶部３は、内部に、信号
記憶部３０およびプロセス記憶部３１を有し、シミュレ
ーション処理部２は、内部に、信号代入実行部２０およ
びプロセス実行部２１を有する。すなわち、実施例１や
その変形例の構成に、記述記憶部４とオブジェクト種別
決定部８をさらに設けたものである。

【００８９】記述記憶部４は、シミュレーション対象と
なるハードウェア記述を記憶する。

【００９０】オブジェクト種別決定部８は、記憶された
シミュレーションモデルのハードウェア記述から信号ま
たはプロセス等のオブジェクトのうち少くとも１つの種
別を自動的に決定する。この決定された種別は、オブジ
ェクト種別記憶部１に記憶される。

【００９１】特徴抽出部６は、記述記憶部４に記憶され
たハードウェア記述からオブジェクト種別決定に用いら
れる特徴を抽出する。特徴記憶部７は、抽出した特徴を
記憶する。オブジェクト種別決定部５は、記憶された特
徴からオブジェクト種別を決定する。

【００９２】オブジェクト種別記憶部１、シミュレーシ
ョン処理部２、オブジェクト記憶部３、信号代入実行部
２０、プロセス実行部２１、信号記憶部３０、プロセス
記憶部３１の構成や働きは、実施例１やその変形例と同
様であるので、ここでの説明は省略する。

【００９３】さて、例えば記述記憶部４に、先に示した
図３のようなシミュレーションモデルの記述が記憶され
ているものとする。このとき、特徴抽出部６は、信号の
特徴を抽出し、特徴記憶部７に記憶する。例えば、先に
示したテーブル図２を作成し、テーブル形式で記憶す
る。

【００９４】例えば、信号ＡはプロセスＰ２のセンシテ
ィビティリストになっているので、プロセスの駆動信号
となるという性質がある。また、プロセスＰ０で波形代
入されており、プロセスＰ２でｌａｓｔ＿ｖａｌｕｅを
参照しているので、代入予約が複数発生する可能性があ
り、かつ、シミュレーション実行中に属性情報の参照が
あることがわかる。したがって、図２に示すテーブルで
は、（１）（２）（３）の性質は、それぞれ○，○，○
となる。一方信号Ｇは、どのプロセスの駆動信号にもな
らず、波形代入も存在しないが、属性情報が参照される
という性質があることがわかる。したがって、図２に示
すテーブルでは、×，×，○となる。

【００９５】種別決定部５は、このようにして抽出され
た特徴から種別を決定する。種別決定部５のアルゴリズ
ムの一例を図１３に、他の例を図１４に夫々示す。

【００９６】種別決定部５で図１３のアルゴリズムを用
いる場合、種別は図４のように決定される。図１３のア
ルゴリズムでは、性質１，性質２，性質３の夫々が成り
立つ場合に、その種別コードの下位２ビット目，１ビッ
ト目，０ビット目の夫々に１を立てるものである。従っ
て、例えば、信号Ａについては性質１，２，３の全てが
成り立っているので、その種別コードは２進数１１１
₍₂₎ すなわち７となる。また、信号Ｆについては性質２
のみが成り立っているので、そのコードは０１０₍₂₎ 、
すなわち２となる。

【００９７】種別決定部５のアルゴリズムが図１４であ
る場合には、種別は図５のように決定される。例えば、
信号Ｂの場合には、性質３は×である（図２参照）の
で、１行目のｉｆはｆａｌｓｅとなる。性質２は○であ
るので４行目はｔｒｕｅとなり５行めで種別は２とな
る。

【００９８】このように決定された種別をオブジェクト
種別記憶部１に記憶し、実施例１やその変形例で述べた
ように信号代入処理やプロセス起動処理を行うことによ
って、シミュレーション中の無駄を省きシミュレーショ
ンを高速化することができる。

【００９９】＜実施例２の変形その１＞上記の実施例２
では、一度記憶された信号の種別はシミュレーションの
途中で変化することはないが、シミュレーション途中で
デバッグのために、ｌａｓｔ＿ｖａｌｕｅ等の信号の属
性を途中から参照する場合に属性情報を記憶するように
信号の種別を書き換えたり、その後、参照を止めて高速
にシミュレーションする場合に元の種別に戻したりし
て、属性を変化させて利用する方法もある。

【０１００】＜実施例２の変形その２＞実施例２では、
記述記憶部４にＶＨＤＬ記述が記憶されているとした
が、シミュレーションモデルの信号、プロセス等のオブ
ジェクトの特徴を抽出できるものならなんでも良い。ま
た、解析木、図面なども含む。

【０１０１】＜実施例１、２の変形その１＞以上、実施
例１、２で述べてきたものは、ＶＨＤＬ記述の例であ
り、イベントドリブン法の場合として述べているが、本
発明は、レベルソート法でシミュレーションする場合に
も適用できる。

【０１０２】＜実施例１、２の変形その２＞また、上記
では、一階層に記述された例を挙げたが、複数の階層に
またがって記述されたシミュレーションモデルにおいて
も同様に適用できる。

【０１０３】（２）（実施例３） 次に、実施例３を説明する。 ＜実施例３の主な構成・作用＞本実施例に係る論理シミ
ュレータは、シミュレーションモデルにおける信号のソ
ース数を求める解析部（１１３）と、レゾリューション
処理を省略する対象となるデータタイプを記憶するデー
タタイプ記憶部（１１２）と、前記データタイプ記憶部
（１１２）に記憶されているデータタイプの信号でかつ
求められたソース数が１である信号に対する代入文に対
して、レゾリューションのソースではなくレゾリューシ
ョン信号自身に直接代入するコードを生成するコード生
成部（１１４）とを備える。

【０１０４】本実施例では、コード生成部（１１４）
は、解析部（１１３）による解析結果をもとに、データ
タイプ記憶部（１１２）に記憶されているタイプの信号
でかつソース数が１である信号に対して、レゾリューシ
ョンを省いた、より高速なコードを生成する。

【０１０５】＜効果＞従来のシミュレータでは、レゾリ
ューションタイプ全ての信号について、ソースが１個の
場合であっても、レゾリューション処理を行っていた。

【０１０６】本実施例によれば、レゾリューションタイ
プであって、ソース数が１個である信号を検出し、この
信号については、レゾリューションを行わないシミュレ
ーションコードを生成することにより、シミュレーショ
ンを高速に行うことができるようになる。

【０１０７】＜具体的説明＞以下、コンパイル方式シミ
ュレータの場合を例にとって説明する。

【０１０８】図２２に、本実施例の論理シミュレータの
構成を示す。この論理シミュレータは、ハードウエア記
述記憶部１１１、データタイプ記憶部１１２、解析部１
１３、コード生成部１１４、コード記憶部１１５を備え
る。

【０１０９】ハードウエア記述記憶部１１１は、図４８
のようなＶＨＤＬ言語などで書かれたソースプログラム
を記述するためのものである。

【０１１０】データタイプ記憶部１１２は、レゾリュー
ション省略可能なデータタイプを記憶する。当該データ
タイプは、ソースが１個の場合にそのソースの値を返す
レゾリューション関数を持つデータタイプであり、例え
ば、ＩＥＥＥパッケージで定義されたｓｔｄ＿ｌｏｇｉ
ｃタイプが相当する。先に示した図４９は、レゾリュー
ション関数の一例である。当該データタイプは、例え
ば、レゾリューション関数を、すべての１スカラー要素
入力についてシミュレーションし、結果が入力と一致す
るか否かを調べることで、自動的に検出することも可能
である。例えば、４値データタイプであれば、それら４
通りの入力パターンに対するシミュレーション結果を入
力と比較すればよい。

【０１１１】データタイプ記憶部１１２には、このよう
にして得られたデータタイプを記憶しておく。ここで
は、データタイプ記憶部１１２には、ｓｔｄ＿ｌｏｇｉ
ｃタイプが記憶されているものとする。

【０１１２】解析部１１３は、データタイプ記憶部１１
１にあるＶＨＤＬ記述を解析して、レゾリューション信
号を検出し、信号名とそのソース数およびデータタイプ
の対応をテーブルに登録する。図２３に、このテーブル
の一例を示す。

【０１１３】コード生成部１１４は、解析部１１３が作
成したテーブルを参照しながら、ＶＨＤＬ記述に対応す
るＣプログラムとして、ＶＨＤＬ記述のエラボレーショ
ンを行うコードとステートメントの実行を行うコードを
生成する。

【０１１４】コード記憶部１１５は、生成されたＣプロ
グラムを記憶する。

【０１１５】シミュレータ実行モジュールは、コード記
憶部１１５に記憶されたＣプログラムと予め作成された
シミュレーションライブラリをリンクすることによって
生成される。

【０１１６】以下、図４８のＶＨＤＬ記述の場合につい
て説明する。

【０１１７】図２４に、解析部１１３の処理の流れを示
す。

【０１１８】ステップＳ３１で、各コンカレント文につ
いて調べる。図４８では、プロセス文Ｐ０、コンカレン
ト信号代入文Ｐ１、コンポーネントインスタンス文Ｂ
０，Ｂ１が順に取出される。

【０１１９】ステップＳ３３でコンポーネントインスタ
ンス文とそれ以外の場合で分岐する。図４８では、Ｐ
０，Ｐ１の場合、ステップＳ３３でＮＯとなり、ステッ
プＳ３８に進む。

【０１２０】ステップＳ３８では、コンカレント文の中
で代入されている信号、すなわちＰ０におけるＳ０、お
よびＰ１におけるＳを、図２３の形式のテーブルに登録
する。このテーブルは、レゾリューションタイプの信号
名とデータタイプ、ソース数を記憶する。

【０１２１】ここで、図２５にテーブル登録処理の流れ
を示す。

【０１２２】ステップＳ４１では、信号がベクトル信号
ならば、それをスカラー要素にに分解する。例えば、図
４８では、Ｓ１がベクトル信号であり、これをスカラー
要素Ｓ１（０），Ｓ１（１）に分解する。

【０１２３】ステップＳ４２からステップＳ４４のルー
プでは、分解された信号をテーブルに登録する。したが
って、Ｐ０，Ｐ１を処理した段階で、Ｓ０，Ｓ１のエン
トリを作成し、そのデータタイプにｓｔｄ＿ｌｏｇｉｃ
を、ソース数に１を夫々セットする。なお、ベクトル信
号をスカラーに分解した場合は、ＶＨＤＬのデータタイ
プの定義を辿ってそのスカラー要素のタイプを登録す
る。例えば、図２２のｓｔｄ＿ｌｏｇｉｃ＿ｖｅｃｔｏ
ｒであれば、そのスカラー要素のタイプであるｓｔｄ＿
ｌｏｇｉｃを登録する。

【０１２４】さて、ステップＳ３３で、Ｂ０，Ｂ１のよ
うにコンポーネントインスタンス文であった場合、その
各ポートの接続関係を調べ（ステップＳ３４）、ｏｕｔ
またはｉｎｏｕｔポートに接続する信号をテーブルに登
録する（ステップＳ３６，３７）。したがって、Ｂ０に
おいてはＳおよびＳ１（０）が、Ｂ１においてはＳ１
（０）およびＳ１（１）が、上記の図２５のフローにし
たがってテーブルに登録される。

【０１２５】この結果、解析部１１３のテーブルの内容
が、図２３のように設定されることとなる。テーブル
中、ＳおよびＳ１（０）は、夫々２回登録されたため、
ソース数が２となっている。

【０１２６】次に、コード生成部１４は、解析部１３の
テーブルを参照しながら、シミュレーションのためのＣ
プログラムを生成する。Ｃプログラムには、２種類のも
のが存在する。１つはＶＨＤＬ記述内のプロセス、信号
などのオブジェクトを生成するエラボレーションコード
であり、他の１つはＶＨＤＬ記述内のステートメントを
実行するコードである。図２６とその続きの図２７にコ
ード生成部１４が生成するエラボレーションコードの一
例を示し、図２８にコード生成部１４が生成する実行コ
ードの一例を示す。ただし、図２６および図２７のエラ
ボレーションコードについては、本発明に関連する部分
のみを図示する。

【０１２７】図２６の２０行は、図４８のＶＨＤＬ記述
の階層に対応するデータ構造ｈを生成する。２２行から
２６行と４４行（図２７）は、ポート、信号、レゾリュ
ーション情報、プロセスに関する情報を第一引数の個数
だけ生成するコードである。

【０１２８】これらの構造体に含まれる情報を図２９〜
３２に示す。図２９はプロセス構造体の一例を、図３０
はポート構造体の一例を、図３１は信号構造体の一例
を、図３１はレゾリューション構造体の一例を示す。

【０１２９】図４８の記述は、ポート、信号、プロセス
（コンカレント代入文を含む）をそれぞれ１個、４個、
２個持つため、上記の実引数によってコードが生成され
る。また、図２３より、レゾリューションタイプの信号
は４個存在するため、レゾリューション情報は４個生成
する。

【０１３０】３１行目（図２６）の関数ｓｔ＿ｆ２１
は、図３１の信号構造体のｆ２１のフィールドに対応す
るレゾリューション情報をセットする。４８行目（図２
７）のｓｔ＿ｆ２２も、同様に、ｆ２２フィールドにセ
ットするものである。

【０１３１】２７行目は、レゾリューションのソースに
対応する信号構造体をさすためのポインタ列を引数の個
数分生成する。解析部１３のテーブル（図２３）によっ
て、ソース数の合計は６個であるため、当該実引数は６
となる。

【０１３２】６１行目、７４行目は、コンポーネントイ
ンスタンス文Ｂ０，Ｂ１による階層構造を生成する。

【０１３３】４７行目、５４行目、７６行目は、プロセ
スやコンポーネントインスタンスによって作られるレゾ
リューションのソースを生成する。ソースは、図３１に
示す信号構造体を使用する。

【０１３４】５１行目、５８行目、６６行目、６７行
目、７９行目、８０行目は、上記信号ポインタ列とソー
スに対する構造体を結合する。

【０１３５】図２６および図２７の関数を実行させたと
きにできるメモリ上のデータ構造間のリンクを、図３３
と図３４に示す。

【０１３６】図３３は、レゾリューション信号Ｓとその
ソース間のリンクを示す。図中の９３は信号Ｓであり、
Ｓはレゾリューション信号であるため、レゾリューショ
ン構造体（図中９２０）を持ち、そこから、各ポインタ
（図中の９２１，９２２）を介して各ソース（図中の９
７，９８）と接続する。

【０１３７】図３４は、プロセスと信号の関係を示す。
プロセス構造体のフィールドｆ０，ｆ１，ｆ２はそれぞ
れポート、信号、プロセスによって作られたソース列の
先頭を指す。図２７の７０行目、８３行目は、ポートマ
ップによって指定されたポートの接続先信号構造体を実
引数として、当該コンポーネントの下階層を展開する関
数ｂｉｎｄ＿ｂｕｆｔの呼出しである。

【０１３８】当該関数のスカラーｏｕｔまたはｉｎｏｕ
ｔポートに接続する実引数を生成するフローを図３５に
示す。ベクトルポートについては、例えば、複数のスカ
ラーポートとみなすことによって、同様に扱うことがで
きる。

【０１３９】例えば、コンポーネントインスタンス文Ｂ
１のポートＤＯ１については、ステップＳ１１０で接続
先Ｓ１（０）を得て、ステップＳ１１１においてそのデ
ータタイプｓｔｄ＿ｌｏｇｉｃはタイプは記憶部１２に
記憶されているデータタイプであるのでＹＥＳとなり、
ステップＳ１１２において図２３のテーブルを参照する
とソース数は２であるので、ステップＳ１１４へ進み、
Ｓのソースの信号構造体ｃｍｐｎｔ＿ｓｒｃｓｉｇ＋０
を第二実引数として渡す。

【０１４０】一方、ポートＤＯ２については、ステップ
Ｓ１１０で接続先Ｓ１（１）が得られ、ステップＳ１１
１，Ｓ１１２へと進むが、図２３のテーブルを参照する
とソース数は１であるので、ステップＳ１１３へ進み、
Ｓ１（１）のソースではなく、Ｓ１（１）自身の信号構
造体ｉｎｔｓｉｇ＋３を第三実引数として渡す。

【０１４１】上記のｂｉｎｄ＿ｂｕｆｔの呼出しによっ
て生成されるデータ構造を図３６に示す。図中１２１か
ら１２３は、コンポーネントインスタンスＢ１のポート
ＤＩ、ＤＯ１、ＤＯ２を表す。ＤＯ１のｆ１０フィール
ドはＳ１（０）のソースへ接続するが、ＤＯ２のｆ１０
フィールドはＳ１（１）のソースではなく、Ｓ１（１）
自身に接続する。

【０１４２】このように、コンポーネントインスタンス
文のｏｕｔまたはｉｎｏｕｔポートの接続先信号のソー
スが１個の場合に、当該ポートにレゾリューション信号
自身を接続することによって、下位階層からの当該ポー
トへの信号代入文の実行において、レゾリューション処
理を省略することができ、シミュレーションを高速化す
ることが可能となる。

【０１４３】なお、ｉｎポートへの接続においては、常
に対応する信号構造体自身を接続する。

【０１４４】ここで、図３６の１２４の点線により従来
手法によるポートＤＯ２の接続関係を示す。すなわち、
従来手法では、ソースが１個の信号についてもそのソー
スをポートの接続先とする。このため、当該ポートへの
信号代入は、ソースへの代入となり、後のシミュレーシ
ョンサイクルにおいてレゾリューション関数呼出しが行
われ、シミュレーションのオーバヘッドとなっている。

【０１４５】次に、コード生成部１４による実行コード
生成を説明する。

【０１４６】実行コードでは、プロセス構造体のｆ０，
ｆ１，ｆ２が示す先頭アドレスを基準として、オブジェ
クトをアクセスする。したがって、プロセス（図３４中
９１）のｆ１フィールドの指す先をｉｎｔｓｉｇとする
と、信号Ｓ（図３４中９３），Ｓ０はそれぞれｉｎｔｓ
ｉｇ＋０，ｉｎｔｓｉｇ＋１でアクセスできる。また、
ｆ２フィールドの指す先をｓｒｃｓｉｇとすると、Ｐ１
によるＳのソース（図３４中９７）はｓｒｃｓｉｇ＋０
となる。

【０１４７】本発明に関連するのは、信号代入文のコー
ドのみであるため、信号代入文のコード生成について述
べる。

【０１４８】図３７に、スカラー要素に対する信号代入
文のコード生成のフローを示す。

【０１４９】ベクトルについては、例えば、スカラー要
素毎に上記のコード生成のフローを適用すればよい。例
えば、図４８の２２行目のＳ０への代入文の変換につい
ては、ステップＳ１３０で代入先の信号名Ｓ０が取り出
され、ステップＳ１３１では、当該データタイプは記憶
部１２に記憶されているデータタイプであるのでＹＥＳ
となり、ステップＳ１３２において図２３のテーブルを
参照するとソース数は１以下であるので、ステップＳ１
３３へ進み、Ｓ０の信号構造体へ代入するコードを生成
する。前記のように、Ｓ０はプロセスＰ０のｆ１フィー
ルドの指すアドレスｉｎｔｓｉｇを基準として、ｉｎｔ
ｓｉｇ＋１となるため、信号代入実行関数をａｓｓｉｇ
ｎ＿ｉｎｅｒｔｉａｌとすると、ａｓｓｉｇｎ＿ｉｎｅ
ｒｔｉａｌ（ｉｎｔｓｉｇ＋１，３，０）となる。ここ
で、上記関数の引数は順に、代入先の信号構造体の先頭
へのポインタ代入値（シミュレータ内部コードにコード
化されたもの）遅延である。

【０１５０】このように、Ｓ０はソースが１個であるた
め、ソースを表す信号構造体ｓｒｃｓｉｇ＋０（ここ
で、ｐをプロセス構造体として、ｓｒｃｓｉｇ ＝ １
ｐ−＞ｆ２）には代入せずに、直接、Ｓ０を表す信号構
造体に代入する。これにより、Ｓ０に対するレゾリュー
ション関数の実行を省略することができ、シミュレーシ
ョンを高速化することが可能となる。

【０１５１】図２８は、プロセスＰ０全体の実行コード
の一例である。引数ｐは当該プロセス構造体へのポイン
タ、ｅｘｅｃ＿ｗａｉｔ＿ｆｏｒはｗａｉｔ文の実行関
数である。

【０１５２】一方、コンカレント代入文Ｐ１について
は、図３７のステップＳ１３３において図２３のテーブ
ルを参照するとソース数は２であるのでＮＯとなり、ス
テップＳ１３５へ進み、Ｓのソースに代入する図３８の
コードを生成する。図３８のコードによってプロセス実
行時には、Ｓ０のソースｓｒｃｓｉｇ＋０に値更新要求
がセットされ、次のシミュレーションサイクルのレゾリ
ューションフェーズにＳ０のレゾリューション関数実行
と値更新が行われる。

【０１５３】ここで、本発明を使用しない場合の、従来
手法によるプロセスＰ０の実行コードを図３９に示す。
図３９の場合、Ｓ０のソース数が１個であるにもかかわ
らず、図３８と同様にＳ０のソースの信号構造体ｓｒｃ
ｓｉｇ＋０に対して代入を行うため、次のシミュレーシ
ョンサイクルのレゾリューションフェーズにＳ０のレゾ
リューション関数が呼び出され、ａｓｓｉｇｎ＿ｉｎｅ
ｒｔｉａｌの第２引数の値がセットされることになる。
したがって、引数自身の値を返すレゾリューション関数
の呼び出しは、シミュレーションのオーバヘッドとな
る。

【０１５４】以上のように、本実施例によれば、レゾリ
ューションタイプであって、ソース数が１個である信号
を検出し、この信号については、レゾリューションを行
わないシミュレーションコードを生成することにより、
シミュレーションを高速に行うことができるようにな
る。

【０１５５】＜実施例３の変形その１＞実施例３におい
て、コード生成部１４で生成される図２６および図２７
のエラボレーションコードでは、ソースが１個の信号に
対しても当該ソースに対応する信号構造体を作成してい
たが、本発明によれば、これらはシミュレーション時に
アクセスしないため、コード生成部１４が当該構造体を
作成しないような最適化されたエラボレーションコード
を出力することも可能である。

【０１５６】図４０とその続きの図４１に、このような
最適化コードを示す。コード生成部１４は、図２３のテ
ーブルを参照しながら、２６行目、２７行目のように、
ｎｅｗ＿ｒｅｓｉｎｆ，ｎｅｗ＿ｓｉｇｐの実引数とし
てそれぞれ、テーブルに登録されたソースを２個以上も
つ信号の個数、それらの信号のソース数の合計を与えた
コードを生成する。また、４６行目、５５行目、６８行
目のように、テーブルに登録されたソースを１個しかも
たない信号については、必要となるソースの信号構造体
数から除外して、コードを生成する。

【０１５７】以上のように、最適化したコードを生成す
ることにより、シミュレーションに必要なメモリ量も削
減することができる。

【０１５８】＜実施例３の変形その２＞実施例３は、コ
ンパイル方式シミュレータの場合を説明したが、本発明
は、インタープリタ方式シミュレータにも適用可能であ
る。

【０１５９】図４２に、この場合の論理シミュレータの
構成を示す。この論理シミュレータは、ハードウエア記
述記憶部１７１、データタイプ記憶部１７２、解析部１
７３、回路データ生成部１７４、コード生成部１７６、
回路データ構造記憶部１７５、コード記憶部１７７を備
える。

【０１６０】図４２において、ハードウエア記述記憶部
１７１、データタイプ記憶部１７２、解析部１７３は、
図２２のハードウエア記述記憶部１１１、データタイプ
記憶部１１２、解析部１１３とそれぞれ同様である。

【０１６１】インタプリタ方式では、回路データ生成部
１７４とコード生成部１７６が図２２のコード生成部１
４に対応する。す１１なわち、回路データ生成部１７４
は、図３３、図３４、図３６に示すようなネットワーク
データ構造を生成し、回路データ構造記憶部１７５に記
憶する。コード生成部１７６は、プロセスに対する実行
コードのみをシミュレータが解釈可能な命令として生成
し、コード記憶部１７７に記憶する。

【０１６２】ここで、回路データ生成部１７４は、解析
部１７３における図２３のようなテーブルを参照し、コ
ンポーネントインスタンス文のｏｕｔまたはｉｎｏｕｔ
ポートの接続先信号がデータタイプ記憶部１２のタイプ
を持ち、かつソース数が１である場合に、当該ポートに
ソースの信号構造体でなく、レゾリューション信号自身
を接続したデータ構造を生成する。また、コード生成部
１７６は、ソース数が１であるデータタイプ記憶部１７
２のタイプの信号への代入文を、ソースの信号構造体で
なく当該信号自信へ代入する命令列に変換する。そし
て、回路データ記憶部１７５に記憶された回路データと
コード記憶部１７７に記憶された命令をメモリ上にロー
ドし、当該命令を順次実行して行く。

【０１６３】このように、インタープリタ方式シミュレ
ータの場合にも、同様に、レゾリューション処理を必要
最小限に抑え、シミュレーションを高速化することがで
きる。 ＜実施例３の変形その３＞実施例３やその変形
例において、コード生成部１１４，１７６、回路データ
生成部１７４は、ベクトル信号に対して、それを要素の
スカラー信号毎に分解し、要素毎にレゾリューションを
行うべきか否かを判断しているが、ベクトル信号の全て
の要素が１個以下のソースをもつときのみ、レゾリュー
ションを行わないコードを生成するようにしてもよい。

【０１６４】（実施例４）次に、実施例４を説明する。 ＜実施例４の主な構成・作用＞本実施例に係る論理シミ
ュレータは、ハードウエア記述言語による仕様記述を記
憶するハードウエア記述記憶部（１８１）と、このハー
ドウエア記述記憶部（１８１）に記憶されている記述中
の信号のソース数を求める解析部（１８３）と、レゾリ
ューション処理を省略する対象となるデータタイプを記
憶するデータタイプ記憶部（１８２）と、このデータタ
イプ記憶部（１８２）に記憶されているデータタイプの
信号でかつ求められたソース数が１である信号宣言を、
非レゾリューションタイプの信号宣言に置き換えたハー
ドウエア記述を生成するハードウエア記述変換部（１８
４）を備える。

【０１６５】本実施例では、ハードウエア記述変換部
（１８４）は、解析部（１８３）による解析結果をもと
に、データタイプ記憶部（１８２）に記憶されているタ
イプの信号でかつ求められたソース数が１である信号を
非レゾリューションタイプとして扱ったハードウエア記
述を生成する。

【０１６６】＜効果＞従来のシミュレータでは、レゾリ
ューションタイプ全ての信号について、ソースが１個の
場合であっても、レゾリューション処理を行っていた。

【０１６７】本実施例によれば、レゾリューションタイ
プであって、ソース数が１個である信号を検出し、この
信号については、信号のデータタイプを非レゾリューシ
ョンタイプに変更することによって、レゾリューション
処理を省略し、シミュレーションを高速に行うことがで
きるようになる。

【０１６８】＜具体的説明＞以下、コンパイル方式シミ
ュレータの場合を例にとって説明する。

【０１６９】図４３に本実施例の論理シミュレータの構
成を示す。この論理シミュレータは、第１のハードウエ
ア記述記憶部１８１、データタイプ記憶部１８２、解析
部１８３、ハードウエア記述変換部１８４、第２のハー
ドウエア記述記憶部１８５、コード生成部１８６、コー
ド記憶部１８７を備える。

【０１７０】図４３の第１のハードウエア記述記憶部１
８１、データタイプ記憶部１８２、解析部１８３は、実
施例３（図２２）のハードウエア記述記憶部１１１、デ
ータタイプ記憶部１１２、解析部１１３とそれぞれ同様
である。

【０１７１】ハードウエア記述変換部１８４は、ハード
ウエア記述記憶部１８１に記述された信号について、そ
れがデータタイプ記憶部１８２に記憶されたレゾリュー
ションタイプであってかつ解析部１８３によるソース数
の解析結果が１個以下である信号について、そのデータ
タイプを当該レゾリューションタイプのベースタイプで
ある非レゾリューションタイプである信号宣言に置き換
える。また、必要であれば、変更前の信号とその信号を
参照している部分を新しい信号名で置き換えた記述に変
換し、その結果を第２のハードウエア記述記憶部１８５
に記憶する。

【０１７２】コード生成部１８６は、第２のハードウエ
ア記述記憶部１８５に記憶されたＶＨＤＬ記述に対応す
るＣプログラムとして、ＶＨＤＬ記述のエラボレーショ
ンを行うコードとステートメントの実行を行うコードを
生成し、コード記憶部１８７に記憶する。

【０１７３】以下、第１のハードウエア記述記憶部１８
１に図４８のＶＨＤＬ記述が記憶され、データタイプ記
憶部１８２には、ｓｔｄ＿ｌｏｇｉｃタイプが記憶され
ているとしている場合を例にとって説明する。

【０１７４】解析部１８３は、実施例３と同様にして、
図２３のテーブルを生成する。

【０１７５】ハードウエア記述変換部１８４は、前述の
ように、図４８のＶＨＤＬ記述の信号宣言と当該信号の
参照を変換する。

【０１７６】１個の信号宣言に対する変換部１８４の処
理フローを図４４に示す。

【０１７７】ハードウエア記述変換部１８４は、全ての
信号宣言について、上記の処理フローを適用する。例え
ば、図４８の信号Ｓ０については、ステップＳ１９１，
Ｓ１９２，Ｓ１９３，Ｓ１９４と進み、ステップＳ１９
４において、図２３のテーブルを参照して、ＹＥＳとな
るため、ステップＳ１９５へ進んでＳ０のデータタイプ
ｓｔｄ＿ｌｏｇｉｃをベースタイプであるｓｔｄ＿ｕｌ
ｏｇｉｃに変更した宣言ｓｉｇｎａｌ Ｓ０ ： ｓｔ
ｄ＿ｕｌｏｇｉｃ ； を出力する。

【０１７８】次に、ベクトル信号Ｓ１については、それ
をスカラー要素毎に分解して、ステップＳ１９６からス
テップＳ１９１４のループで処理する。まず、Ｓ１
（０）については、そのデータタイプはｓｔｄ＿ｌｏｇ
ｉｃであるため、ステップＳ１９８においてＹＥＳとな
り、ステップＳ１９９において新しい名前を生成する。
例えば、信号名と要素番号を“＿”介して結合し、Ｓ１
＿０とする。ステップＳ１９１０において、Ｓ１（０）
のソース数は２であるため、ステップＳ１９１２，Ｓ１
９１３と進んで、データタイプの変更はせずに宣言ｓｉ
ｇｎａｌ Ｓ１＿０： ｓｔｄ＿ｌｏｇｉｃ ； を出
力する。

【０１７９】ステップＳ１９１４においては、後のステ
ートメントの変換のために、新旧信号名を図４５のよう
に登録する。

【０１８０】一方、Ｓ１（１）については、ステップＳ
１９８，Ｓ１９９と進むが、ステップＳ１９１０におい
てＹＥＳとなるため、ステップＳ１９１１において当該
信号のデータタイプをｓｔｄ＿ｕｌｏｇｉｃに変更し、
ステップＳ１９１３において、宣言 ｓｉｇｎａｌ Ｓ
１＿１ ： ｓｔｄ＿ｕｌｏｇｉｃ ； を出力する。

【０１８１】また、ステップＳ１９１４において、新旧
信号名を図４５のように登録する。ステートメント部分
の変換は、図４５の対応表を参照しながら、信号参照名
を置きかえて行く。例えば、コンポーネントインスタン
ス文Ｂ０においては、参照Ｓ１（０）をＳ１＿０に置き
換え、コンポーネントインスタンス文Ｂ１においては、
参照Ｓ１（０），Ｓ１（１）をそれぞれ、Ｓ１＿０、Ｓ
１＿１に置き換える。

【０１８２】この結果、図４６のＶＨＤＬ記述が第２の
ハードウエア記述記憶部１８５に記憶される。

【０１８３】以上のように、本実施例では、データタイ
プ記憶部１８２に記憶されているレゾリューションタイ
プの信号で、かつソース数が１以下の信号を非レゾリュ
ーションデータタイプの信号にＶＨＤＬ記述レベルであ
らかじめ変換しておいた上で、シミュレータに入力す
る。

【０１８４】この結果、実施例３と同様に、レゾリュー
ション処理を必要最小限に抑え、シミュレーションを高
速化することができる。

【０１８５】＜実施例４の変形その１＞実施例４は、コ
ンパイル方式シミュレータの場合を説明したが、本発明
は、インタープリタ方式シミュレータにも適用可能であ
る。

【０１８６】図４７にこの場合の論理シミュレータの構
成を示す。この論理シミュレータは、第１のハードウエ
ア記述記憶部２２１、データタイプ記憶部２２２、解析
部２２３、ハードウエア記述変換部２２４、第２のハー
ドウエア記述記憶部２２５、回路データ生成部２２６、
回路データ記憶部２２７、コード生成部２２８、コード
記憶部２２９を備える。

【０１８７】図４７おいて、第１のハードウエア記述記
憶部２２１、データタイプ記憶部２２２、解析部２２
３、ハードウエア記述変換部２２４、第２のハードウエ
ア記述記憶部２２５は、それぞれ図４３の第１のハード
ウエア記述記憶部１８１、データタイプ記憶部１８２、
解析部１８３、ハードウエア記述変換部１８４、第２の
ハードウエア記述記憶部１８５と同様である。

【０１８８】回路データ生成部２２６は、図３３、図３
４、図３６に示すようなネットワークデータ構造を生成
し、回路データ構造記憶部２２７に記憶する。

【０１８９】コード生成部２２８は、プロセスに対する
実行コードのみをシミュレータが解釈可能な命令として
生成し、コード記憶部２２９に記憶する。

【０１９０】このように、インタープリタ方式シミュレ
ータの場合にも、同様に、レゾリューション処理を必要
最小限に抑え、シミュレーションを高速化することがで
きる。

【０１９１】＜実施例４の変形その２＞実施例４やその
変形例その１では、ハードウエア記述変換部１８４，２
２４において、データタイプ記憶部１８２，２２２に記
憶されたレゾリューションデータタイプのベクトル信号
をスカラー要素毎の信号に変換していたが、当該信号の
全ての要素が変換対象となる場合、全ての信号の要素が
変換対象とならない場合は、ベクトル信号としてそのま
ま残しておき、前者の場合のみ、ベクトルデータタイプ
を非レゾリューションタイプに変換するようにしてもよ
い。

【０１９２】例えば、ｓｉｇｎａｌ Ｔ：ｓｔｄ＿ｌｏ
ｇｉｃ＿ｖｅｃｔｏｒ（１ｔｏ８）；をｓｉｇｎａｌ
Ｔ：ｓｔｄ＿ｕｌｏｇｉｃ＿ｖｅｃｔｏｒ（１ｔｏ
８）；に変換するようにしてもよい。

【０１９３】また、ハードウエア記述変換部１８４，２
２４は、ベクトル信号については、当該信号の全ての要
素が変換対象となる場合にのみ、非レゾリューションタ
イプに変換するようにしてもよい。

【０１９４】また、本発明は上述した各実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲で、種々
変形して実施することができる。

【０１９５】

【発明の効果】

（１）本発明によれば、シミュレーションモデルの信号
やプロセスなどのオブジェクトに対して設計者が設定し
た種別あるいは自動的に決定された種別をシミュレーシ
ョン中に参照することにより、シミュレーション中の処
理を種別に応じた無駄のない最適なものにすることがで
きる。これにより、シミュレーションを高速に実行する
ことが可能となる。

【０１９６】（２）本発明によれば、ソースが１個の場
合にそのソースの値を返すようなレゾリューション関数
をもつレゾリューションデータタイプの信号に対して、
当該信号が、ソースを１個だけもつ場合に、当該信号に
対するレゾリューション処理を省略することができ、シ
ミュレーションを高速化することができる。

【０１９７】また、レゾリューションに必要となるデー
タ構造の記憶領域を削減することもできる。

【図面の簡単な説明】

【図１】本発明の実施例１に係る論理シミュレータの構
成を示す図

【図２】信号の種別を決定するための信号の性質の一例
を示す図

【図３】シミュレーションモデル例を示す図

【図４】信号の種別の一例を示す図

【図５】信号の種別の他の例を示す図

【図６】信号種別に基づく信号代入処理アルゴリズムの
一例を示すフローチャート

【図７】信号種別に基づく信号代入処理アルゴリズムの
一例を示すフローチャート

【図８】信号種別に基づく信号代入処理アルゴリズムの
他の例を示す図

【図９】シミュレーションモデル例を示す図

【図１０】プロセスの種別を決定するための性質の一例
を示す図

【図１１】プロセスの種別の一例を示す図

【図１２】本発明の実施例２に係る論理シミュレータの
構成を示す図

【図１３】信号種別決定アルゴリズムの一例を示すフロ
ーチャート

【図１４】信号種別決定アルゴリズムの他の例を示すフ
ローチャート

【図１５】シミュレーションモデル例を示す図

【図１６】シミュレーションモデル例を示す図

【図１７】シミュレーションモデル例を示す図

【図１８】シミュレーションモデル例を示す図

【図１９】シミュレーションモデル例を示す図

【図２０】シミュレーションモデル例を示す図

【図２１】シミュレーションモデル例を示す図

【図２２】本発明の実施例３に係る論理シミュレータの
構成を示す図

【図２３】解析部のテーブルの一例を示す図

【図２４】解析部の処理の流れを示すフローチャート

【図２５】解析部のテーブル登録処理の流れを示すフロ
ーチャート

【図２６】コード生成部により生成されるエラボレーシ
ョンコードの一例を示す図

【図２７】コード生成部により生成されるエラボレーシ
ョンコードの一例を示す図

【図２８】コード生成部により生成される実行コードの
一例を示す図

【図２９】プロセス構造体に含まれる情報の一例を示す
図

【図３０】ポート構造体に含まれる情報の一例を示す図

【図３１】信号構造体に含まれる情報の一例を示す図

【図３２】レゾリューションの各構造体に含まれる情報
の一例を示す図

【図３３】レゾリューション信号とそのソース間のリン
クを示す図

【図３４】プロセスと信号の関係を示す図

【図３５】下位コンポーネントの展開を行う関数の実引
数生成処理の流れを示すフローチャート

【図３６】下位コンポーネントの展開関数ｂｉｎｄ＿ｂ
ｕｆｔの呼出しによって生成されるデータ構造の一例を
示す図

【図３７】コード生成部におけるスカラー要素に対する
信号代入文のコード生成処理の流れを示すフローチャー
ト

【図３８】コード生成部により生成されるプロセス実行
コードの一例を示す図

【図３９】従来手法によるプロセスＰ０の実行コードの
一例を示す図

【図４０】最適化されたエラボレーションコードの一例
を示す図

【図４１】最適化されたエラボレーションコードの一例
を示す図

【図４２】本発明をインタープリタ方式のシミュレータ
に適用した場合の構成の一例を示す図

【図４３】本発明の実施例４に係る論理シミュレータの
構成を示す図

【図４４】信号宣言に対する変換部の処理の流れを示す
フローチャート

【図４５】信号名の変換における対応表の一例を示す図

【図４６】コード生成部により生成されコード記憶部に
出力されるＶＨＤＬ記述の一例を示す図

【図４７】本発明をインタープリタ方式のシミュレータ
に適用した場合の構成の一例を示す図

【図４８】ＶＨＤＬ記述の一例を示す図

【図４９】図４８の記述中のレゾリューションデータタ
イプｓｔｄ＿ｌｏｇｉｃのレゾリューション関数の一例
を示す図

【符号の説明】

１…オブジェクト記憶部、２…シミュレーション処理
部、２０…信号代入実行部、２１…プロセス実行部、３
…オブジェクト種別記憶部、３０…信号記憶部、３１…
プロセス記憶部、４…記述記憶部、５…オブジェクト種
別決定部、６…特徴抽出部、７…特徴記憶部、８…オブ
ジェクト種別決定部 １１１…ハードウエア記述記憶部、１１２…データタイ
プ記憶部、１１３…解析部、１１４…コード生成部、１
１５…コード記憶部、１７１…ハードウエア記述記憶
部、１７２…データタイプ記憶部、１７３…解析部、１
７４…回路データ生成部、１７５…回路データ構造記憶
部、１７６…コード生成部、１７７…コード記憶部、１
８１…第１のハードウエア記述記憶部、１８２…データ
タイプ記憶部、１８３…解析部、１８４…ハードウエア
記述変換部、１８５…第２のハードウエア記述記憶部、
１８６…コード生成部、１８７…コード記憶部、２２１
…第１のハードウエア記述記憶部、２２２…データタイ
プ記憶部、２２３…解析部、２２４…ハードウエア記述
変換部、２２５…第２のハードウエア記述記憶部、２２
６…回路データ生成部、２２７…回路データ記憶部、２
２８…コード生成部、２２９…コード記憶部

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−258002（ＪＰ，Ａ) 特開 平５−216952（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) G06F 17/50

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】信号またはプロセスの少なくとも一方のオ
   ブジェクトについて、該オブジェクトに属する各要素
   と、信号については、その参照のされ方、代入のされ
   方、プロセス駆動信号となるか否かまたは値領域サイズ
   の少なくとも一つを含む、該信号に必要な処理と不要な
   処理とを選別可能な所定の性質に基づき、プロセスにつ
   いては、該プロセスが駆動される条件を含む、該信号に
   必要な処理と不要な処理とを選別可能な所定の性質に基
   づいて分類したオブジェクト種別との対応を記憶するオ
   ブジェクト種別記憶手段と、信号については代入、プロセスについては起動となる、
   前記 オブジェクトの要素の実行を行う際に、前記オブジ
   ェクト種別記憶手段を参照して該実行するオブジェクト
   の要素のオブジェクト種別を求め、オブジェクト種別毎
   に定義された処理手順に従って、該オブジェクトの要素
   の処理を行なうシミュレーション処理手段と備えたこと
   を特徴とする論理シミュレータ。
2. 【請求項２】シミュレーション対象となるハードウェア
   記述に基づいて、前記オブジェクト種別記憶手段に記憶
   する前記オブジェクトの要素と該オブジェクトの要素に
   対応するオブジェクト種別を決定するオブジェクト種別
   決定手段をさらに備えたことを特徴とする請求項１に記
   載の論理シミュレータ。
3. 【請求項３】シミュレーション対象となるハードウェア
   記述中で使用される信号のソース数を求める解析手段
   と、 レゾリューション処理を省略する対象となるデータタイ
   プの信号でかつ前記解析手段により求められたソース数
   が１個である信号に対する信号代入文に対しては、レゾ
   リューション信号自身に直接代入するコードを生成する
   コード生成手段とを備えたことを特徴とする論理シミュ
   レータ。
4. 【請求項４】シミュレーション対象となるハードウェア
   記述中で使用される信号のソース数を求める解析手段
   と、 レゾリューション処理を省略する対象となるデータタイ
   プであり、前記解析手段により求められたソース数が１
   個であり、かつ、該ソースに接続される下位コンポーネ
   ントの出力ポートまたは入出力ポートが存在する場合、
   当該ポートをレゾリューション信号自身に直接接続する
   コードを生成するコード生成手段と備えたことを特徴と
   する論理シミュレータ。
5. 【請求項５】ハードウエア記述言語による仕様記述を記
   憶するハードウエア記述記憶手段と、 前記ハードウエア記述記憶手段に記憶されているハード
   ウエア記述中の信号のソース数を求める解析手段と、 レゾリューション処理を省略する対象となるデータタイ
   プの信号でかつ前記解析手段により求められたソース数
   が１個である信号宣言を、非レゾリューションタイプの
   信号宣言に置き換えたハードウエア記述を生成するハー
   ドウエア記述変換手段とを備えたことを特徴とするハー
   ドウエア記述変換装置。
6. 【請求項６】前記ハードウエア記述言語中の信号代入文
   に基づいて、レゾリューションタイプの信号宣言を非レ
   ゾリューションタイプの信号宣言に置き換えることを特
   徴とする請求項５に記載のハードウエア記述変換装置。
7. 【請求項７】前記ハードウエア記述言語中のコンポーネ
   ントインスタンス文に基づいて、レゾリューションタイ
   プの信号宣言を非レゾリューションタイプの信号宣言に
   置き換えることを特徴とする請求項５に記載のハードウ
   エア記述変換装置。
8. 【請求項８】前記ハードウエア記述言語中の信号代入文
   およびコンポーネントインスタンス文に基づいて、レゾ
   リューションタイプの信号宣言を非レゾリューションタ
   イプの信号宣言に置き換えることを特徴とする請求項５
   に記載のハードウエア記述変換装置。