JP2902460B2 - ▲iii▼−▲v▼族半導体表面のパッシベーション方法 - Google Patents

▲iii▼−▲v▼族半導体表面のパッシベーション方法

Info

Publication number
JP2902460B2
JP2902460B2 JP2228544A JP22854490A JP2902460B2 JP 2902460 B2 JP2902460 B2 JP 2902460B2 JP 2228544 A JP2228544 A JP 2228544A JP 22854490 A JP22854490 A JP 22854490A JP 2902460 B2 JP2902460 B2 JP 2902460B2
Authority
JP
Japan
Prior art keywords
plasma
iii
passivation
yield
torr
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2228544A
Other languages
English (en)
Other versions
JPH0410623A (ja
Inventor
アラン ゴットショー リチャード
エル.プレッパノー ブライアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Publication of JPH0410623A publication Critical patent/JPH0410623A/ja
Application granted granted Critical
Publication of JP2902460B2 publication Critical patent/JP2902460B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H01L21/3006Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma of AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、プラズマ処理によるIII−V族半導体表面
のパッシベーション(不動能化)方法に関する。言い換
えると、III−V族半導体表面を気体プラズマに露出さ
せることにより前記表面を不動能化する方法に関する。
(従来技術) GaAsの表面の欠陥を除去するために、表面を不動態化
し表面状態密度を減らしてフェルミレベルのピニングを
なくすための多くの試みがなされてきた。III−V族半
導体(特にGaAs)の表面状態密度を減らすのが望まし
い。III−V族半導体の表面状態密度が減少すると、表
面の漏れ電流が減少しショットキーバリヤ高さが増加す
ることによって電界効果トランジスタ(FET)の性能が
改善される。これにより雑音余裕が増しFET素子のしき
い値電圧の均一性についての要求が緩和されたデジタル
論理回路の製造が可能となる。さらに、表面のフェルミ
レベルのピニングをなくすことは、金属−絶縁体−半導
体(MIS)コンデンサ及びMIS−FET技術の向上を可能に
する。光デバイスにおいては、出力パワーを増大させる
ために表面再結合速度を減らし、キャリア寿命を増やす
ことが重要である。このパッシベーションは、処理前に
洗浄ステップとして実行されるか、或いはプロセスによ
り誘発された損傷を除去するために処理後に実行され
る。
様々なウェット化学処理及びフォト化学処理がGaAsの
パッシベーションに用いられてきたが、フェルミレベル
のピニングに対するそれらの有効性に関しては議論があ
る。しかし、フォト・ルミネセンス(PL)効率(収率)
はこれらの表面処理を用いることで増加する。実際パッ
シベーションは、このフォト・ルミネセンス(PL)効率
で測定(定義)される。これらの表面処理を用いること
でPL効率の大幅な増加が観察されているがこの増加時間
は短い。我々の知りうる限りでは、フォト・ルミネセン
ス(PL)効率の増加が数時間以上持続した例は1つしか
ない(H.H.リー、R.J.ラシコット、及びS.H.リー,アプ
ライド フィジクス レターズ,第54巻,724頁,(1989
年)参照のこと)。実時間PL測定結果はこれらのウェッ
トケミカル処理の有効性及びその変動を観察するのに用
いられている。
プロセス制御及び環境汚染物の管理を改善するため
に、ウェット化学処理をドライ化学処理に置き換えるこ
とが望ましい。特にプラズマ法は、エッチングだけでな
く、堆積、洗浄、パッシベーションにおいても効果的で
ある。最近、低圧で操作されるH2プラズマが、GaAsから
残留As及びAs2O3を除去するために用いられてきた。同
様のプラズマ処理がInP表面洗浄についても報告されて
いる。電子サイクロトロン共鳴(ECR)マイクロ波、多
重極、高周波ダイオードといった様々な反応装置構成が
実施されている。しかし、これらの報告では、5秒から
30分の範囲の露出時間、10-4トールから10-2トールの範
囲の操作圧力の最適化について議論されていない。同様
に反応装置の配置の結果及び励起モードの選択の結果は
述べらていない。一つの例では水素プラズマで処理され
たn型GaAs表面の上に作製されたショットキー・ダイオ
ードの特性が、処理温度に関連づけられて研究された。
結論はプラズマによるパッシベーションは200℃以下の
温度では有効でないというものだった(A.Paccagnella
著のApl.Phys.lwtt.Vol.55,No.3.Jul.17,1989 pages 25
9−261の文献を参照のこと)。
InP表面の水素プラズマ処理に関しても同様の結論が
出された。しかしここで述べられるようなそうした結論
は他のプラズマパラメータに依存する。本発明のプロセ
スはこれらのパラメータの役割の認識に基づく。
水素プラズマによるパッシベーション処理の間、GaAs
からのフォト・ルミネセンス(PL)を実時間で監視する
ことは、露出時間、圧力、温度といったプロセス条件の
効果を調べる手段となる(1989年9月1日提出の米国特
許出願第07/402,030号を参照のこと)。加えて、プラズ
マ−表面反応の動力学は、PL収率の実時間変化を測定す
ることで観測される。一般的に、PL収率は、表面結合速
度(S)の変化及びバンドベンディングの変化に影響さ
れる。明らかにPL収率は表面結合速度(S)が減少する
と増加する。更に、バンドが屈曲し、空間電荷の場が表
面付近に存在するならば、電子とホールが分離しその結
果発光結合効率は減少する。このように、バンドベンデ
ィングの減少はPL収率を増加させる。しかし表面結合速
度(S)が十分に減少するならば、PL収率はバンドベン
ディングの増加に関わらず増加する。
例えばn型GaAsでは、パッシページョン処理は、基板
から余分なAsを除去し、それによりフェルミレベルをギ
ャップの中央近くでピニングしているAsのアンチサイト
(antisite)欠陥密度を減少させる傾向がある。Gaのア
ンチサイト欠陥は一定であるか増加するので、フェルミ
レベルは低エネルギー側に移動する。このようにバンド
ベンディングは増加する。通常このことはで電荷が空間
電荷場により分離されるので、PL収率の減少を引起こ
す。しかし、ギャップの中央近くにあるAsのアンチサイ
ト欠陥密度の減少は、非発光結合率を減少させPL収率の
増加を引起こす。
(発明の概要) 本発明者はPLを観測することにより、自然酸化汚染さ
れたGaAsを水素プラズマによりパッシベーションするこ
とが有効であることを認識しそのための処理条件を最適
化した。これによって分かったことは、以前に報告され
たパッシベーションのための圧力及び露出時間は最適値
からはるかに外れていること、そして低温でのパッシベ
ーションが実現可能であることである。圧力及び露出時
間を様々に変化させることの効果は重要である。特に、
1トール以上の圧力では(露出時間に関係なく)、恒久
的なプラズマ誘導表面損傷は生じないことを我々は発見
した。また、効果的なパッシベーションは100℃以下の
処理温度で得られることを我々は発見した。
(実施例の説明) 試料は、半絶縁性又はn型(1017cm-3)GaAs(100)
基板である。初めに試料は前処理をせずに平行平板又は
六極管のプラズマ反応装置内に配置される。ある与えら
れたウェハでの再現性はあるが、PL増加の大きさ及びそ
の長期的な安定性はウェハごとにかなり異なる。即ちウ
ェハロット中での再現性はロット間のそれよりも優れて
いる。我々は、ウェハを最初に濃縮(30%)HF又はNH4O
Hに30秒間浸すと、PL収率の優れた再現性及び長期的安
定性が観察されることを見出した。それ故本明細書で示
す結果は30秒間HF中に浸して処理された試料に対応す
る。
PLの観測のためにパルスN2励起色素レーザ(モレクト
ロン)光線が光ファイパケープルに注入され、p偏光の
光を選択するために偏光板を通過させる。ファイバから
の出力はサンプル上に約0.15cm2(長さ1cm×幅0.15cm)
大のスポットに集光される。入射角は法線に対して〜83
度(ブリュースター角に近い)であり、その結果大部分
の光は基板中に有効に結合する。レーザパルスのエネル
ギーは500nmの光で100μJである。PLは集められ平行に
された走査型分光器の入口のスリット上に焦点を合され
る。
PL信号はレーザパルスのエネルギーに対して線形重ね
合せであるので、連続波励起よりもパルスレーザ励起の
方が望ましい。非線形性は高レベルの注人とバンドが平
らになることの結果であると考えられる。したがって、
ゲート付きの電子的な検出を伴う短パルス高強度励起
は、プラズマのパックグラウンドグローを除去する。加
えて、デューティサイクルが低いパルスレーザは、試料
に与えるエネルギーは少なく、それにより熱及び光劣化
を最小にする。試料は平行平板の静電結合された反応装
置中でプラズマパッシベーションされる。
GaAsがH2プラズマにさらされると、プラズマ中に生成
された水素原子は自然酸化物と反応し表面のAs濃度を減
らし、それによりPL収率を増やす。しかしまたプラズマ
は表面の高エネルギーイオン衝撃を起して、非発光再結
合を増しそしてPL収率を減らす損傷を生成してしまう。
これらの両方の効果は、第1図及び第2図において明ら
かである。第1図では、GaAs基板は自然酸化物を薄くす
るためにHF中に浸され、その後、13MHz,20W,20℃,2sccm
H2,0.2トールのプラズマパラメータの水素放電にさらさ
れる。プラズマのゲートが開かれると、PL収率は表面が
負に帯電するので最初は減少し、その後Asが表面から除
去されるので急激に増加し、最後にプラズマが表面を不
可逆的に損傷するので最初の値より低い定常状態レベル
に向けて急に減少する。プラズマのゲートが閉じられる
とPL率は僅かに増加する。これは表面の放電によるもの
である。
10〜50℃範囲の基板温度、0.4〜40sccmの範囲の流量
比、4〜20Wの範囲の高周波電力でも同様の結果が得ら
れた。圧力のみがPL増加の大きさ及び時間依存性に重大
な影響を及ぼす(第1図と第2図の比較から明らかであ
る)。高圧では、シース電圧はより低くシースはより衝
突しイオンエネルギーはより小さく損傷はたやすくは起
きない。結果的に、PLの増加は高圧でより大きく、露出
している間に起るPLの減少はプラズマによる表面の反転
電荷だけによるものである。1トール以上の圧力の場合
の露出時間は、第2図及び第3図のPLの最終レベルを比
較して解るように重要ではない。第3図のデータを与え
た処理における露出時間は、1989年9月1日に提出され
た米国特許出願第07/402,030号のPL観測を用いて最適化
された。第1図及び第2図のデータを与えたスラズマ処
理では表面は「過剰露出」されている。0.2トールで処
理される場合過剰露出は永続的に表面を損傷するが、4
トールではたとえば表面が過剰露出されても永続的な損
傷は生じない。この臨界遷移が起こる圧力は0.5〜1.5ト
ールの間であり、推奨される圧力は1.0トール以上であ
る。このように本発明に従って表面パッシベーションは
最適化され、且つ予期しないことであったが先行技術の
圧力レベルよりも高い圧力レベル(1.0トール以上)を
用いると露出時間に依存せずに行われる。
第2図及び第3図の条件(高い圧力、短い時間、低い
温度)の下でのプラズマ処理では、表面(1000オングス
トローム未満の深さ)だけがパッシベーションされる。
バルク(内部)へのパッシベーションはPL収率の増加に
重要な役割を及ぼさないものと思われる。本発明の典型
的な操作条件である380Vのピーク間電圧では、イオンが
表面に向けて加速されているときイオンが反応できる時
間平均シース電圧は、わずか約120Vである。4トールで
は、イオンは約0.5mmの厚さのシースを横断するとき電
荷交換衝突をかなりの回数経験し、その平均エネルギー
は約50eVまで減少する。そのような低イオンエネルギー
では、水素イオンのバルクへの数百オングストローム以
上の深さへの注入は無視できる。同様に本発明の実施例
で使用された低温(≦50℃)では、100オングストロー
ム以上深さへの水素原子の拡散は無視できる。これらの
条件はバルク・ドーパントや欠陥パッシベーションに使
用される典型的な条件(長時間の露出、高い温度、高エ
ネルギーイオン衝撃)とかなり異なる。
低温(<100℃)でのH2プラズマパッシベーションの
結果をさらに評価するために、ウェハの裏側にオーミッ
クコンタクトを持っているn型GaAsを扱う。表側には、
プラズマ処理の前後にそれぞれショットキー・ダイオー
ドが作製された。
プラズマ処理の前に作製されたダイオードの特性には
変化はまったく観測されなかった。同一のウェハのパッ
シベーション(即ち、プラズマ処理)された領域に作製
されたダイオードでは、バリヤ高さは小さいが若干増加
した(表参照のこと)。表面状態密度の減少と一致し
て、バリヤ高さはコンタクトの作製に使用される金属に
僅かに依存することを我々は見出した。バリヤ高さはUH
V条件で用意されたクリーンなGaAsに関する文献で報告
されたものに近い。そのようなクリーンな表面はいまだ
に「ピニングされている」と考えられる。
a 未処理のn型GaAsでは、n=1.02,φ=0.75eVであ
る。
ここで、nは理想因子、φはバリヤ高さである。
b E.H.ローデリック,R.H.ウィリアムズ,「メタル−
セミコンダクタコンタクツ」,クレアドン出版(オクス
フォード,1988年)70頁参照。
上記表で示されているショットキーバリヤ高さの増加
は、MESデバイスの漏れ電流を減らすのに重要である。
この増加は、フェルミレベルがGaのアンチサイト欠陥の
より近くにあるより低いピニング位置に移動するときの
バンドベンディングの増加と一致する。明らかに、バン
ドベンディングの増加は、ギャップの中央近くにあるAs
のアンチサイト欠陥の状態密度の減少により補償される
以上の増加である。
僅かの例外を除き、文献に報告された大部分のプラズ
マパッシベーション処理は、良好な長期的安定性を示さ
ない。多くの場合PL強度は処理後数時間で低下する。6
個の試料が本発明に従って処理され、長期的安定性が示
された。結果は第4図に示されている。6個の異なる記
号は6個の試料のデータ点を表す。第4図のデータが示
すように、本発明の処理の長期的安定性はここでは卓越
している。初めの数日中にPL強度はそのピーク値(それ
は普通、初期値の10倍以上である)の10〜200%減少す
る。この期間の数PL強度は少くとも40日間本発明の実験
精度内で一定のままである。
上記の説明は、本発明の一実施例に関するもので、こ
の技術分野の当業者であれば、本発明の種々の変形例が
考え得るが、それらはいずれも本発明の技術的範囲に包
含される。
【図面の簡単な説明】
第1図は、0.2トールでのパッシベーション処理におけ
るPL強度(任意単位)と時間との関係を示す図、 第2図は、圧力が4トールであることを除いて第1図と
同一のパッシベーション処理におけるPL収率と時間との
関係を示す図、 第3図は、処理時間について最適化されたパッシベーシ
ョン処理(即ち、PLのピークが観測されるところ)にお
ける時間とPLとの関係を示す図、 第4図は、本発明に従って処理された表面と処理されて
いない表面の長期的安定性を示すPL強度と日単位での時
間との関係を表す図である。
フロントページの続き (72)発明者 ブライアン エル.プレッパノー アメリカ合衆国,オハイオ,フェアボー ン,ノース メイプル アヴェニュー 216 (56)参考文献 特開 平1−290230(JP,A)

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】III−V族半導体の表面をパッシベーショ
    ンするのに十分な時間の間、前記表面を気体プラズマに
    露出させるステップよりなるパッシベーション方法にお
    いて、 前記気体プラズマの主要な構成物質は、水素であり、 前記表面を気体プラズマに露出させている間、前記表面
    の処理温度は100℃以下にかつ前記プラズマ圧力は4ト
    ールより高く維持する ことを特徴とするIII−V族半導体表面のパッシベーシ
    ョン方法。
  2. 【請求項2】前記III−V族半導体は、Ga−Asを含む ことを特徴とする請求項1記載の方法。
JP2228544A 1990-02-07 1990-08-31 ▲iii▼−▲v▼族半導体表面のパッシベーション方法 Expired - Lifetime JP2902460B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US47701290A 1990-02-07 1990-02-07
US477,012 1990-02-07

Publications (2)

Publication Number Publication Date
JPH0410623A JPH0410623A (ja) 1992-01-14
JP2902460B2 true JP2902460B2 (ja) 1999-06-07

Family

ID=23894147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2228544A Expired - Lifetime JP2902460B2 (ja) 1990-02-07 1990-08-31 ▲iii▼−▲v▼族半導体表面のパッシベーション方法

Country Status (3)

Country Link
EP (1) EP0441024B1 (ja)
JP (1) JP2902460B2 (ja)
DE (1) DE69019334T2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2830666B2 (ja) * 1991-11-29 1998-12-02 日本電気株式会社 半導体に発光層を作製する方法
DE69328392T2 (de) * 1992-06-16 2000-12-07 At & T Corp GaAs-Passivierung mittels stromabwärts erzeugtem Ammoniak-Plasma
US6385596B1 (en) * 1998-02-06 2002-05-07 Liquid Audio, Inc. Secure online music distribution system
US8524562B2 (en) * 2008-09-16 2013-09-03 Imec Method for reducing Fermi-Level-Pinning in a non-silicon channel MOS device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01290230A (ja) * 1988-05-18 1989-11-22 Fujitsu Ltd アニール方法

Also Published As

Publication number Publication date
EP0441024A3 (en) 1992-04-08
DE69019334D1 (de) 1995-06-14
EP0441024B1 (en) 1995-05-10
DE69019334T2 (de) 1996-01-25
JPH0410623A (ja) 1992-01-14
EP0441024A2 (en) 1991-08-14

Similar Documents

Publication Publication Date Title
US5462898A (en) Methods for passivating silicon devices at low temperature to achieve low interface state density and low recombination velocity while preserving carrier lifetime
JP3829084B2 (ja) 均一な窒素濃度を有するトランジスタ・ゲート絶縁層を形成する方法
US7338826B2 (en) Silicon nitride passivation with ammonia plasma pretreatment for improving reliability of AlGaN/GaN HEMTs
Gottscho et al. Real‐time monitoring of low‐temperature hydrogen plasma passivation of GaAs
US5179029A (en) Hydrogen plasma passivation of GaAs
JP2770544B2 (ja) Mis型半導体装置の製造方法
JP2902460B2 (ja) ▲iii▼−▲v▼族半導体表面のパッシベーション方法
Cao et al. Plasma damage in p-GaN
Ko et al. Surface damage on GaAs etched using a multipolar electron cyclotron resonance source
CA2024134C (en) Hydrogen plasma passivation of gaas
Aydil et al. Plasma passivation of III-V semiconductor surfaces
Kretschmer et al. Interelectrode metal migration on GaAs
Railkar et al. Study of surface states in (110) n‐GaAs by exoelectron emission measurements
Zhang et al. Cl2/Ar High‐Density‐Plasma Damage in GaN Schottky Diodes
JPH06244169A (ja) GaAsの下流アンモニアプラズマパシベーション
Yoo et al. Reactive ion etching‐induced damage in GaAs/AlGaAs quantum well structures and recovery by rapid thermal annealing and hydrogen passivation
Meyer et al. Plasma surface pretreatment effects on silicon nitride passivation of AlGaN/GaN HEMTs
Iwamoto et al. Ultra thin gate oxide reliability enhanced by carbon contamination free process
JP2775117B2 (ja) 保護膜形成方法
Tamura et al. Rapid thermal annealing of Si‐implanted GaAs with CF4/O2 plasma treatment
KR920005392B1 (ko) 플라즈마 식각공정후 기판표면 처리방법
Kapila et al. Surface passivation of iii-v compound semiconductors
Krtschil et al. Implantation induced defect states in gallium nitride and their annealing behaviour
Wada et al. CF 4/O 2 plasma induced damage in Si-implanted n-type GaAs crystals
Kapila et al. ECR-PECVD SIN, OVERLAYER PASSIVATION OF InP AND GaAs SURFACES