JP2891562B2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP2891562B2 JP2891562B2 JP3141457A JP14145791A JP2891562B2 JP 2891562 B2 JP2891562 B2 JP 2891562B2 JP 3141457 A JP3141457 A JP 3141457A JP 14145791 A JP14145791 A JP 14145791A JP 2891562 B2 JP2891562 B2 JP 2891562B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- nitride film
- film
- oxide film
- storage node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title description 45
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 77
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 77
- 238000003860 storage Methods 0.000 claims description 48
- 239000003990 capacitor Substances 0.000 claims description 35
- 230000001590 oxidative effect Effects 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 36
- 229920005591 polysilicon Polymers 0.000 description 36
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 25
- 229910052814 silicon oxide Inorganic materials 0.000 description 25
- 239000000758 substrate Substances 0.000 description 24
- 239000012535 impurity Substances 0.000 description 14
- 150000004767 nitrides Chemical class 0.000 description 11
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000009413 insulation Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000007800 oxidant agent Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 230000006837 decompression Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、装置内に形成されるキ
ャパシタの改良を図った半導体装置に関するものであ
り、例えば１つのトランジスタと１つのキャパシタから
なるメモリセルを有したダイナミックランダムアクセス
メモリ（以下ＤＲＡＭと称する）におけるメモリセルの
キャパシタの改良に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device in which a capacitor formed in the device is improved. For example, the present invention relates to a dynamic random access memory (memory) having a memory cell comprising one transistor and one capacitor. (Hereinafter referred to as DRAM).
【０００２】[0002]
【従来の技術】従来の半導体装置のメモリセルの断面構
造を図５に示す。図５において、１は半導体基板であ
り、半導体基板１の表面には素子分離用の厚いフィール
ド酸化膜２が形成されている。さらにフィールド酸化膜
２に囲まれた半導体基板１の表面上にトランジスタ３及
びキャパシタ４が形成されている。トランジスタ３は半
導体基板１の表面上にゲート酸化膜５を介して形成され
たゲート電極６を備えている。ゲート電極６の周囲は絶
縁用のシリコン酸化膜７で覆われている。特にゲート電
極６の側壁に形成されたシリコン酸化膜７はいわゆるサ
イドウォール構造を構成している。また半導体基板１中
にはゲート電極６に自己整合する位置に低濃度のｎ- 不
純物領域８が形成されている。さらにシリコン酸化膜７
のサイドウォールに自己整合する位置に高濃度のｎ+ 不
純物領域９が形成されている。2. Description of the Related Art FIG. 5 shows a sectional structure of a memory cell of a conventional semiconductor device. In FIG. 5, reference numeral 1 denotes a semiconductor substrate. On the surface of the semiconductor substrate 1, a thick field oxide film 2 for element isolation is formed. Further, a transistor 3 and a capacitor 4 are formed on the surface of the semiconductor substrate 1 surrounded by the field oxide film 2. The transistor 3 has a gate electrode 6 formed on the surface of the semiconductor substrate 1 via a gate oxide film 5. The periphery of the gate electrode 6 is covered with a silicon oxide film 7 for insulation. In particular, the silicon oxide film 7 formed on the side wall of the gate electrode 6 forms a so-called sidewall structure. In the semiconductor substrate 1, a low concentration n − impurity region 8 is formed at a position that is self-aligned with the gate electrode 6. Further, a silicon oxide film 7
High-concentration n + impurity region 9 is formed at a position that is self-aligned with the side wall.
【０００３】キャパシタ４はポリシリコンからなるスト
レージノード１０とシリコン窒化膜１１ａと酸化膜１１
ｂからなる誘電体膜１１と、ポリシリコンからなるセル
プレート１２の積層構造を有している。このキャパシタ
は４はストレージノード１０がトランジスタ３の上部の
シリコン酸化膜７の上部及びフィールド酸化膜２の上部
にまで延びて形成されている。さらにストレージノード
１０の一部はトランジスタ３の一方のｎ+ 不純物領域９
に接続されている。そしてトランジスタ３やキャパシタ
４などの素子が形成された半導体基板１の表面上に層間
絶縁膜１３を形成したあと、所定の領域を開口して配線
１４が形成されている。The capacitor 4 includes a storage node 10 made of polysilicon, a silicon nitride film 11a and an oxide film 11a.
It has a laminated structure of a dielectric film 11 made of b and a cell plate 12 made of polysilicon. This capacitor 4 is formed such that the storage node 10 extends to above the silicon oxide film 7 above the transistor 3 and above the field oxide film 2. Further, a part of the storage node 10 is one of the n + impurity regions 9 of the transistor 3.
It is connected to the. After an interlayer insulating film 13 is formed on the surface of the semiconductor substrate 1 on which elements such as the transistor 3 and the capacitor 4 are formed, a predetermined region is opened and a wiring 14 is formed.
【０００４】[0004]
【発明が解決しようとする課題】従来の半導体装置にお
いては、上記のようにポリシリコンからなるストレージ
ノード１０がトランジスタ３の上部シリコン酸化膜７の
上部及びフィールド酸化膜２の上部に接して形成されて
いる。シリコン窒化膜１１ａはＣＶＤ（ChemicalVapor
Deposition)法を用いて温度６００〜８００℃で堆積さ
れ、さらに酸化膜１１ｂはシリコン窒化膜１１ａを温度
７００〜１０００℃で熱酸化することにより形成されて
いる。このような構造を有する半導体装置においては、
図６(a) に示すようにポリシリコンからなるストレージ
ノード１０の表面にシリコン窒化膜１１ａ１を堆積する
とき、同時にシリコン酸化膜７の上部及びフィールド酸
化膜２の上部にシリコン窒化膜１１ａ２が堆積される。
ところが、図７に示すようにＣＶＤ法でシリコン酸化膜
の表面に堆積されるシリコン窒化膜の膜厚は、ポリシリ
コンまたはシリコン表面に堆積されるシリコン窒化膜の
膜厚に比べて薄い。このためシリコン窒化膜１１ａは図
６(a) に示すようにポリシリコンからなるストレージノ
ード１０の表面の厚いシリコン窒化膜１１ａ１と、シリ
コン酸化膜７及びフィールド酸化膜２の表面の薄いシリ
コン窒化膜１１ａ２から構成されることになる。そして
図６(a) に示すようなシリコン窒化膜１１ａを熱酸化す
ると、ストレージノード１０の表面のシリコン窒化膜１
１ａ１と同時にシリコン酸化膜７の上部及びフィールド
酸化膜２の表面のシリコン窒化膜１１ａ２が熱酸化され
る。このときシリコン窒化膜１１ａの一部が酸化膜１１
ｂに変化する（図６(b))。In the conventional semiconductor device, the storage node 10 made of polysilicon is formed in contact with the upper portion of the upper silicon oxide film 7 of the transistor 3 and the upper portion of the field oxide film 2 as described above. ing. The silicon nitride film 11a is formed by CVD (Chemical Vapor).
The oxide film 11b is formed by thermally oxidizing the silicon nitride film 11a at a temperature of 700 to 1000 ° C. using a deposition method at a temperature of 600 to 800 ° C. In a semiconductor device having such a structure,
As shown in FIG. 6A, when the silicon nitride film 11a1 is deposited on the surface of the storage node 10 made of polysilicon, a silicon nitride film 11a2 is deposited on the silicon oxide film 7 and the field oxide film 2 at the same time. You.
However, as shown in FIG. 7, the thickness of the silicon nitride film deposited on the surface of the silicon oxide film by the CVD method is smaller than the thickness of the silicon nitride film deposited on the surface of polysilicon or silicon. For this reason, as shown in FIG. 6A, the silicon nitride film 11a has a thick silicon nitride film 11a1 on the surface of the storage node 10 made of polysilicon and a thin silicon nitride film 11a2 on the surfaces of the silicon oxide film 7 and the field oxide film 2. Will be composed of Then, when the silicon nitride film 11a as shown in FIG. 6A is thermally oxidized, the silicon nitride film 1a on the surface of the storage node 10 is
At the same time as 1a1, the silicon nitride film 11a2 on the silicon oxide film 7 and the surface of the field oxide film 2 is thermally oxidized. At this time, a part of the silicon nitride film 11a is
b (FIG. 6 (b)).
【０００５】シリコン窒化膜１１ａを薄膜化し、ポリシ
リコンまたはシリコン表面でシリコン窒化膜１１ａ１が
３０オングストローム程度になると、シリコン窒化膜１
１ａ２が２０オングストローム程度になり、シリコン窒
化膜１１ａ１より先にシリコン窒化膜１１ａ２が熱酸化
により消失し酸化膜１１ｂ２に変化してしまう（図６
(c) ）。すると酸化剤（酸素や水蒸気）が１５の地点か
ら酸化膜１１ｂ２を通過してポリシリコンからなるスト
レージノード１０を酸化する。ポリシリコンは窒化膜に
比し酸化速度が圧倒的に速いために、図６(d) に示すよ
うにストレージノード１０に侵入して酸化膜１１ｃが形
成される。ＳｉＯ2 の侵入距離は酸化膜１１ｂ１を形成
するための酸化時間と、窒化膜１１ａの膜厚の関数とな
り、一概に決められないが、窒化膜１１ｂ１が３０オン
グストロームのとき、最大侵入距離は３０００オングス
トロームないしストレージノード１０の厚みに等しい２
０００オングストロームとなる。この結果ストレージノ
ード１０の側壁部が厚い酸化膜１１ｃに覆われキャパシ
タ４の容量が低下してしまう。この容量の低下の割合は
次のようになる。即ち、１６ＭＤＲＡＭを想定した場
合、側壁部分の面積は全キャパシタ面積の約２０％であ
る。ＳｉＯ2 の侵入距離が側壁のみでおさまった場合
（＝２０００オングストローム）、容量の損失は約２０
％となる。When the thickness of the silicon nitride film 11a is reduced to about 30 angstroms on the surface of polysilicon or silicon, the silicon nitride film 11a becomes thinner.
1a2 becomes about 20 angstroms, and the silicon nitride film 11a2 disappears by thermal oxidation prior to the silicon nitride film 11a1 and changes to an oxide film 11b2 (FIG. 6).
(c)). Then, the oxidizing agent (oxygen or water vapor) passes through oxide film 11b2 from point 15 to oxidize storage node 10 made of polysilicon. Since the oxidation rate of polysilicon is much higher than that of the nitride film, as shown in FIG. 6D, the polysilicon enters the storage node 10 to form an oxide film 11c. The penetration distance of SiO 2 is a function of the oxidation time for forming the oxide film 11b1 and the thickness of the nitride film 11a, and cannot be determined unconditionally. Or 2 equal to the thickness of the storage node 10
000 angstroms. As a result, the side wall of storage node 10 is covered with thick oxide film 11c, and the capacitance of capacitor 4 is reduced. The rate of this decrease in capacity is as follows. That is, assuming a 16 MDRAM, the area of the side wall portion is about 20% of the total capacitor area. When the penetration distance of SiO 2 is reduced only by the side wall (= 2000 Å), the capacity loss is about 20
%.
【０００６】すなわち、従来の半導体装置においては、
酸化膜１１ｃの発生がシリコン窒化膜１１ａと酸化膜１
１ｂからなる誘電体膜１１の薄膜化を律則してしまうと
いう問題があった。That is, in a conventional semiconductor device,
Oxide film 11c is formed between silicon nitride film 11a and oxide film 1
There is a problem that the thickness of the dielectric film 11 made of 1b is restricted.
【０００７】本発明はこのような事情に鑑みてなされた
もので、キャパシタを構成するシリコン窒化膜と酸化膜
からなる誘電体膜をより薄膜化することのできる半導体
装置を提供するものである。The present invention has been made in view of such circumstances, and has as its object to provide a semiconductor device in which a dielectric film comprising a silicon nitride film and an oxide film constituting a capacitor can be made thinner.
【０００８】[0008]
【課題を解決するための手段】本発明にかかる半導体装
置は、キャパシタを構成するストレージノードと、上記
ストレージノード上に形成された、第１の誘電体膜とそ
の第１の誘電体膜を酸化して形成した第２の誘電体膜と
を有するキャパシタ誘電体膜と、上記ストレージノード
の端部の下部に形成されるとともに、上記ストレージノ
ードの上記端部にその終端部を有するシリコン窒化膜と
を備え、上記第１の誘電体膜を、上記シリコン窒化膜の
上記終端部の側壁部に形成することにより、ポリシリコ
ンからなるストレージノードの下部に、ストレージノー
ドに酸化膜が侵入するのを防止するためのシリコン窒化
膜層を設けたものである。According to the present invention, there is provided a semiconductor device comprising: a storage node forming a capacitor; a first dielectric film formed on the storage node; and a first dielectric film formed by oxidizing the first dielectric film. a capacitor dielectric film and a second dielectric film formed by, Rutotomoni formed below the end of the storage node, the storage Bruno
A silicon nitride film having a terminating end at the end of the silicon nitride film, wherein the first dielectric film is formed of the silicon nitride film.
A silicon nitride film layer for preventing an oxide film from penetrating into the storage node is provided below the storage node made of polysilicon by being formed on the side wall portion of the terminal portion .
【０００９】[0009]
【作用】本発明においては、上述のように構成したこと
により、誘電膜形成用のシリコン窒化膜を酸化して酸化
膜と窒化膜の２重層によりキャパシタを構成する誘電体
膜を形成する際、酸化膜がシリコン窒化膜を突き破って
ストレージノードに侵入するのを防止でき、キャパシタ
を構成する誘電体膜を薄膜化することができる。According to the present invention, by the structure described above, dielectrics <br/> film constituting the capacitor by two layers of oxide film and a nitride film by oxidizing a silicon nitride film for the dielectric film when forming the oxide film breaks through the silicon nitride film can be prevented from entering the storage node, the dielectrics film constituting the capacitor can be thinned.
【００１０】[0010]
【実施例】以下、本発明の実施例を図について説明す
る。図１は本発明の一実施例に係る半導体装置を示す断
面図で、同図において、１は半導体基板で、この半導体
基板１の表面には素子分離用の厚いフィールド酸化膜２
が形成されている。さらにフィールド酸化膜２に囲まれ
た半導体基板１の表面上にはトランジスタ３及びキャパ
シタ４が形成されている。トランジスタ３は半導体基板
１の表面上にゲート酸化膜５を介して形成されたゲート
電極６を備えている。ゲート電極６の周囲は絶縁用のシ
リコン酸化膜７で覆われている。特にゲート電極６の側
壁に形成されたシリコン酸化膜７はいわゆるサイドウォ
ール構造を構成している。また半導体基板１中にはゲー
ト電極６に自己整合する位置に低濃度のｎ- 不純物領域
８が形成されている。さらにシリコン酸化膜７のサイド
ウォールに自己整合する位置に高濃度のｎ+ 不純物領域
９が形成されている。キャパシタ４はポリシリコンから
なるストレージノード１０とシリコン窒化膜１１ａと酸
化膜１１ｂからなる誘電体膜１１と、ポリシリコンから
なるセルプレート１２の積層構造を有している。このポ
リシリコンからなるストレージノード１０の下部にはシ
リコン窒化膜１６が形成されている。ストレージノード
１０の一部はトランジスタ３の一方のｎ+ 不純物領域９
に接続されている。そしてトランジスタ３やキャパシタ
４などの素子が形成された半導体基板１の表面上に層間
絶縁膜１３を形成した後、所定の領域を開口して配線１
４が形成されている。BRIEF DESCRIPTION OF THE DRAWINGS FIG. FIG. 1 is a cross-sectional view showing a semiconductor device according to one embodiment of the present invention. In FIG. 1, reference numeral 1 denotes a semiconductor substrate, and a thick field oxide film 2 for element isolation is provided on the surface of the semiconductor substrate 1.
Are formed. Further, a transistor 3 and a capacitor 4 are formed on the surface of the semiconductor substrate 1 surrounded by the field oxide film 2. The transistor 3 has a gate electrode 6 formed on the surface of the semiconductor substrate 1 via a gate oxide film 5. The periphery of the gate electrode 6 is covered with a silicon oxide film 7 for insulation. In particular, the silicon oxide film 7 formed on the side wall of the gate electrode 6 forms a so-called sidewall structure. In the semiconductor substrate 1, a low concentration n − impurity region 8 is formed at a position that is self-aligned with the gate electrode 6. Further, a high-concentration n + impurity region 9 is formed at a position that is self-aligned with the sidewall of silicon oxide film 7. Capacitor 4 has a stacked structure of storage node 10 made of polysilicon, dielectric film 11 made of silicon nitride film 11a and oxide film 11b, and cell plate 12 made of polysilicon. A silicon nitride film 16 is formed below the storage node 10 made of polysilicon. Part of the storage node 10 is one of the n + impurity regions 9 of the transistor 3.
It is connected to the. Then, after an interlayer insulating film 13 is formed on the surface of the semiconductor substrate 1 on which elements such as the transistor 3 and the capacitor 4 are formed, a predetermined region is opened and the wiring 1 is formed.
4 are formed.
【００１１】さらに、本発明の一実施例による半導体装
置の製造方法を図２(a) 〜図２(f)を用いて詳細に説明
する。図２(a) において、半導体基板１の表面に素子分
離用の厚いフィールド酸化膜２を形成したあと、フィー
ルド酸化膜２に囲まれた半導体基板１の表面上にゲート
酸化膜５とゲート酸化膜５を介してゲート電極６及び、
ゲート電極６に自己整合する位置に低濃度のｎ- 不純物
領域８を形成する。ゲート電極６の周囲は絶縁用のシリ
コン酸化膜７で覆う。また半導体基板１中にはさらにシ
リコン酸化膜７のサイドウォールに自己整合する位置に
高濃度のｎ+ 不純物領域９を形成する。その後、図２
(b) において、シリコン窒化膜１６ａを、例えば７５０
℃の温度でＳｉＨ2 Ｃｌ2 ガスとＮＨ3 ガスの減圧ＣＶ
Ｄ法で形成する。次いで、図２(c) において、シリコン
窒化膜１６ａをフォトリソグラフィとエッチングにより
所定のパターンになるように加工する。その後、図２
(d) においてポリシリコン膜を減圧ＣＶＤ法で形成し、
所定のパターンにフォトリソグラフィとエッチングによ
り加工することによりストレージノード１０を形成す
る。図２(e) においてシリコン窒化膜を例えば７２０℃
の温度でＳｉＨ2 Ｃｌ2 ガスとＮＨ3 ガスの減圧ＣＶＤ
法で形成し、そのシリコン窒化膜を例えば９００℃の温
度で熱酸化する工程と、ポリシリコンを減圧ＣＶＤ法で
堆積する工程をへた後、所定のパターンにフォトリソグ
ラフィとエッチングにより加工することにより、シリコ
ン窒化膜１１ａと酸化膜１１ｂからなる誘電体膜１１、
及びポリシリコンからなるセルプレート１２を形成す
る。このポリシリコンからなるストレージノード１０の
下部にはシリコン窒化膜１６が形成されている。このス
トレージノード１０の一部はトランジスタ３の一方のｎ
+ 不純物領域９に接続されている。そしてトランジスタ
３やキャパシタ４などの素子が形成された半導体基板１
の表面上に減圧ＣＶＤ法でシリコン酸化膜を堆積し、所
定の領域を開口して配線１４が形成される。Further, a method of manufacturing a semiconductor device according to one embodiment of the present invention will be described in detail with reference to FIGS. 2 (a) to 2 (f). In FIG. 2A, after a thick field oxide film 2 for element isolation is formed on the surface of the semiconductor substrate 1, a gate oxide film 5 and a gate oxide film are formed on the surface of the semiconductor substrate 1 surrounded by the field oxide film 2. 5, a gate electrode 6 and
A low concentration n - impurity region 8 is formed at a position that is self-aligned with gate electrode 6. The periphery of the gate electrode 6 is covered with a silicon oxide film 7 for insulation. Further, a high concentration n + impurity region 9 is formed in the semiconductor substrate 1 at a position which is self-aligned with the sidewall of the silicon oxide film 7. Then, FIG.
3B, the silicon nitride film 16a is formed, for example, at 750.
Decompression CV of SiH 2 Cl 2 gas and NH 3 gas at a temperature of ℃
Formed by method D. Next, in FIG. 2C, the silicon nitride film 16a is processed into a predetermined pattern by photolithography and etching. Then, FIG.
In (d), a polysilicon film is formed by a low pressure CVD method,
The storage node 10 is formed by processing a predetermined pattern by photolithography and etching. In FIG. 2E, the silicon nitride film is set at, for example, 720 ° C.
Pressure CVD of SiH 2 Cl 2 gas and NH 3 gas at different temperatures
After the step of thermally oxidizing the silicon nitride film at a temperature of, for example, 900 ° C. and the step of depositing polysilicon by a low pressure CVD method, the silicon nitride film is processed into a predetermined pattern by photolithography and etching. A dielectric film 11 composed of a silicon nitride film 11a and an oxide film 11b,
And a cell plate 12 made of polysilicon. A silicon nitride film 16 is formed below the storage node 10 made of polysilicon. A part of the storage node 10 is one of n
+ Connected to impurity region 9. And a semiconductor substrate 1 on which elements such as a transistor 3 and a capacitor 4 are formed.
A silicon oxide film is deposited on the surface of the substrate by a low pressure CVD method, and a predetermined region is opened to form a wiring.
【００１２】この実施例では、ストレージノードとなる
ポリシリコン１０の端部の下に窒化膜１６を形成し、こ
の窒化膜１６およびポリシリコン１０を覆うように窒化
膜１１ａを堆積し、この窒化膜１１ａを酸化して酸化膜
１１ｂを形成するようにしている。ポリシリコン上と窒
化膜上とでは窒化膜１１ｂの堆積速度がほぼ等しいの
で、ポリシリコン１０の側壁と窒化膜１６上とでは窒化
膜１１ａの厚みがほぼ等しく、この結果窒化膜１１ａの
酸化を行なっても酸化膜１１ｂがストレージノード内に
侵入することはない。このためキャパシタ４の容量を低
下させることなくシリコン窒化膜１１ａを薄膜化でき、
キャパシタを構成するシリコン窒化膜と酸化膜からなる
誘電体膜を薄膜化することができる。すなわちキャパシ
タを構成するシリコン窒化膜と酸化膜からなる誘電体膜
を薄膜化することができる半導体装置を提供することが
できた。In this embodiment, a nitride film 16 is formed below the end of polysilicon 10 serving as a storage node, and a nitride film 11a is deposited so as to cover the nitride film 16 and polysilicon 10. and so as to form an oxide film 11b by oxidizing 11 a. Since the deposition rate of the nitride film 11b is substantially equal between the polysilicon and the nitride film, the thickness of the nitride film 11a is substantially equal between the side wall of the polysilicon 10 and the nitride film 16, so that the nitride film 11a is oxidized. Even though, oxide film 11b does not enter the storage node. Therefore, the thickness of the silicon nitride film 11a can be reduced without reducing the capacity of the capacitor 4,
The dielectric film composed of the silicon nitride film and the oxide film constituting the capacitor can be reduced in thickness. That is, a semiconductor device capable of reducing the thickness of a dielectric film composed of a silicon nitride film and an oxide film constituting a capacitor can be provided.
【００１３】さらに、図３に本発明のもう１つの実施例
を示す。図３は本発明の他の実施例にかかる半導体装置
を示す断面図で、同図において、半導体基板１の表面に
半導体素子分離用の厚いフィールド酸化膜２が形成され
ている。さらにフィールド酸化膜２に囲まれた半導体基
板１の表面上にはトランジスタ３及びキャパシタ４が形
成されている。トランジスタ３は半導体基板１の表面上
にゲート酸化膜５を介して形成されたゲート電極６を備
えている。ゲート電極６の周囲は絶縁用のシリコン酸化
膜７で覆われている。特にゲート電極６の側壁に形成さ
れたシリコン酸化膜７はいわゆるサイドウォール構造を
構成している。また、半導体基板１中にはゲート電極６
に自己整合する位置に低濃度のｎ- 不純物領域８が形成
されている。さらに、シリコン酸化膜７のサイドウォー
ルに自己整合する位置に高濃度のｎ+ 不純物領域９が形
成されている。キャパシタ４はポリシリコンからなるス
トレージノード１０とシリコン窒化膜１１ａと酸化膜１
１ｂからなる誘電体膜１１とポリシリコンからなるセル
プレート１２の積層構造を有している。このポリシリコ
ンからなるストレージノード１０の下部には図３に示す
ように、シリコン窒化膜１６が形成されている。ストレ
ージノード１０の一部はトランジスタ３の一方のｎ+ 不
純物領域９に接続されている。そして、トランジスタ３
やキャパシタ４などの素子が形成された半導体基板１の
表面上に層間絶縁膜１３を形成したあと、所定の領域を
開口して配線１４が形成されている。FIG. 3 shows another embodiment of the present invention. FIG. 3 is a sectional view showing a semiconductor device according to another embodiment of the present invention. In FIG. 3, a thick field oxide film 2 for semiconductor element isolation is formed on the surface of a semiconductor substrate 1. Further, a transistor 3 and a capacitor 4 are formed on the surface of the semiconductor substrate 1 surrounded by the field oxide film 2. The transistor 3 has a gate electrode 6 formed on the surface of the semiconductor substrate 1 via a gate oxide film 5. The periphery of the gate electrode 6 is covered with a silicon oxide film 7 for insulation. In particular, the silicon oxide film 7 formed on the side wall of the gate electrode 6 forms a so-called sidewall structure. The gate electrode 6 is provided in the semiconductor substrate 1.
A low-concentration n - impurity region 8 is formed at a position that is self-aligned. Further, a high-concentration n + impurity region 9 is formed at a position where the silicon oxide film 7 is self-aligned with the sidewall. The capacitor 4 includes a storage node 10 made of polysilicon, a silicon nitride film 11a, and an oxide film 1.
It has a laminated structure of a dielectric film 11 made of 1b and a cell plate 12 made of polysilicon. Under the storage node 10 made of polysilicon, a silicon nitride film 16 is formed as shown in FIG. Part of storage node 10 is connected to one n + impurity region 9 of transistor 3. And transistor 3
After an interlayer insulating film 13 is formed on the surface of the semiconductor substrate 1 on which elements such as the capacitor 4 and the like are formed, a predetermined region is opened and a wiring 14 is formed.
【００１４】本実施例の効果を図３に示す実施例につい
て図４に従って詳細に説明する。本実施例の半導体装置
においては、ポリシリコンからなるストレージノード１
０の下部には約１００〜５００オングストローム厚のシ
リコン窒化膜１６が形成されている。シリコン窒化膜１
１ａはＣＶＤ法を用いて温度６００〜８００℃で堆積さ
れ、さらに酸化膜１１ｂはシリコン窒化膜１１ａを温度
７００〜１０００℃で熱酸化することにより形成されて
いる。The effect of this embodiment will be described in detail with reference to FIG. 4 for the embodiment shown in FIG. In the semiconductor device of this embodiment, the storage node 1 made of polysilicon is used.
A silicon nitride film 16 having a thickness of about 100 to 500 angstroms is formed below 0. Silicon nitride film 1
1a is deposited at a temperature of 600 to 800 ° C. using a CVD method, and the oxide film 11b is formed by thermally oxidizing the silicon nitride film 11a at a temperature of 700 to 1000 ° C.
【００１５】このような構造を有する半導体装置におい
ては、図４(a) に示すようにポリシリコンからなるスト
レージノード１０の表面にシリコン窒化膜１１ａ１を堆
積するとき、これと同時にシリコン窒化膜１６の表面に
シリコン窒化膜１１ａ１が堆積され、シリコン酸化膜７
の上部及びフィールド酸化膜２の上部にシリコン窒化膜
１１ａ２が堆積される。ところが図７に示すようにＣＶ
Ｄ法でシリコン酸化膜の表面に堆積されるシリコン窒化
膜の膜厚はポリシリコンまたはシリコン表面に堆積され
るシリコン窒化膜の膜厚に比べて薄い。また図には示さ
ないがシリコン窒化膜の表面に堆積されるシリコン窒化
膜の膜厚はポリシリコンまたはシリコン表面に堆積され
るシリコン窒化膜の膜厚と等しい。このためシリコン窒
化膜１１ａは図４(a) に示すようにポリシリコンからな
るストレージノード１０の表面及びシリコン窒化膜１６
の表面に厚いシリコン窒化膜１１ａ１と、シリコン酸化
膜７及びフィールド酸化膜２の表面の薄いシリコン窒化
膜１１ａ２から構成されることになる。このとき図４
(a) に示すようなシリコン窒化膜１１ａを熱酸化する
と、ストレージノード１０及びシリコン窒化膜１６の表
面にシリコン窒化膜１１ａ１と同時にシリコン酸化膜７
の上部及びフィールド酸化膜２の表面のシリコン窒化膜
１１ａ２が熱酸化される。このときシリコン窒化膜１１
ａの一部が酸化膜１１ｂに変化する（図４(d))。シリコ
ン窒化膜１１ａを薄膜化し、例えばポリシリコンまたは
シリコン表面でシリコン窒化膜１１ａ１が３０オングス
トローム程度になると、シリコン窒化膜１１ａ２が２０
オングストローム程度になり、シリコン窒化膜１１ａ１
により先にシリコン窒化膜１１ａ２が熱酸化により消失
し酸化膜１１ｂ２に変化してしてしまう（図４(c))。す
ると酸化剤（酸素や水蒸気）が１５の地点から酸化膜１
１ｂ２を通過するが、１５の地点の表面にはストレージ
ノードの酸化ストッパとしてのシリコン窒化膜１６が存
在しているので、図６(d) に示したポリシリコンからな
るストレージノード１０の酸化が発生しない。この結
果、ストレージノード１０の側壁部が図６(d) に示した
厚い酸化膜１１ｃで覆われないため、キャパシタ４の容
量を低下してしまうという現象が発生しない。このため
キャパシタ４の容量を低下させることなくシリコン窒化
膜１１ａを薄膜化でき、キャパシタを構成するシリコン
窒化膜と酸化膜からなる誘電体膜を薄膜化することがで
きる。すなわちキャパシタを構成するシリコン窒化膜と
酸化膜からなる誘電体膜を薄膜化することができる半導
体装置を提供することができた。In the semiconductor device having such a structure, when the silicon nitride film 11a1 is deposited on the surface of the storage node 10 made of polysilicon as shown in FIG. A silicon nitride film 11a1 is deposited on the surface, and a silicon oxide film 7
And a silicon nitride film 11a2 is deposited on the field oxide film 2. However, as shown in FIG.
The thickness of the silicon nitride film deposited on the surface of the silicon oxide film by the method D is smaller than the thickness of the silicon nitride film deposited on the polysilicon or silicon surface. Although not shown, the thickness of the silicon nitride film deposited on the surface of the silicon nitride film is equal to the thickness of the silicon nitride film deposited on the polysilicon or silicon surface. Therefore, the silicon nitride film 11a is formed on the surface of the storage node 10 made of polysilicon and the silicon nitride film 16a as shown in FIG.
Of the silicon nitride film 11a1 and the thin silicon nitride film 11a2 on the surfaces of the silicon oxide film 7 and the field oxide film 2. At this time, FIG.
When the silicon nitride film 11a as shown in FIG. 2A is thermally oxidized, the silicon oxide film 7a and the silicon nitride film 11a1 are simultaneously formed on the surfaces of the storage node 10 and the silicon nitride film 16.
Is thermally oxidized on the silicon nitride film 11a2 in the upper portion of the substrate and on the surface of the field oxide film 2. At this time, the silicon nitride film 11
A portion of a changes to an oxide film 11b (FIG. 4D). When the silicon nitride film 11a1 is reduced in thickness to, for example, about 30 angstroms on the surface of polysilicon or silicon, the silicon nitride film 11a2 becomes 20
Angstrom, and the silicon nitride film 11a1
As a result, the silicon nitride film 11a2 first disappears due to thermal oxidation and changes to the oxide film 11b2 (FIG. 4C). Then, the oxidizing agent (oxygen or water vapor) is changed from the point 15 to the oxide film 1.
1b2, since the silicon nitride film 16 as an oxidation stopper of the storage node exists on the surface at the point 15, oxidation of the storage node 10 made of polysilicon shown in FIG. do not do. As a result, since the side wall of the storage node 10 is not covered with the thick oxide film 11c shown in FIG. 6D, the phenomenon that the capacitance of the capacitor 4 is reduced does not occur. Therefore, the thickness of the silicon nitride film 11a can be reduced without lowering the capacitance of the capacitor 4, and the dielectric film composed of the silicon nitride film and the oxide film constituting the capacitor can be reduced in thickness. That is, a semiconductor device capable of reducing the thickness of a dielectric film composed of a silicon nitride film and an oxide film constituting a capacitor can be provided.
【００１６】[0016]
【発明の効果】以上のように、この発明に係る半導体装
置によれば、キャパシタを構成するストレージノード
と、上記ストレージノード上に形成された、第１の誘電
体膜とその第１の誘電体膜を酸化して形成した第２の誘
電体膜とを有するキャパシタ誘電体膜と、上記ストレー
ジノードの端部の下部に形成されるとともに、上記スト
レージノードの上記端部にその終端部を有するシリコン
窒化膜とを備え、上記第１の誘電体膜を、上記シリコン
窒化膜の上記終端部の側壁部に形成することにより、半
導体装置内に形成されるキャパシタを、誘電体膜を形成
する際の酸化によりストレージノード内に酸化膜が侵入
するのを防止するためのシリコン窒化膜上に形成して、
誘電体膜の薄膜化を図るようにしたので、キャパシタ容
量の低下を招くことなく誘電体膜を薄膜化できる効果が
ある。As described above, according to the semiconductor device of the present invention, the storage node forming the capacitor, the first dielectric film formed on the storage node, and the first dielectric film a capacitor dielectric film and a second dielectric film formed by oxidizing the film, Rutotomoni formed under the end of the storage node, the strike
A silicon nitride film having an end portion at the end of the storage node; and forming the first dielectric film on a side wall of the end portion of the silicon nitride film, thereby forming the first dielectric film in the semiconductor device. Forming a capacitor on a silicon nitride film to prevent an oxide film from entering a storage node due to oxidation when forming a dielectric film,
Since the dielectric film is made thinner, there is an effect that the dielectric film can be made thinner without lowering the capacitance of the capacitor.
【図１】本発明に係る半導体装置の一実施例を示す断面
図である。FIG. 1 is a sectional view showing one embodiment of a semiconductor device according to the present invention.
【図２】図１の実施例に示す半導体装置の製造方法を示
す断面図である。FIG. 2 is a cross-sectional view illustrating the method of manufacturing the semiconductor device shown in the embodiment of FIG.
【図３】本発明にかかる半導体装置の他の実施例を示す
断面図である。FIG. 3 is a sectional view showing another embodiment of the semiconductor device according to the present invention.
【図４】図３に示す実施例の効果を説明する断面図であ
る。FIG. 4 is a cross-sectional view illustrating an effect of the embodiment shown in FIG.
【図５】従来の半導体装置のメモリセルの断面構造図で
ある。FIG. 5 is a sectional structural view of a memory cell of a conventional semiconductor device.
【図６】図５に示す従来の半導体装置について本発明が
解決しようとする課題を説明する断面図である。6 is a cross-sectional view illustrating a problem to be solved by the present invention for the conventional semiconductor device shown in FIG.
【図７】減圧ＣＶＤ法でシリコン酸化膜の表面及びポリ
シリコンまたはシリコン表面に堆積されるシリコン窒化
膜の膜厚とシリコン窒化膜の堆積時間の関係を示す図で
ある。FIG. 7 is a view showing the relationship between the thickness of a silicon nitride film deposited on the surface of a silicon oxide film and polysilicon or silicon by a low pressure CVD method and the deposition time of the silicon nitride film.
１ 半導体基板 ２ 素子分離用の厚いフィールド酸化膜 ３ トランジスタ ４ キャパシタ ５ ゲート酸化膜 ６ ゲート酸化膜５を介して形成されたゲート電極 ７ 絶縁用のシリコン酸化膜 ８ 低濃度のｎ- 不純物領域 ９ 高濃度のｎ+ 不純物領域 １０ ポリシリコンからなるストレージノード １１ キャパシタ誘電体膜 １１ａ，１１ａ１，１１ａ２ シリコン窒化膜 １１ｂ，１１ｂ２，１１ｂ２ シリコン酸化膜 １２ ポリシリコンからなるセルプレート １３ 層間絶縁膜 １４ 配線 １５ ポリシリコンからなるストレージノードの表面の
シリコン窒化膜１１ａ２が熱酸化により消失し酸化膜１
１ｂ２に変化してしまった地点 １６ ストレージノード下部のシリコン窒化膜DESCRIPTION OF SYMBOLS 1 Semiconductor substrate 2 Thick field oxide film for element isolation 3 Transistor 4 Capacitor 5 Gate oxide film 6 Gate electrode formed via gate oxide film 5 Silicon oxide film for insulation 8 Low concentration n - impurity region 9 High Concentration n + impurity region 10 Storage node made of polysilicon 11 Capacitor dielectric film 11a, 11a1, 11a2 Silicon nitride film 11b, 11b2, 11b2 Silicon oxide film 12 Cell plate made of polysilicon 13 Interlayer insulating film 14 Wiring 15 Polysilicon The silicon nitride film 11a2 on the surface of the storage node composed of
The point changed to 1b2 16 Silicon nitride film under the storage node
フロントページの続き (56)参考文献 特開 昭63−193555（ＪＰ，Ａ) 特開 平１−96949（ＪＰ，Ａ) 特開 昭63−293967（ＪＰ，Ａ) 特開 平２−81470（ＪＰ，Ａ) 特開 平３−19369（ＪＰ，Ａ) 特開 平３−35554（ＪＰ，Ａ) 特開 平２−77154（ＪＰ，Ａ) 特開 平２−186632（ＪＰ，Ａ) 特開 平４−234163（ＪＰ，Ａ) 特開 平４−318966（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 27/108 H01L 21/822 H01L 21/8242 H01L 27/04 Continuation of front page (56) References JP-A-63-193555 (JP, A) JP-A-1-96949 (JP, A) JP-A-63-293967 (JP, A) JP-A-2-81470 (JP) JP-A-3-19369 (JP, A) JP-A-3-35554 (JP, A) JP-A-2-77154 (JP, A) JP-A-2-186632 (JP, A) 4-234163 (JP, A) JP-A-4-318966 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) H01L 27/108 H01L 21/822 H01L 21/8242 H01L 27 / 04
Claims (1)
と、 上記ストレージノード上に形成された、第１の誘電体膜
とその第１の誘電体膜を酸化して形成した第２の誘電体
膜とを有するキャパシタ誘電体膜と、 上記ストレージノードの端部の下部に形成されるととも
に、上記ストレージノードの上記端部にその終端部を有
するシリコン窒化膜とを備え、 上記第１の誘電体膜を、上記シリコン窒化膜の上記終端
部の側壁部に形成したことを特徴とする半導体装置。1. A storage node forming a capacitor, a first dielectric film formed on the storage node, and a second dielectric film formed by oxidizing the first dielectric film. a capacitor dielectric film having, Rutotomo formed below the end of the storage node
Has an end at the end of the storage node.
A first dielectric film, and the terminal of the silicon nitride film.
Parts wherein a formed on the side wall of the.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3141457A JP2891562B2 (en) | 1991-05-16 | 1991-05-16 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3141457A JP2891562B2 (en) | 1991-05-16 | 1991-05-16 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04348069A JPH04348069A (en) | 1992-12-03 |
| JP2891562B2 true JP2891562B2 (en) | 1999-05-17 |
Family
ID=15292347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3141457A Expired - Fee Related JP2891562B2 (en) | 1991-05-16 | 1991-05-16 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2891562B2 (en) |
-
1991
- 1991-05-16 JP JP3141457A patent/JP2891562B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04348069A (en) | 1992-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3098474B2 (en) | Method for manufacturing semiconductor device | |
| US6162737A (en) | Films doped with carbon for use in integrated circuit technology | |
| JPH08274256A (en) | Semiconductor device and manufacture thereof | |
| JPH0821695B2 (en) | Highly integrated semiconductor memory device and manufacturing method thereof | |
| JPS61214555A (en) | Semiconductor device | |
| JPH02226754A (en) | Capacitor for semiconductor integrated circuit | |
| JPH09321239A (en) | Manufacturing semiconductor integrated circuit device | |
| US6479364B2 (en) | Method for forming a capacitor for semiconductor devices with diffusion barrier layer on both sides of dielectric layer | |
| EP0884777B1 (en) | Method for manufacturing semiconductor memory device | |
| US5294561A (en) | Method for manufacturing highly-integrated stacked capacitor | |
| KR0141950B1 (en) | Manufacturing method of semiconductor device | |
| US6294449B1 (en) | Self-aligned contact for closely spaced transistors | |
| US6468922B2 (en) | Method for manufacturing a semiconductor device with a dual interlayer insulator film of borophosphosilicate glass to prevent diffusion of phosphorus | |
| JP2891562B2 (en) | Semiconductor device | |
| KR0165408B1 (en) | Method for manufacturing capacitor of high dielectric film | |
| JPH10335581A (en) | Semiconductor device and manufacture thereof | |
| KR950013739B1 (en) | Semiconductor device and the manufacturing method | |
| JP3039449B2 (en) | Method for manufacturing semiconductor device | |
| JPH0955485A (en) | Manufacture of semiconductor device | |
| JPH0637257A (en) | Manufacture of semiconductor device | |
| JPH0448649A (en) | Manufacture of semiconductor device | |
| JPH05251656A (en) | Semiconductor memory device and its manufacture | |
| JPH04356945A (en) | Manufacture of semiconductor device | |
| JPH0669518A (en) | Manufacture of semiconductor device | |
| JPH11274425A (en) | Semiconductor storage device and its manufacture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |