JP2885890B2 - Recording control device - Google Patents

Recording control device

Info

Publication number
JP2885890B2
JP2885890B2 JP16425190A JP16425190A JP2885890B2 JP 2885890 B2 JP2885890 B2 JP 2885890B2 JP 16425190 A JP16425190 A JP 16425190A JP 16425190 A JP16425190 A JP 16425190A JP 2885890 B2 JP2885890 B2 JP 2885890B2
Authority
JP
Japan
Prior art keywords
pallet
data
circuit
color
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16425190A
Other languages
Japanese (ja)
Other versions
JPH0462074A (en
Inventor
尚 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP16425190A priority Critical patent/JP2885890B2/en
Publication of JPH0462074A publication Critical patent/JPH0462074A/en
Application granted granted Critical
Publication of JP2885890B2 publication Critical patent/JP2885890B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は記録制御装置、詳しくは受信した記録データ
に基づく各色成分毎のイメージデータを、対応する色成
分毎のフレームメモリに展開し、カラー記録装置に出力
する記録制御装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a recording control device, more specifically, expands image data for each color component based on received recording data to a frame memory for each corresponding color component, and The present invention relates to a recording control device that outputs to a recording device.

[従来の技術] 従来、カラープリンタにおいては、ハードウエアの簡
略化等の理由により、マゼンタ(M),シアン(C),
イエロー(Y),ブラツク(K)の4色のドットによつ
て色を表現していた。このため、1画素の表現色数は8
色に限定され、写真等の自然画を表現するためにデイザ
法、平均濃度法、誤差拡散法等のハーフトーンダイヤル
処理を行つていた。
[Prior Art] Conventionally, in a color printer, magenta (M), cyan (C),
The color was represented by four color dots of yellow (Y) and black (K). Therefore, the number of expression colors per pixel is eight.
Halftone dial processing such as dithering, average density, error diffusion, etc. has been performed to express natural images such as photographs, limited to colors.

[発明が解決しようとしている課題] しかしながら、この場合、複数の画素により階調表現
を行うため、解像度が劣化したり、特有な模様が発生し
たりし、高画質な自然画の表現が困難であつた。
[Problems to be Solved by the Invention] However, in this case, since gradation expression is performed by a plurality of pixels, resolution is degraded, a peculiar pattern is generated, and it is difficult to express a high-quality natural image. Atsuta.

一方、パーソナルコンピュータ等のデイスプレイ装置
においては、赤(R),緑(G),青(B)の各色成分
毎に8ビツトを割り当て、それによつて表現される1677
万色の中から例えば256色を選択し、カラー表現を行う
カラーパレツトが多く用いられている。この場合、1画
素で256色表現が可能となるわけであるから、かなり高
画質な自然画の表現が可能である。しかしながら、プリ
ンタ側では、カラーパレツトはサポートされていないた
め、従来、上記のような高画質な自然画のプリントは不
可能であつた。
On the other hand, in a display device such as a personal computer, 8 bits are assigned to each of the red (R), green (G), and blue (B) color components, and are represented by 1677.
For example, a color pallet that selects 256 colors from all colors and performs color expression is often used. In this case, since 256 colors can be expressed with one pixel, it is possible to express a very high-quality natural image. However, since the printer does not support a color palette, it has not been possible to print a high-quality natural image as described above.

本発明は係る問題点に鑑みなされたものであり、カラ
ー画像データのビットマップイメージとパレットコード
を混在して格納することを許容するだけでなく、そのパ
レットコードを構成するビット数に実質的に制限をなく
し、多色パレットを用いることを可能にし、もって、カ
ラー画像データ及びパレットコードの両方からカラー画
像を記録させることを可能ならしめる記録制御装置を提
供しようとするものである。
The present invention has been made in view of the above problems, and not only allows a bitmap image of color image data and a palette code to be stored together, but also substantially reduces the number of bits constituting the palette code. It is an object of the present invention to provide a recording control device which eliminates the limitation, makes it possible to use a multicolor palette, and thereby makes it possible to record a color image from both color image data and a palette code.

[課題を解決するための手段] この課題を解決する本発明の記録制御装置は以下に示
す構成を備える。すなわち、 パレットコードによって表わされる領域を識別するた
めの識別情報を記憶する領域識別情報記憶手段と、 色成分のビットイメージデータ及びパレットコードデ
ータを所定のフレームメモリに格納する格納手段と、 該格納手段に格納されたパレットコードをカラー記録
装置に出力可能な色の画素データに変換する変換手段
と、 前記フレームメモリから読出したデータが、色成分の
ビットイメージデータかパレットコードかを、前記領域
識別情報記憶手段に記憶された識別情報に従って判断す
る判断手段と、 該判断手段によって読出したデータがパレットコード
であると判断された場合、当該読出したパレットコード
に対しては前記変換手段によってカラー画素データを生
成し、前記カラー画像記録装置に出力する出力手段と、 を備え、 前記フレームメモリは記録色成分応じた数のプレーン
メモリを有し、前記パレットコードのビット数が前記プ
レーンメモリの数より大きい場合には、隣接する複数の
画素に渡って前記フレームメモリに格納することを特徴
とする。
[Means for Solving the Problems] A recording control device of the present invention for solving the problems has the following configuration. An area identification information storage unit for storing identification information for identifying an area represented by a pallet code; a storage unit for storing bit image data of color components and pallet code data in a predetermined frame memory; Conversion means for converting the pallet code stored in the image data into pixel data of a color that can be output to a color recording apparatus; and the data read from the frame memory, whether bit image data of a color component or a pallet code, the area identification information. Determining means for making a determination in accordance with the identification information stored in the storage means; and if the read data is determined to be a pallet code, the conversion means converts the color pixel data to the read pallet code. Output means for generating and outputting to the color image recording device; The frame memory has a number of plane memories corresponding to a recording color component, and when the number of bits of the pallet code is larger than the number of plane memories, the frame memory is stored in the frame memory over a plurality of adjacent pixels. It is characterized by doing.

[実施例] 以下、添付図面に従つて本発明に係る実施例を詳細に
説明する。
Embodiment An embodiment according to the present invention will be described below in detail with reference to the accompanying drawings.

一般にレーザビームプリンタは、ビデオ信号を受けて
記録媒体(記録紙)に可視画像を形成するプリンタエン
ジン部と、受信したデータの解析、ビツトイメージとし
てメモリへの展開及びそのイメージをビデオ信号にして
プリンタエンジン部に出力するプリンタコントローラ部
の2つから構成されている。実施例では、このプリンタ
コントローラ部に適応させた例を説明する。
Generally, a laser beam printer receives a video signal and forms a visible image on a recording medium (recording paper), analyzes received data, develops it into a memory as a bit image, converts the image into a video signal, and converts the image into a video signal. It is composed of two parts, a printer controller for outputting to the engine. In the embodiment, an example applied to the printer controller will be described.

<第1の実施例の説明> 第1図は第1の実施例のプリンタコントローラのブロ
ツク構成図である。
<Description of First Embodiment> FIG. 1 is a block diagram of a printer controller according to a first embodiment.

図中、1は外部のホストコンピュータ等よりの印字デ
ータを受けるための入力端子、2は受信した印字データ
を解析するインタプリタ、3は受信した色成分単位のイ
メージデータを後述するフレームバツフアに展開するド
ツト展開回路である。4はパレツトデータ処理回路、5
はパレツト領域識別回路である。6m,6c,6y,6kはフレー
ムバツフアであつて、各々はマゼンタ、シアン、イエ
ロ、ブラツクの色成分に対応していて、1画素につきそ
れぞれ1ビツトが割り当てられている。7は読出し制御
回路、8はパレツトデコード回路、9は多値化回路、10
は信号切換スイツチである。そして、11はプリンタエン
ジン部へビデオ信号を出力する出力端子、12はプリンタ
エンジン部より処理対象の色成分ID信号やライン同期信
号等を入力するための入力端子である。
In the figure, 1 is an input terminal for receiving print data from an external host computer or the like, 2 is an interpreter for analyzing received print data, and 3 is an image data for each received color component in a frame buffer to be described later. This is a dot expansion circuit. 4 is a pallet data processing circuit, 5
Is a pallet area identification circuit. Reference numerals 6m, 6c, 6y, and 6k denote frame buffers, which correspond to magenta, cyan, yellow, and black color components, respectively, and one bit is assigned to each pixel. 7 is a read control circuit, 8 is a pallet decode circuit, 9 is a multivalued circuit, 10
Is a signal switching switch. Reference numeral 11 denotes an output terminal for outputting a video signal to the printer engine unit, and reference numeral 12 denotes an input terminal for inputting a color component ID signal or a line synchronization signal to be processed from the printer engine unit.

処理の流れを簡単に説明すると以下の通りである。 The processing flow is briefly described as follows.

尚、ホストコンピュータからはパレツトデータに関し
てはその領域を特定する情報(パレツト領域データ)が
送られてくるものとして説明する。
The description will be given on the assumption that information (palette area data) for specifying the area of the palette data is sent from the host computer.

入力端子1より受信された印字データ(制御データ、
パレツトコード、色成分毎のイメージデータそして文字
コード等を含む)は、先ずインタプリタ2によつて解析
される。文字,線画等の各色成分毎の2値データについ
ては、ドツト展開回路3に出力される。ドツト展開回路
3は、入力したデータに基づいて、指定された色成分プ
レーン(フレームバツフア6m,6c,6y,6k)にその2値デ
ータを書込む。
The print data (control data,
The palette code, the image data for each color component, the character code, etc.) are first analyzed by the interpreter 2. Binary data for each color component, such as characters and line drawings, is output to the dot development circuit 3. The dot developing circuit 3 writes the binary data into a designated color component plane (frame buffers 6m, 6c, 6y, 6k) based on the input data.

一方、受信したデータがパレツトコードデータ(実施
例では8ビツト、つまり256色の指定としている)であ
る場合にはそのデータをパレツトデータ処理回路4に、
パレツト領域データについてはパレツト領域識別回路5
に送られる。また、パレツトテーブルデータについて
は、RGBデータをMCYKデータに変換した後、パレツトデ
コード回路8に送られる。ここで、パレツトテーブルデ
ータとは、入力した8ビツト(256色)のパレツトコー
ドデータが、1677万色中のどの色に変換すれば良いかを
示すデータである。パレツトデータ処理回路4は、受け
取つたパレツトコード(8ビツト)をフレームバツフア
6m〜6kに書込む。このとき、第2図に示す様に、パレツ
トコードの上位4ビツトと下位4ビツトに分けてフレー
ムバツフア6m〜6kに書込む。このため、水平解像度は、
ドツト展開回路3で展開した画素密度(解像度)の1/2
になる。すなわち、プリンタエンジン部の解像度が今、
水平垂直とも400ppi(ピクセル/インチ)とした場合、
垂直解像度は変化しないが水平解像度は200ppiとなる。
そこで、ホストコンピュータより送られてくるデータの
解像度がプリンタエンジン部の解像度と一致しない場合
を含めて、パレツトデータ処理回路4にて解像度変換を
行い、フレームバツフア6m〜6kに書込む。例えば、パレ
ツトデータについても400ppiで送られてきた場合には、
1画素おきに間引き処理して書込む。パレツト領域識別
回路5は、インタプリタ2より受け取つたパレツト領域
データを内部に設けられているレジスタに保持し、読出
し制御回路7が発生するアドレス(座標)の示す画素位
置がMCYK2値データかパレツトコードデータかを判定し
て、スイツチ10を制御する信号を出力する。
On the other hand, if the received data is pallet code data (8 bits, ie, 256 colors are specified in the embodiment), the data is sent to the pallet data processing circuit 4.
For the pallet area data, the pallet area identification circuit 5
Sent to The palette table data is sent to the palette decode circuit 8 after converting the RGB data into MCYK data. Here, the pallet table data is data indicating which of the 16.77 million colors should be converted from the input 8-bit (256 colors) pallet code data. The pallet data processing circuit 4 converts the received pallet code (8 bits) into a frame buffer.
Write from 6m to 6k. At this time, as shown in FIG. 2, the upper 4 bits and lower 4 bits of the pallet code are divided and written into the frame buffers 6m to 6k. Therefore, the horizontal resolution is
1/2 of pixel density (resolution) developed by dot development circuit 3
become. That is, the resolution of the printer engine is now
400ppi (pixels / inch) both horizontally and vertically,
The vertical resolution does not change, but the horizontal resolution is 200 ppi.
Therefore, the resolution conversion is performed by the pallet data processing circuit 4 including the case where the resolution of the data sent from the host computer does not match the resolution of the printer engine, and the result is written into the frame buffers 6m to 6k. For example, if palette data is also sent at 400ppi,
The data is thinned out and written every other pixel. The pallet area identification circuit 5 holds the pallet area data received from the interpreter 2 in a register provided therein, and determines whether the pixel position indicated by the address (coordinate) generated by the read control circuit 7 is MCYK2 value data or a pallet code. It determines whether the data is data, and outputs a signal for controlling the switch 10.

第4図にパレツト領域識別回路5の詳細ブロツクの一
例を示す。
FIG. 4 shows an example of a detailed block diagram of the pallet area identification circuit 5.

尚、図示で、20〜23はレジスタ、24,25は比較回路、2
6はAND回路である。
In the drawing, 20 to 23 are registers, 24 and 25 are comparison circuits, 2
6 is an AND circuit.

例えば、第3図に示す矩形領域14内をパレツト領域と
して指定する旨のコマンドがホストコンピュータより送
られてきたとする。この時、インタプリタ2はそのコマ
ンドを解析して得られたパレツト領域上の始点(パレツ
ト領域14の左上隅)の座標(x0,y0)と、終点(パレツ
ト領域14の右下隅)の座標(x1,y1)をパレツト領域識
別回路5へ送る。パレツト領域識別回路5では、このデ
ータを受け、レジスタ20に“x0”、レジスタ21に
“x1”、レジスタ22に“y0”、そしてレジスタ23に
“y1”を格納する。一方、パレツト領域識別回路5には
読出し制御回路7より現在読出し中の画素の座標(x,
y)も印加され、比較回路24では、 をANDゲート回路26へ出力する。
For example, it is assumed that a command for designating the inside of the rectangular area 14 shown in FIG. 3 as a pallet area is sent from the host computer. At this time, the interpreter 2 interprets the command and obtains the coordinates (x 0 , y 0 ) of the start point (upper left corner of the pallet area 14) and the coordinates of the end point (lower right corner of the pallet area 14) on the pallet area. (X 1 , y 1 ) is sent to the pallet area identification circuit 5. In palette area identifying circuit 5 receives the data, "x 0" in the register 20, "x 1" in the register 21, the register 22 "y 0", and stores the "y 1" in the register 23. On the other hand, the coordinates (x,
y) is also applied, and in the comparison circuit 24, To the AND gate circuit 26.

同様に、比較回路25では をAND回路26へ印加する。Similarly, in the comparison circuit 25, Is applied to the AND circuit 26.

その結果、AND回路26には現在読出し中の画素がパレ
ツト領域内のときは“1"を出力し、パレツト領域外では
“0"を出力することになる。
As a result, "1" is output to the AND circuit 26 when the pixel currently being read is within the pallet area, and "0" is output outside the pallet area.

読出し制御回路7は、入力端子12より印加されるエン
ジン部の同期信号に合せて、フレームバツフア6m〜6kよ
りデータが読出されるようにフレームバツフア6m〜6kを
制御する。
The read control circuit 7 controls the frame buffers 6m to 6k so that data is read from the frame buffers 6m to 6k in accordance with the synchronization signal of the engine section applied from the input terminal 12.

フレームバツフア6m〜6kからはエンジン部の同期信号
に合わせて第2図の13で示されるように6m,6c,6y,6k供
に2画素ずつ、即ち、8ビツト単位でデータが読出さ
れ、パレツトデコード回路8及び多値化回路9に出力さ
れる。パレツトデコード回路8は、パレツトコード8ビ
ツトと入力端子12より入力したMCYKの色プレーンを示す
プレーンID信号(2ビツト)の合計10ビツトをアドレス
入力とし、各色プレーンに対する階調情報8ビツトを出
力する。実施例の場合、このパレツトデコード回路8は
ルツクアツプテーブル(RAM)によつて実現し、これに
記憶されるテーブルは先に説明したようにホストコンピ
ュータ側より転送されたテーブルデータである。但し、
ホスト側より転送されたデータがRGBの場合は、インタ
プリタ2において、プリンタエンジンに合わせた(エン
ジンの色補正を含む)MCYKのデータに変換してから格納
する。従つて、フレームバツフア6m〜6kよりパレツトコ
ードが入力され、端子端子12よりプレーンID信号が印加
されると、プレーンIDが示す色の階調情報が出力される
ようになつている。変換された階調情報はスイツチ10の
端子aに印加される。尚、上記テーブルに色マスキング
処理したデータを格納すれば、色マスキング処理も同時
に行うことができる。但し、この場合、パレツトデコー
ド回路8からは同一データが2回つづけて出力される
が、内部に数バイト程度のバツフアメモリを用意し、2
画素目の画素データ出力時に、そのデータの前後する画
素データより補間するようにしてもよい。補間処理とし
ては、例えば前後する画素の色成分ごとの平均を注目画
素の色成分とすればよい。
From the frame buffers 6m to 6k, data is read out in units of two pixels, that is, in units of 8 bits, for each of 6m, 6c, 6y, and 6k as shown in FIG. The signals are output to the pallet decode circuit 8 and the multi-value conversion circuit 9. The pallet decode circuit 8 receives a total of 10 bits of a pallet code of 8 bits and a plane ID signal (2 bits) indicating the MCYK color plane input from the input terminal 12 and outputs 8 bits of gradation information for each color plane. . In the case of the embodiment, the pallet decode circuit 8 is realized by a look-up table (RAM), and the table stored therein is table data transferred from the host computer side as described above. However,
If the data transferred from the host is RGB, the data is converted into MCYK data (including color correction of the engine) according to the printer engine in the interpreter 2 and stored. Accordingly, when a pallet code is input from the frame buffers 6m to 6k and a plane ID signal is applied from the terminal 12, the gradation information of the color indicated by the plane ID is output. The converted gradation information is applied to the terminal a of the switch 10. If the data subjected to the color masking process is stored in the table, the color masking process can be performed at the same time. In this case, however, the same data is output from the pallet decode circuit 8 twice in succession.
When outputting pixel data of a pixel, interpolation may be performed based on pixel data before and after the data. As the interpolation processing, for example, the average of each color component of the preceding and following pixels may be set as the color component of the target pixel.

一方、多値化回路9では、フレームバツフア6m〜6kよ
り印加されたデータの内、入力端子12により印加される
プレーンID信号が示すプレーンのデータ(2ビツト)の
みを取出し、最初のクロツクで2ビツトのデータの内、
先に走査されるドツトのデータを調べ、“1"であつた時
には8ビツトが全て“1"のデータ(即ち16進数でFFH
を、“0"であつた時には8ビツトが全て“0"のデータ
(=OOH)をスイツチ10の端子bに出力する。次のクロ
ツクでは、もう一方のビツトを調べ、同様に“1"の時に
はFFHを“0"のときにはOOHをスイツチ10の端子bに印加
する。スイツチ10では、パレツト領域識別回路5よりの
制御信号に従い、現画素データがパレツト領域内の場合
はa端子側の信号を、パレツト領域外の時には端子b側
の信号を選択し、出力端子11よりプリンタエンジン部へ
階調信号が出力される。プリンタエンジン部側はこの階
調信号を受けて、例えばパルス幅変調処理(PWM処理)
を行なつて公知の電子写真技術により記録媒体上に可視
画素を生成する。
On the other hand, the multi-level conversion circuit 9 extracts only the data (2 bits) of the plane indicated by the plane ID signal applied from the input terminal 12 from the data applied from the frame buffers 6m to 6k, and Of the 2-bit data,
Examine the data of dots to be scanned earlier, the data of "1" when been made in 8 bits are all "1" (i.e. hexadecimal FF H)
And eight bits when been filed with "0" and outputs data of all "0" (= OO H) to the terminal b of the switch 10. In the next clock, it examines the other bits, when similarly "1" is applied to OO H to the terminal b of the switch 10 when the FF H "0". In accordance with the control signal from the pallet area identification circuit 5, the switch 10 selects the signal on the terminal a when the current pixel data is within the pallet area, and selects the signal on the terminal b when the current pixel data is out of the pallet area. A gradation signal is output to the printer engine. The printer engine receives this gradation signal and performs, for example, pulse width modulation processing (PWM processing).
To generate visible pixels on a recording medium by a known electrophotographic technique.

<第2の実施例の説明> 第5図に第2の実施例のプリンタコントローラ部のブ
ロツク構成図を示す。
<Description of Second Embodiment> FIG. 5 is a block diagram of a printer controller according to a second embodiment.

図中、30はプリフイルタ、31はサブサンプリング回
路、33はパレツトデコード回路、34は補間回路である。
尚、その他の構成で、第1図のものと同一の機能を示す
構成要素については同一の番号を付した。
In the figure, 30 is a pre-filter, 31 is a sub-sampling circuit, 33 is a pallet decode circuit, and 34 is an interpolation circuit.
In other configurations, the same reference numerals are given to components having the same functions as those in FIG.

以下、第1図の実施例と異なる部分についてのみ説明
する。
Hereinafter, only portions different from the embodiment of FIG. 1 will be described.

インタプリンタ2より印加されたパレツトコードデー
タは、プリフイルタ30にてサブサンプリング時に折返し
ノイズとなる成分(即ち、斜め方向の高周波成分)が除
去され、サブサンプリング回路31にて1/2に間引き(サ
ブサンプリング)されて、パレツトデータ処理回路4に
よつてフレームバツフア6m〜6kに書込まれる。
The pallet code data applied from the interprinter 2 is subjected to a pre-filter 30 to remove a component (ie, a high-frequency component in an oblique direction) that becomes aliasing noise at the time of sub-sampling. The data is subsampled) and written into the frame buffers 6m to 6k by the palette data processing circuit 4.

第6図はプリフイルタ30の構成を示すブロツク図であ
る。図中、35はパレツトデコード回路、36は空間フイル
タ、37はパレツトエンコード回路である。
FIG. 6 is a block diagram showing the structure of the pre-filter 30. In the figure, 35 is a pallet decode circuit, 36 is a spatial filter, and 37 is a pallet encode circuit.

プリフイルタ30に入力される信号はベースバンド信号
ではなく、コード化された信号であるため、このままで
は空間フイルタをかけることはできない(例えば“1"の
コードの色と“3"のコードの色との中間色が“2"のコー
ドの色であるとは限らない)。そこで、パレツトデコー
ド回路35にて一旦ベースバンド信号(RGBまたはMCYK)
にもどした後、空間フイルタ36にて、折返しノイズとな
る斜め方向の高周波成分を除去した後、パレツトエンコ
ード回路37に出力する。パレツトエンコード回路37では
再びパレツトコードに変換した後、サブサンプリング回
路31に信号を印加するのである。なお、サブサンプリン
グによる折返しノイズが問題とならない場合は、プリフ
イルタ30は不要となる。
Since the signal input to the pre-filter 30 is not a baseband signal but a coded signal, it is not possible to apply a spatial filter as it is (for example, the color of the code “1” and the color of the code “3”). Is not necessarily the color of the code "2"). Therefore, the baseband signal (RGB or MCYK) is temporarily output by the palette decode circuit 35.
After the return, the spatial filter 36 eliminates oblique high-frequency components, which are aliasing noises, and outputs the result to the pallet encoding circuit 37. The pallet encoding circuit 37 converts the pallet code again into a pallet code, and then applies a signal to the sub-sampling circuit 31. If aliasing noise due to sub-sampling does not pose a problem, the pre-filter 30 becomes unnecessary.

第7図はページ上のサンプリングパターンを示す図で
ある。図中、黒丸がフレームバツフア6m〜6kに格納され
る画素、白丸が間引きされる画素を示している。サブサ
ンプリング回路31は、同図に示すように、1ライン毎に
間引きする画素を1画素ずつずらして間引きする。この
際、パレットコードは図中の四角で囲ったブロツク(図
中の白丸と黒丸の組)毎に記憶される。
FIG. 7 is a diagram showing a sampling pattern on a page. In the figure, black circles indicate pixels stored in the frame buffers 6m to 6k, and white circles indicate pixels to be thinned out. As shown in the figure, the sub-sampling circuit 31 shifts the pixels to be thinned out one line at a time by one pixel. At this time, the pallet code is stored for each block (a set of white circles and black circles in the figure) surrounded by a square in the figure.

一方、フレームバツフア6m〜6kより読出された信号
は、パレットデコード回路33にてMCYKのうち入力端子12
より印加されるプレーンID信号が示す色の階調信号に変
換した後、サブサンプリング31にて間引きされた画素に
相当する部分に“OOH”の信号が挿入されて補間回路34
に印加される。補間回路34は第6図の空間フイルタ36に
対応するフイルタで間引きされた画素を周囲の間引きさ
れなかつた画素より補間する。従つて、スイツチ10の端
子aにはサブサンプリングなしの場合と同じレートで信
号で印加されることになる。
On the other hand, signals read from the frame buffers 6m to 6k are input to the input terminal 12 of the MCYK by the pallet decode circuit 33.
After being converted into a gradation signal of a color indicated by the applied plane ID signal, a signal of “OO H ” is inserted into a portion corresponding to the pixel decimated by the sub-sampling 31, and the interpolation circuit 34
Is applied to The interpolation circuit 34 interpolates the pixels thinned out by the filter corresponding to the spatial filter 36 shown in FIG. 6 from the surrounding pixels which have not been thinned out. Therefore, a signal is applied to the terminal a of the switch 10 at the same rate as that without subsampling.

本第2の実施例においては、サブサンプリングを用い
たため、斜め方向の解像度は多少劣化するが水平及び垂
直方向の空間解像度はほとんど変わらない。
In the second embodiment, since the sub-sampling is used, the resolution in the oblique direction slightly deteriorates, but the spatial resolution in the horizontal and vertical directions hardly changes.

<第3の実施例の説明> 第8図は第3の実施例のブロツク図である。<Description of Third Embodiment> FIG. 8 is a block diagram of the third embodiment.

図中、40は解像度変換回路、41はパレツトエンコード
回路、42はパレツトコード書込回路、43はパレツトデコ
ード回路である。また、この場合も第1の実施例と同一
の機能を示すブロツクには同一の番号を付した。
In the figure, 40 is a resolution conversion circuit, 41 is a pallet encoding circuit, 42 is a pallet code writing circuit, and 43 is a pallet decoding circuit. Also in this case, the blocks having the same functions as in the first embodiment are given the same numbers.

以下、第1の実施例と異なる部分についてのみ説明す
る。
Hereinafter, only the portions different from the first embodiment will be described.

本第3の実施例では、ホスト側より伝送される信号が
パレツトコードでなく、ベースバンド信号(RGBまたはM
CYK信号)の場合の構成を示したものである。
In the third embodiment, the signal transmitted from the host is not a palette code but a baseband signal (RGB or M-bit).
(CYK signal).

インタプリンタ2より印加されたベースバンド信号は
解像度変換回路40にてプリンタエンジン側の解像度(画
素密度)に変換されてパレツトエンコード回路41に印加
される。例えば、プリントエンジンの解像度が400ppiの
場合、解像度変換回路40は主走査方法200ppi、副走査方
向400ppiの信号に変換する。
The baseband signal applied from the interprinter 2 is converted to a resolution (pixel density) on the printer engine side by a resolution conversion circuit 40 and applied to a pallet encoding circuit 41. For example, when the resolution of the print engine is 400 ppi, the resolution conversion circuit 40 converts the signal into a signal of 200 ppi in the main scanning method and 400 ppi in the sub-scanning direction.

解像度変換された信号はパレツトエンコード回路41に
てパレツトコードに変換される。パレツトエンコード回
路41は、各色プレーンの階調を入力とし、パレツトコー
ドを出力する公知の回路である。
The resolution-converted signal is converted to a pallet code by a pallet encoding circuit 41. The pallet encoding circuit 41 is a known circuit that receives the gradation of each color plane as an input and outputs a pallet code.

変換されたパレツトコード信号は、パレツトコード書
込回路42にてフレームバツフア6m〜6kの該当部分に書込
まれる。
The converted pallet code signal is written by a pallet code writing circuit 42 to a corresponding portion of the frame buffers 6m to 6k.

一方、フレームバツフア6m〜6kより読出された信号は
パレツトデコード回路43にてMYCKのうち入力端子12より
印加されるプレーンID信号が示す色の階調信号に変換さ
れてスイツチ10の端子aに印加される。パレツトデコー
ド回路43のルツクアツプテーブルは、パレツトエンコー
ド回路41に対応するデータが格納されている。但し、パ
レツトデコード回路43の出力はMCYKのデータであるか
ら、パレツトエンコード回路41とパレツトデコード回路
43によりRGBの信号は、YMCKの信号に変換されることに
なる。
On the other hand, the signals read out from the frame buffers 6m to 6k are converted by the pallet decode circuit 43 into gray scale signals of the color indicated by the plane ID signal applied from the input terminal 12 of MYCK, and the terminal a of the switch 10 Is applied to The look-up table of the palette decoding circuit 43 stores data corresponding to the palette encoding circuit 41. However, since the output of the palette decoding circuit 43 is MCYK data, the palette encoding circuit 41 and the palette decoding circuit
According to 43, the RGB signal is converted into a YMCK signal.

<第4の実施例の説明> 第9図は第4の実施例を示すブロツク図である。<Description of Fourth Embodiment> FIG. 9 is a block diagram showing a fourth embodiment.

図中、44は解像度変換回路、45は空間フイルタ、46は
サブサンプリング回路、47はパレツトデコード回路であ
る。尚、第3の実施例(第8図)と同一の機能を示すブ
ロツクには同一の番号を付した。以下、第3の実施例と
異なる部分についてのみ説明する。
In the figure, 44 is a resolution conversion circuit, 45 is a spatial filter, 46 is a sub-sampling circuit, and 47 is a pallet decoding circuit. The blocks having the same functions as those of the third embodiment (FIG. 8) are denoted by the same reference numerals. Hereinafter, only portions different from the third embodiment will be described.

本第4の実施例は第3の実施例にサブサンプリングを
用いることにより、水平方向(主走査方向)の解像度の
劣化を抑えたものである。
In the fourth embodiment, the deterioration of the resolution in the horizontal direction (main scanning direction) is suppressed by using subsampling in the third embodiment.

インタプリンタ2より印加されたベースバンド信号
は、解像度変換回路44にてプリンタエンジンの解像度
(画素密度)に変換されて空間フイルタ45に印加され
る。例えばプリンタエンジンの解像度が400ppiの場合、
解像度変換回路40は主走査方向、副走査方向供に400ppi
の信号となるように入力ベースバンド信号を変換する。
The baseband signal applied from the interprinter 2 is converted to the resolution (pixel density) of the printer engine by the resolution conversion circuit 44 and applied to the spatial filter 45. For example, if the resolution of the printer engine is 400ppi,
The resolution conversion circuit 40 is 400 ppi in the main scanning direction and sub-scanning direction.
The input baseband signal is converted so that the signal becomes

解像度変換されたベースバンド信号は、空間フイルタ
45にてサブサンプリング時に折返しノイズとなる斜め方
向の高周波成分が除去され、サブサンプリング回路46に
て第7図に示すような形に間引かれ、パレツトエンコー
ド回路41にてパレツトコードに変換されて、パレツトコ
ード書込回路45によつて、フレームバツフア6m〜6kに書
込まれる。本実施例では、インタプリタ2より印加され
る信号はベースバンド信号であるため、第6図に示した
ようなパレツトデコード回路35は不要となる。また、ベ
ースバンド信号のため、解像度(画素密度)変換も容易
である。
The resolution-converted baseband signal is converted to a spatial filter.
At 45, high-frequency components in the oblique direction, which are aliasing noises at the time of subsampling, are removed, thinned out at a subsampling circuit 46 into a form as shown in FIG. 7, and converted to a pallet code at a pallet encoding circuit 41. Are written into the frame buffers 6m to 6k by the pallet code writing circuit 45. In this embodiment, since the signal applied from the interpreter 2 is a baseband signal, the pallet decoding circuit 35 as shown in FIG. 6 is not required. Also, because of the baseband signal, resolution (pixel density) conversion is easy.

一方、フレームバツフア6m〜6kより読出された信号
は、パレツトデコード回路47にてMCYKのうち入力端子12
より印加されるプレーンID信号が示す色の階調信号に変
換され、さらにサブサンプリング46にて間引きされた画
素に相当する部分に“OOH”の信号が挿入されて、補間
回路34に印加される。補間回路34は空間フイルタ45に対
応するフイルタで、間引きされた画素を周囲の間引きさ
れなかつた画素より補間する。従つて、スイツチ10の端
子aにはサブサンプリングなしの場合と同じレートで信
号が印加されることになる。
On the other hand, the signals read from the frame buffers 6m to 6k are input to the input terminal 12 of the MCYK by the palette decode circuit 47.
The signal is converted to a gradation signal of the color indicated by the applied plane ID signal, and a signal of “OO H ” is inserted into a portion corresponding to the pixel decimated by the sub-sampling 46 and applied to the interpolation circuit 34. You. The interpolation circuit 34 is a filter corresponding to the spatial filter 45, and interpolates the thinned-out pixels from the surrounding pixels which have not been thinned out. Therefore, a signal is applied to the terminal a of the switch 10 at the same rate as in the case without subsampling.

本第4の実施例においても第5図の実施例と同様にサ
ブサンプリングを用いたため、斜め方向の解像度は多少
劣化するが、水平及び垂直方向の空間解像度はほとんど
変わらない。
In the fourth embodiment as well, the sub-sampling is used as in the embodiment of FIG. 5, so that the resolution in the oblique direction slightly deteriorates, but the spatial resolution in the horizontal and vertical directions hardly changes.

以上説明したように本実施例によれば、8ビツトのパ
レツトコードを上位4ビツトと下位4ビツトに分け、フ
レームバツフアの隣接する2画素に上記データを格納す
ることにより、わずかなハードウエアでMCYKの2値デー
タと8ビツトのパレツトコードデータの両方に対応した
プリンタのコントローラ部を構築することが可能とな
る。
As described above, according to this embodiment, the 8-bit pallet code is divided into upper 4 bits and lower 4 bits, and the above data is stored in two adjacent pixels of the frame buffer. It is possible to construct a controller section of a printer that supports both binary data and 8-bit pallet code data.

尚、実施例ではプリンタエンジン部としてレーザビー
ムプリンタを例にして説明したが、これに限定されるも
のではない。
In the embodiment, a laser beam printer has been described as an example of the printer engine unit. However, the present invention is not limited to this.

また、実施例ではパレツトコードを8ビツトとして説
明したが、4ビツト(16色選択)である場合には、各ビ
ツトを各フレームメモリに分割して記憶すれば良く、12
ビツト(4096色選択)の場合には3画素分にまたがつて
記憶すれば良いので、これによつて本発明が限定される
ものではない。
In the embodiment, the pallet code is described as 8 bits. However, when the pallet code is 4 bits (16 colors are selected), each bit may be divided and stored in each frame memory.
In the case of a bit (4096 color selection), it is sufficient to store the data over three pixels, so that the present invention is not limited by this.

[発明の効果] 以上説明したように本発明によれば、カラー画像デー
タのビットマップイメージとパレットコードを混在して
格納することを許容するだけでなく、そのパレットコー
ドを構成するビット数に実質的に制限をなくし、多色パ
レットを用いることを可能にし、もって、カラー画像デ
ータ及びパレットコードの両方からカラー画像を記録さ
せることが可能になる。
[Effects of the Invention] As described above, according to the present invention, it is possible to not only allow the bitmap image of the color image data and the palette code to be stored together, but also to reduce the number of bits constituting the palette code. Thus, it is possible to use a multi-color palette, thereby recording a color image from both color image data and a palette code.

【図面の簡単な説明】[Brief description of the drawings]

第1図は第1の実施例におけるプリンタコントローラの
ブロツク構成図、 第2図はパレツトコードのフレームバツフアへの格納方
法を説明する図、 第3図はページ上のパレツト領域を示す図、 第4図は第1の実施例におけるパレツト領域識別回路の
ブロツク構成図、 第5図は第2の実施例におけるプリンタコントローラの
ブロツク構成図、 第6図は第2の実施例におけるプリフイルタのブロツク
構成図、 第7図は第2の実施例におけるサブサンプリングの様子
を示す図、 第8図は第3の実施例におけるパレツト領域識別回路の
ブロツク構成図、 第9図は第4の実施例におけるパレツト領域識別回路の
ブロツク構成図である。 図中、2…インタプリタ、3…ドツト展開回路、4…パ
レツトデータ処理回路、5…パレツト領域識別回路、6
m,6c,6y及び6k…フレームバツフア、7…メモリ読出し
制御回路、8,33,35,43及び47…パレツトデコード回路、
9…多値化回路、10…信号切換スイツチ、30…プリフイ
ルタ、31及び46…補間回路、34…補間回路、36及び45…
空間フイルタ、37及び41…パレツトエンコード回路、40
及び44…解像度変換回路、42…パレツトコード書込回路
である。
FIG. 1 is a block diagram of a printer controller according to the first embodiment, FIG. 2 is a diagram for explaining a method of storing a pallet code in a frame buffer, FIG. 3 is a diagram showing a pallet area on a page, FIG. FIG. 5 is a block diagram of a pallet area identification circuit in the first embodiment, FIG. 5 is a block diagram of a printer controller in the second embodiment, FIG. 6 is a block diagram of a pre-filter in the second embodiment. FIG. 7 is a diagram showing a state of sub-sampling in the second embodiment, FIG. 8 is a block diagram of a pallet region identification circuit in the third embodiment, and FIG. 9 is a pallet region identification in the fourth embodiment. FIG. 3 is a block diagram of a circuit. In the figure, 2 ... interpreter, 3 ... dot development circuit, 4 ... pallet data processing circuit, 5 ... pallet area identification circuit, 6
m, 6c, 6y and 6k: frame buffer, 7: memory read control circuit, 8, 33, 35, 43 and 47: pallet decode circuit,
9 Multi-value conversion circuit, 10 Signal switch, 30 Pre-filter, 31 and 46 Interpolation circuit, 34 Interpolation circuit, 36 and 45
Spatial filters, 37 and 41 ... pallet encoding circuit, 40
And 44 a resolution conversion circuit and 42 a pallet code writing circuit.

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】パレットコードによって表わされる領域を
識別するための識別情報を記憶する領域識別情報記憶手
段と、 色成分のビットイメージデータ及びパレットコードデー
タを所定のフレームメモリに格納する格納手段と、 該格納手段に格納されたパレットコードをカラー記録装
置に出力可能な色の画素データに変換する変換手段と、 前記フレームメモリから読出したデータが、色成分のビ
ットイメージデータかパレットコードかを、前記領域識
別情報記憶手段に記憶された識別情報に従って判断する
判断手段と、 該判断手段によって読出したデータがパレットコードで
あると判断された場合、当該読出したパレットコードに
対しては前記変換手段によってカラー画素データを生成
し、前記カラー画像記録装置に出力する出力手段と を備え、 前記フレームメモリは記録色成分応じた数のプレーンメ
モリを有し、前記パレットコードのビット数が前記プレ
ーンメモリの数より大きい場合には、隣接する複数の画
素に渡って前記フレームメモリに格納することを特徴と
する記録制御装置。
1. Area identification information storage means for storing identification information for identifying an area represented by a pallet code; storage means for storing bit image data of color components and pallet code data in a predetermined frame memory; Converting means for converting the pallet code stored in the storage means into pixel data of a color that can be output to a color recording device; and determining whether the data read from the frame memory is bit image data of a color component or a pallet code. Judging means for judging according to the identification information stored in the area identification information storage means; and when the data read by the judging means is judged to be a pallet code, the conversion means applies a color to the read pallet code. Output means for generating pixel data and outputting the pixel data to the color image recording apparatus. The frame memory has a number of plane memories corresponding to a recording color component, and when the number of bits of the pallet code is larger than the number of plane memories, the frame memory is stored in the frame memory over a plurality of adjacent pixels. A recording control device.
【請求項2】前記パレットコードを構成するビット数が
前記フレームメモリを構成するプレーンメモリの数より
多く、その2倍以下の場合に、前記格納手段は、サブサ
ンプリングにより画素数を1/2に間引いた後にパレット
コードを前記フレームメモリに格納することを特徴とす
る請求項第1項に記載の記録制御装置。
2. When the number of bits constituting the pallet code is larger than the number of plane memories constituting the frame memory and is not more than twice the number of plane memories, the storage means reduces the number of pixels to 1/2 by sub-sampling. 2. The recording control device according to claim 1, wherein a pallet code is stored in the frame memory after thinning.
JP16425190A 1990-06-25 1990-06-25 Recording control device Expired - Fee Related JP2885890B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16425190A JP2885890B2 (en) 1990-06-25 1990-06-25 Recording control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16425190A JP2885890B2 (en) 1990-06-25 1990-06-25 Recording control device

Publications (2)

Publication Number Publication Date
JPH0462074A JPH0462074A (en) 1992-02-27
JP2885890B2 true JP2885890B2 (en) 1999-04-26

Family

ID=15789550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16425190A Expired - Fee Related JP2885890B2 (en) 1990-06-25 1990-06-25 Recording control device

Country Status (1)

Country Link
JP (1) JP2885890B2 (en)

Also Published As

Publication number Publication date
JPH0462074A (en) 1992-02-27

Similar Documents

Publication Publication Date Title
US5774634A (en) Image processing method and apparatus
JPH07288705A (en) Device and method for processing color image
JP3332435B2 (en) Image processing apparatus and method
JP3285930B2 (en) Image processing device
EP0723362B1 (en) Colour image forming apparatus
JP2885890B2 (en) Recording control device
JP4514168B2 (en) Image processing system and image processing method
JP3093290B2 (en) Image processing device
JP2686258B2 (en) Image data processing device
JP4306841B2 (en) Image processing apparatus and method, and computer-readable memory
JP2004320361A (en) Image processor and image processing method
JP2644212B2 (en) Color image processing equipment
JP3829895B2 (en) Image processing device
JPH114340A (en) Image processor and image processing system
JP3185435B2 (en) Image forming device
JP2003069812A (en) Image processor and method
JPH1188653A (en) Image-processing unit, method therefor and storage medium
JP2000261670A (en) Image processing unit, its method and memory computer- readable
JPH0761049A (en) Image forming apparatus
JPH10126632A (en) Image processor, image processing method and recording medium
JPH11191842A (en) Device and method for processing image
JPH09200521A (en) Method, device for processing image and image forming device
JPH02172766A (en) Image treating device
JPH05221031A (en) Image forming apparatus
JPH10285387A (en) Image-processing unit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees