JP2885403B2 - Digital clamp circuit - Google Patents

Digital clamp circuit

Info

Publication number
JP2885403B2
JP2885403B2 JP63210480A JP21048088A JP2885403B2 JP 2885403 B2 JP2885403 B2 JP 2885403B2 JP 63210480 A JP63210480 A JP 63210480A JP 21048088 A JP21048088 A JP 21048088A JP 2885403 B2 JP2885403 B2 JP 2885403B2
Authority
JP
Japan
Prior art keywords
circuit
gate
signal
value
feedback
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63210480A
Other languages
Japanese (ja)
Other versions
JPH0260282A (en
Inventor
英夫 黒田
眞次 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP63210480A priority Critical patent/JP2885403B2/en
Publication of JPH0260282A publication Critical patent/JPH0260282A/en
Application granted granted Critical
Publication of JP2885403B2 publication Critical patent/JP2885403B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 入力信号のなかで一定の値を有すべき直流レベルを所
定の値の直流レベルに再生するディジタルクランプ回路
に関するものである。
Description: BACKGROUND OF THE INVENTION [Field of Industrial Application] The present invention relates to a digital clamp circuit for reproducing a DC level that should have a constant value among input signals into a DC level of a predetermined value.

[従来の技術] ビデオ信号の直流レベルを精度良く再生する回路にデ
ィジタルクランプ回路がある。このディジタルクランプ
回路は、A/D変換されたビデオ信号のうち、例えば同期
信号の底部や、同期信号の直後で画面が開始される直前
の期間に相当するいわゆるバックポーチ期間や、あるい
は同期信号直前で画面が終了した直後に相当するいわゆ
るフロントポーチ期間等が一定の直流レベルの値を持つ
期間であることに着目し、この期間の入力値を再生すべ
き所定のしきい値にクランプするものである。このた
め、上記の直流レベルの入力値と所定のしきい値とを比
較し、入力値が大きいときはその大きさに応じて全体の
レベルを下げるように、また入力値が小さいときは、そ
れに応じて全体レベルを挙げるように増幅器へのフィー
ドバック制御をするものである。そして一般には、この
フィードバック制御が雑音等の影響により不安定になら
ないように、1サンプルのみの信号を用いるのではな
く、複数サンプルを用いてフィードバック量を決定して
いる。
2. Description of the Related Art A digital clamp circuit is a circuit for accurately reproducing a DC level of a video signal. This digital clamp circuit is used to perform a so-called back porch period corresponding to, for example, a bottom portion of a synchronizing signal, a period immediately after the synchronizing signal, and a period immediately before the start of a screen, or a video signal immediately before the synchronizing signal. Focusing on the fact that the so-called front porch period or the like corresponding to immediately after the end of the screen is a period having a constant DC level value, the input value in this period is clamped to a predetermined threshold value to be reproduced. is there. Therefore, the input value of the DC level is compared with a predetermined threshold value, and when the input value is large, the overall level is reduced according to the magnitude, and when the input value is small, Feedback control to the amplifier is performed so as to raise the overall level accordingly. In general, the feedback amount is determined not by using a signal of only one sample but by using a plurality of samples so that the feedback control does not become unstable due to the influence of noise or the like.

従来のこの種の回路の一例では、例えばフロントポー
チに該当する複数サンプル期間、A/D変換された入力信
号を累算し、この累算結果を所定のしきい値と比較する
ような比較処理回路により雑音の影響を除去していた。
又、他の一例では、累算回路の規模を削減するために、
A/D変換された入力信号としきい値との引算結果を積分
する比較処理回路が用いられていた。
In an example of a conventional circuit of this type, for example, a comparison process of accumulating A / D-converted input signals for a plurality of sample periods corresponding to a front porch and comparing the accumulation result with a predetermined threshold value The effect of noise was eliminated by the circuit.
In another example, in order to reduce the size of the accumulation circuit,
A comparison processing circuit that integrates the result of subtraction between the A / D converted input signal and the threshold value has been used.

[発明が解決しようとする課題] 上記のように、従来回路では、サンプル値そのものを
累算してしきい値との差をとったり、サンプル値としき
い値との差分値を積分するような比較処理をしているた
め、積分回路のビット数を多く必要とし、回路規模が大
きくなるという欠点があった。
[Problems to be Solved by the Invention] As described above, the conventional circuit accumulates the sample value itself and calculates the difference between the sample value and the threshold value, or integrates the difference value between the sample value and the threshold value. Since the processing is performed, the number of bits of the integration circuit is required to be large, and there is a disadvantage that the circuit scale becomes large.

本発明の目的は回路規模の小さいディジタルクランプ
回路を提供することにある。
An object of the present invention is to provide a digital clamp circuit having a small circuit scale.

[課題を解決するための手段] 上記の目的を達成するため、本発明では、ディジタル
クランプ回路の上記比較処理回路として、ゲート信号に
より取り出された直流レベルの部分のデータの値を所定
のしきい値と比較し、データの値がしきい値より大きい
サンプル数および小さいサンプル数のデータを出力する
手段を備えさせ、この出力情報をフィードバック量決定
回路へ入力することとした。
[Means for Solving the Problems] To achieve the above object, according to the present invention, as the comparison processing circuit of the digital clamp circuit, a data value of a DC level portion extracted by a gate signal is set to a predetermined threshold. A means is provided for outputting data of a sample number whose data value is larger than a threshold value and a sample number smaller than the threshold value, and this output information is input to the feedback amount determination circuit.

[作用] 本発明は、クランプすべき信号のディジタルサンプル
値がしきい値より大きいサンプルの数、および小さいサ
ンプルの数を累算すること、すなわちしきい値との大小
の判別比較をすることを特徴とする。従来の技術では例
えばディジタルで表現したサンプルの値を累算してしき
い値との引算をしていた点が異なる。
[Operation] The present invention accumulates the number of samples whose digital sample value of a signal to be clamped is larger than a threshold value and the number of samples whose digital sample value is smaller than the threshold value, that is, discriminates the magnitude with the threshold value. Features. The difference is that, in the prior art, for example, the value of a sample expressed in digital is accumulated and subtracted from a threshold value.

従来のように引算結果の値をディジタルで表現するに
は1サンプル当り8ビット程度を要する。これに対して
本発明のように大小判別だけを出力情報とする場合は、
1サンプル当り1ビットで表現される。
It takes about 8 bits per sample to represent the value of the subtraction result digitally as in the prior art. On the other hand, when only magnitude discrimination is used as output information as in the present invention,
It is represented by one bit per sample.

本発明でこのことが次段階のフィードバック量決定回
路の処理を簡易にし、回路規模を小さくするよう作用す
るものである。
In the present invention, this works to simplify the processing of the feedback amount determination circuit in the next stage and to reduce the circuit scale.

[実施例] 第1図は本発明の一実施例であって、1はビデオ入力
端子、2は差動増幅回路、3はA/D変換回路、4はゲー
ト回路、5はゲート信号発生回路、6は比較回路、7は
しきい値設定端子、100はフィードバック量決定回路、
8はアップダウンカウンタ、9はD/A変換回路、10はビ
デオデータ出力端子である。
Embodiment FIG. 1 shows an embodiment of the present invention, wherein 1 is a video input terminal, 2 is a differential amplifier circuit, 3 is an A / D converter circuit, 4 is a gate circuit, and 5 is a gate signal generating circuit. , 6 is a comparison circuit, 7 is a threshold setting terminal, 100 is a feedback amount determination circuit,
8 is an up / down counter, 9 is a D / A conversion circuit, and 10 is a video data output terminal.

ビデオ入力端子1から入力されるビデオ信号は差動増
幅回路2において所定のレベルに設定された後、A/D変
換回路3においてアナログ信号からディジタル信号に変
換される。A/D変換回路3の出力はゲート回路4におい
てクランプすべき所定の期間のみ通過する。この所定の
期間を表わすゲート信号は、ゲート信号発生回路5にお
いて、入力ビデオ信号に含まれる水平同期信号を基に例
えばフロントポーチ内の所定のサンプル数の期間を表わ
す信号として発生される。ゲート回路4を通過してきた
データは、比較回路6において、しきい値設定端子7に
設定したしきい値と比較され、しきい値より大きかった
ことを表わす信号Lと、しきい値より小さかったことを
表わす信号Sをサンプル毎にフィードバック量決定回路
100に出力する。第1図はフィードバック量決定回路100
の一実施例を示しており、アップダウンカウンタ8では
例えば信号Lをダウン用クロック、信号Sをアップ用ク
ロックとして入力する。従って、信号Lが多く発生すれ
ばカウンタ出力は小さくなり、信号Sが多く発生すれば
カウンタ出力は大きくなる。アップダウンカウンタ8の
出力はD/A変換回路9においてアナログ信号に変換さ
れ、差動増幅回路2にフィードバックされる。
A video signal input from a video input terminal 1 is set to a predetermined level in a differential amplifier circuit 2 and then converted from an analog signal to a digital signal in an A / D conversion circuit 3. The output of the A / D conversion circuit 3 passes only for a predetermined period to be clamped in the gate circuit 4. The gate signal representing the predetermined period is generated in gate signal generating circuit 5 as a signal representing a period of a predetermined number of samples in the front porch, for example, based on the horizontal synchronizing signal included in the input video signal. The data passing through the gate circuit 4 is compared in the comparator circuit 6 with the threshold value set at the threshold value setting terminal 7, and a signal L indicating that the data is larger than the threshold value and a signal L smaller than the threshold value. Circuit for determining the amount of feedback signal S for each sample
Output to 100. FIG. 1 shows a feedback amount determining circuit 100.
The up-down counter 8 inputs, for example, the signal L as a clock for down and the signal S as a clock for up. Therefore, if the signal L is generated more, the counter output becomes smaller, and if the signal S is generated more, the counter output becomes larger. The output of the up / down counter 8 is converted into an analog signal in the D / A conversion circuit 9 and fed back to the differential amplifier circuit 2.

第1図において比較回路6及びフィードバック量決定
回路100が本発明の特徴を示している。
In FIG. 1, the comparison circuit 6 and the feedback amount determination circuit 100 show the features of the present invention.

以上の説明においては、アップダウンカウンタ8をカ
ウンタとして説明したが、カウンタではなく累算回路と
して実現しても同様の機能を実現し得ることは明らかで
ある。更にアップダウンカウンタ8とD/A変換回路9の
間に比較回路を設定し、アップダウンカウンタ8の出力
が所定のしきい基準値より大きいか小さいかを比較した
結果をD/A変換するようにすれば、D/A変換回路9が1ビ
ットD/Aで構成し得ることは明らかである。
In the above description, the up-down counter 8 has been described as a counter. However, it is apparent that the same function can be realized even if the up-down counter 8 is realized not as a counter but as an accumulation circuit. Further, a comparison circuit is set between the up / down counter 8 and the D / A conversion circuit 9 so that the result of comparing whether the output of the up / down counter 8 is larger or smaller than a predetermined threshold reference value is subjected to D / A conversion. In this case, it is apparent that the D / A conversion circuit 9 can be constituted by 1-bit D / A.

第2図はフィードバック量決定回路100の他の実施例
であって、101はD/A変換回路、102は積分回路である。D
/A変換回路101は比較回路6から供給される信号をアナ
ログ信号に変換し、その結果を積分回路102において、
アナログ的に積分する。
FIG. 2 shows another embodiment of the feedback amount determination circuit 100, wherein 101 is a D / A conversion circuit, and 102 is an integration circuit. D
The / A conversion circuit 101 converts the signal supplied from the comparison circuit 6 into an analog signal, and outputs the result to an integration circuit 102.
Integrate analogously.

[発明の効果] 以上説明したように、フィードバック量決定回路100
で処理する信号として、入力信号がしきい値より大きい
サンプルの数、および小さいサンプルの数を積分するよ
うにしたため、1サンプル当り1ビットの入力信号とす
ることが可能となり、従来は1サンプル当り8ビット程
度を要していたのに比べて信号が簡易化された。
[Effect of the Invention] As described above, the feedback amount determination circuit 100
Since the number of samples whose input signal is larger than the threshold value and the number of samples smaller than the threshold value are integrated as a signal to be processed by the above-mentioned method, it is possible to use a 1-bit input signal per sample. The signal is simplified as compared with the case where about 8 bits are required.

そしてこれに伴い、従来の入力信号でフィードバック
量決定回路内の累算演算を行うには加算器やフリップフ
ロップ回路の複雑な構成を要したのに対し、本発明の場
合はカウンタでも実現できるようになるなど、回路規模
を小型化することができた。
Along with this, a complicated configuration of an adder and a flip-flop circuit was required to perform the accumulation operation in the feedback amount determination circuit with the conventional input signal, whereas in the case of the present invention, the counter can be realized by a counter. As a result, the circuit scale can be reduced.

また、フィードバック量決定回路として、比較処理回
路の出力をD/A変換する手段と、D/A変換した直流レベル
をアナログ的に積分する手段とを備えることによって、
回路規模をさらに小型化することができた。
Further, as a feedback amount determining circuit, by providing a means for D / A converting the output of the comparison processing circuit, and a means for integrating the D / A converted DC level in an analog manner,
The circuit scale could be further reduced.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の実施例、第2図はフィードバック量決
定回路の他の実施例である。 1……ビデオ入力端子、2……差動増幅回路 3……A/D変換回路、4……ゲート回路 5……ゲート信号発生回路 6……比較回路、7……しきい値設定端子 8……アップダウンカウンタ 9、101……D/A変換回路 100……フィードバック量決定回路 102……積分回路 10……ビデオデータ出力端子
FIG. 1 shows an embodiment of the present invention, and FIG. 2 shows another embodiment of the feedback amount determining circuit. DESCRIPTION OF SYMBOLS 1 ... Video input terminal 2 ... Differential amplifier circuit 3 ... A / D conversion circuit 4 ... Gate circuit 5 ... Gate signal generation circuit 6 ... Comparison circuit 7 ... Threshold setting terminal 8 ... Up / down counter 9, 101 D / A conversion circuit 100 Feedback amount determination circuit 102 Integration circuit 10 Video data output terminal

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】一定の直流レベルの部分を有する同期信号
などの繰返し波形を含む入力信号を増幅する増幅回路
と、その出力をA/D変換するA/D変換回路と、A/D変換さ
れたデータのうち上記繰り返し波形の直流レベルの部分
のみゲートを開きデータを通過させるゲート回路と、お
よびこのためのゲート信号を発生するゲート信号発生回
路と、上記ゲート回路から取り出されたデータと、所定
のしきい値信号との入力により両者の所要の比較処理を
行う比較処理回路と、その出力情報により上記増幅回路
へのフィードバック量を決定するフィードバック量決定
回路と、およびこれに相応するフィードバックを行うフ
ィードバック回路とを有して、上記入力信号の繰返し波
形の直流レベルを所定の上記しきい値レベルにクランプ
するディジタルクランプ回路において、上記比較処理回
路として、上記ゲート信号により取り出された直流レベ
ルの部分のデータの値を所定のしきい値と比較し、デー
タの値が上記しきい値より大きいサンプル数および小さ
いサンプル数のデータを出力する手段を備え、上記フィ
ードバック量決定回路として、上記比較処理回路の出力
により動作するアップダウンカウンタの累積値を所定の
しきい基準値と比較する比較手段と、上記比較手段によ
る比較データの値が上記しきい基準値より大きいか小さ
いかの結果をD/A変換する1ビットD/A変換手段とを備え
ることを特徴とするディジタルクランプ回路。
An amplifying circuit for amplifying an input signal including a repetitive waveform such as a synchronization signal having a constant DC level portion, an A / D conversion circuit for A / D converting the output, and an A / D conversion circuit. A gate circuit that opens a gate only at a DC level portion of the repetitive waveform of the repeated data and allows data to pass therethrough; a gate signal generation circuit that generates a gate signal therefor; a data extracted from the gate circuit; A comparison processing circuit that performs a required comparison process between the two based on the input of the threshold signal, a feedback amount determination circuit that determines the amount of feedback to the amplifier circuit based on the output information thereof, and performs a feedback corresponding thereto. A digital clamp having a feedback circuit for clamping the DC level of the repetitive waveform of the input signal to the predetermined threshold level In the path, the comparison processing circuit compares the data value of the DC level portion extracted by the gate signal with a predetermined threshold value, and determines the number of samples and the number of samples whose data value is larger than the threshold value. Comparing means for comparing the cumulative value of an up / down counter operated by the output of the comparison processing circuit with a predetermined threshold reference value, and a means for comparing the feedback amount determining circuit. A 1-bit D / A converter for D / A-converting the result of whether the data value is larger or smaller than the threshold reference value.
【請求項2】一定の直流レベルの部分を有する同期信号
などの繰返し波形を含む入力信号を増幅する増幅回路
と、その出力をA/D変換するA/D変換回路と、A/D変換さ
れたデータのうち上記繰り返し波形の直流レベルの部分
のみゲートを開きデータを通過させるゲート回路と、お
よびこのためのゲート信号を発生するゲート信号発生回
路と、上記ゲート回路から取り出されたデータと、所定
のしきい値信号との入力により両者の所要の比較処理を
行う比較処理回路と、その出力情報により上記増幅回路
へのフィードバック量を決定するフィードバック量決定
回路と、およびこれに相応するフィードバックを行うフ
ィードバック回路とを有して、上記入力信号の繰返し波
形の直流レベルを所定の上記しきい値レベルにクランプ
するディジタルクランプ回路において、上記比較処理回
路として、上記ゲート信号により取り出された直流レベ
ルの部分のデータの値を所定のしきい値と比較し、デー
タの値が上記しきい値より大きいサンプル数および小さ
いサンプル数のデータを出力する手段を備え、上記フィ
ードバック量決定回路として、上記比較処理回路の出力
をD/A変換する手段と、D/A変換した直流レベルをアナロ
グ的に積分する手段とを備えることを特徴とするディジ
タルクランプ回路。
2. An amplifying circuit for amplifying an input signal including a repetitive waveform such as a synchronization signal having a constant DC level portion, an A / D converting circuit for A / D converting the output, and an A / D converting circuit. A gate circuit that opens a gate only at a DC level portion of the repetitive waveform of the repeated data and allows data to pass therethrough; a gate signal generation circuit that generates a gate signal therefor; a data extracted from the gate circuit; A comparison processing circuit that performs a required comparison process between the two based on the input of the threshold signal, a feedback amount determination circuit that determines the amount of feedback to the amplifier circuit based on the output information thereof, and performs a feedback corresponding thereto. A digital clamp having a feedback circuit for clamping the DC level of the repetitive waveform of the input signal to the predetermined threshold level In the path, the comparison processing circuit compares the data value of the DC level portion extracted by the gate signal with a predetermined threshold value, and determines the number of samples and the number of samples whose data value is larger than the threshold value. Means for outputting the data of the comparison processing circuit, and means for D / A converting the output of the comparison processing circuit, and means for integrating the D / A converted DC level in an analog manner. Characteristic digital clamp circuit.
JP63210480A 1988-08-26 1988-08-26 Digital clamp circuit Expired - Fee Related JP2885403B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63210480A JP2885403B2 (en) 1988-08-26 1988-08-26 Digital clamp circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63210480A JP2885403B2 (en) 1988-08-26 1988-08-26 Digital clamp circuit

Publications (2)

Publication Number Publication Date
JPH0260282A JPH0260282A (en) 1990-02-28
JP2885403B2 true JP2885403B2 (en) 1999-04-26

Family

ID=16590043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63210480A Expired - Fee Related JP2885403B2 (en) 1988-08-26 1988-08-26 Digital clamp circuit

Country Status (1)

Country Link
JP (1) JP2885403B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0449780A (en) * 1990-06-18 1992-02-19 Victor Co Of Japan Ltd Video signal clamping circuit

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0813135B2 (en) * 1986-01-27 1996-02-07 日本放送協会 Signal level automatic control method

Also Published As

Publication number Publication date
JPH0260282A (en) 1990-02-28

Similar Documents

Publication Publication Date Title
US5341218A (en) Video signals clamping circuit for maintaining DC level of video signals
US4751496A (en) Wide dynamic range analog to digital conversion method and system
EP0969658A1 (en) Noise reduction signal processing circuit and display apparatus
JPH0611114B2 (en) Analog-digital converter
EP1017053A3 (en) Data reproduction apparatus for optical disc system
JPH06152329A (en) Noise shaping circuit
JPH08265605A (en) Image pickup device
JP2885403B2 (en) Digital clamp circuit
KR950011820B1 (en) Video signal peaking circuitry
US5615060A (en) Automatic clock signal phase adjusting circuit utilizing level detector and pattern detector
US5532758A (en) Feedback clamp circuit for analog-to-digital conversion
JPH0537819A (en) Amplitude control circuit
JP2517961B2 (en) Video signal clamp circuit
JPH0611117B2 (en) Digital-analog converter
US5568201A (en) Clock signal generating apparatus
JPH03243077A (en) Agc circuit
JPS639318A (en) Muting system
JPH0555917A (en) A/d converter
JPS58147232A (en) Digital audio disk player
JPH10117115A (en) Dynamic low pass amplifier circuit
JPH0646287A (en) Video signal feedback clamp circuit
KR920010189B1 (en) Overflow detecting circuit of digital audio tape recoder
JP2519566B2 (en) Digital AGC circuit
JPH0983363A (en) A/d converting circuit
JPH10164458A (en) Video signal processor

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees