JP2877189B2 - Roll-off filter - Google Patents
Roll-off filterInfo
- Publication number
- JP2877189B2 JP2877189B2 JP31498795A JP31498795A JP2877189B2 JP 2877189 B2 JP2877189 B2 JP 2877189B2 JP 31498795 A JP31498795 A JP 31498795A JP 31498795 A JP31498795 A JP 31498795A JP 2877189 B2 JP2877189 B2 JP 2877189B2
- Authority
- JP
- Japan
- Prior art keywords
- lobe
- calculator
- filter
- response
- roll
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【０００１】[0001]
【発明の属する技術分野】本発明はデジタル信号の伝送
において帯域制限を行うために設けられるロールオフフ
ィルタに関し、特にロールオフ率の小さいロールオフフ
ィルタのデジタル回路の構成に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a roll-off filter provided for limiting a band in digital signal transmission, and more particularly to a digital circuit configuration of a roll-off filter having a small roll-off rate.
【０００２】[0002]
【従来の技術】デジタル信号の伝送において、高周波成
分を除去し帯域を制限するためにＬＰＦが必要となる。
通常用いられるＬＰＦは、図２に示すようなＤＴＬ（Ｄ
ｅｌａｙｅｄ Ｔａｐ Ｌｉｎｅ）を使ったロールオフ
フィルタである。ＤＴＬを使うことにより、より小さな
ロールオフ率αのフィルタを作成することが可能であ
る。フィルタは、その構成要素として、複数の遅延素子
２１、加算器２４の他に、乗算器２２を遅延タップ２３
の数Ｎだけ必要とする。この遅延タップ数Ｎはフィルタ
出力を計算するのに必要な総サンプル数、すなわちシン
ボルあたりのサンプリング数及びフィルタ計算に使用す
るシンボル数に比例し、Ｎが大きいほど、フィルタ出力
の高周波成分を除去するのが容易になる。2. Description of the Related Art In digital signal transmission, an LPF is required to remove a high-frequency component and limit a band.
A commonly used LPF is a DTL (D
This is a roll-off filter that uses an elapsed Tap Line). By using DTL, it is possible to create a filter having a smaller roll-off rate α. The filter includes a multiplier 22 as a delay tap 23 in addition to a plurality of delay elements 21 and an adder 24 as its components.
Is required as many as N. The number N of delay taps is proportional to the total number of samples required to calculate the filter output, that is, the number of samples per symbol and the number of symbols used in the filter calculation. As N increases, the higher frequency component of the filter output is removed. Will be easier.
【０００３】[0003]
【発明が解決しようとする課題】ところで、ロールオフ
率αの小さいフィルタを設計する場合に、フィルタのタ
ップ係数｜ｃk ｜（ｋは１〜Ｎの自然数）が収束しにく
くなるため、Ｎを大きくする必要がある。すなわち、ロ
ールオフ率αを小さくすると、乗算器２２の数が増加す
る。一般に、乗算器は加算器等に比べて、回路規模がそ
れ単体で大きく消費電力も多い。ゆえに、乗算器の増加
は回路全体に与える影響が大きく、従来方式ではフィル
タの性能向上は装置全体の規模の増加を必要とする。By the way, when designing a filter having a small roll-off rate α, the tap coefficient | c k | (k is a natural number of 1 to N) of the filter hardly converges. Need to be bigger. That is, when the roll-off rate α is reduced, the number of multipliers 22 increases. In general, a multiplier has a larger circuit scale and consumes more power than an adder or the like. Therefore, an increase in the number of multipliers has a large effect on the entire circuit, and in the conventional method, an improvement in filter performance requires an increase in the scale of the entire device.
【０００４】そこで、本発明の課題は、計算量を低減
し、回路規模の縮小に有効なロールオフフィルタを提供
することにある。An object of the present invention is to provide a roll-off filter which is effective in reducing the amount of calculation and reducing the circuit scale.
【０００５】[0005]
【課題を解決するための手段】本発明のロールオフフィ
ルタは、インパルス応答のメインローブについてトラン
スバーサルフィルタを用いて計算を行うメインローブ計
算器と、メインローブ以外のサイドローブについてサイ
ン波による近似計算を用いて計算を行うサイドローブ計
算器と、前記メインローブ計算器の出力と前記サイドロ
ーブ計算器の出力とを加算する加算器とで構成したこと
を特徴とする。A roll-off filter according to the present invention includes a main lobe calculator for calculating a main lobe of an impulse response using a transversal filter, and an approximate calculation using a sine wave for side lobes other than the main lobe. And a adder for adding the output of the main lobe calculator and the output of the side lobe calculator.
【０００６】なお、前記メインローブ計算器は、入力信
号を遅延させるための遅延素子と、該遅延素子の信号を
受けるメインローブ応答計算器とで構成され、該メイン
ローブ応答計算器は、（ｎ−１）（ｎはシンボルあたり
のサンプル数に１を加えた値）個の遅延素子と、これら
の遅延素子の入力側あるいは出力側に接続したタップ係
数ａｉ（ｉは１〜ｎの自然数）のｎ個の乗算器と、これ
らの乗算器の出力を加算する加算器とから成るトランス
バーサルフィルタで構成される。The main lobe calculator includes a delay element for delaying an input signal, and a main lobe response calculator for receiving a signal of the delay element. -1) (n is a value obtained by adding 1 to the number of samples per symbol) delay elements and tap coefficients a i (i is a natural number of 1 to n) connected to the input side or the output side of these delay elements , And a transversal filter including adders for adding the outputs of these multipliers.
【０００７】また、前記サイドローブ計算器は、サイン
波による係数の近似計算を用いてサイドローブの波形を
生成する波形生成器と、該波形生成器に接続されてサイ
ドローブの片側を計算する第１のサイドローブ応答計算
器と、これに接続された遅延素子と、該遅延素子に接続
されて前記サイドローブの残りの片側を計算する第２の
サイドローブ応答計算器と、前記第１及び第２のサイド
ローブ応答計算器の出力を加算する加算器とで構成され
る。The side lobe calculator includes a waveform generator for generating a side lobe waveform by using an approximate calculation of a coefficient based on a sine wave, and a side lobe calculator connected to the waveform generator for calculating one side of the side lobe. A first sidelobe response calculator, a delay element connected thereto, a second sidelobe response calculator connected to the delay element to calculate the other side of the sidelobe, and the first and second sidelobe response calculators. And an adder for adding the outputs of the two side lobe response calculators.
【０００８】[0008]
【作用】本発明においては、フィルタの応答波形の特性
に大きく影響するメインローブについては従来通り正確
に計算を行うが、それ以外のサイドローブの部分に関し
てはサイン波で近似して計算を行うことで、計算量の低
減すなわち乗算器の削減を図った。すなわち、図３に示
すような応答波形を出力するロールオフフィルタについ
て考えると、図３におけるメインローブ３１の部分とそ
れ以外のサイドローブ３２の部分にわけて計算を行う。
そして、サイドローブ３２に関しては図２におけるｃk
の式から係数を求めるのではなく、サイン波で近似計算
した係数を用いることにより計算量を低減する。According to the present invention, the calculation of the main lobe which greatly affects the characteristics of the response waveform of the filter is performed accurately as before, but the calculation of the other side lobes is performed by approximating the sine wave. Thus, the amount of calculation was reduced, that is, the number of multipliers was reduced. That is, considering a roll-off filter that outputs a response waveform as shown in FIG. 3, the calculation is performed separately for the main lobe 31 and the other side lobes 32 in FIG.
As for the side lobe 32, c k in FIG.
The amount of calculation is reduced by using a coefficient approximated by a sine wave instead of obtaining the coefficient from the following equation.
【０００９】[0009]
【発明の実施の形態】図３のような応答波形をもつロー
ルオフフィルタについて考える。ここで、シンボルあた
りのサンプル数を４、インパルス応答の期間を８シンボ
ルとし、以下に述べる回路では、クロック周波数はサン
プリング周波数に等しいものとする。フィルタ出力は、
図１に示すように、メインローブ計算器１１とサイドロ
ーブ計算器１２によってそれぞれ計算され、加算器１３
によって加算される。DESCRIPTION OF THE PREFERRED EMBODIMENTS Consider a roll-off filter having a response waveform as shown in FIG. Here, the number of samples per symbol is 4, the period of the impulse response is 8 symbols, and in the circuit described below, the clock frequency is equal to the sampling frequency. The filter output is
As shown in FIG. 1, the main lobe calculator 11 and the side lobe calculator 12 respectively calculate the
Is added.
【００１０】メインローブ計算器１１は遅延素子１１１
とメインローブ応答計算器１１２からなる。この遅延素
子１１１は、サイドローブの応答部分の後ろにメインロ
ーブの応答をつなげるため、入力信号を遅延させてい
る。ここで、遅延素子１１１の遅延時間ｔ1 は、シンボ
ルあたりのサンプル数が４であるから、図３よりｔ1 ＝
３×４＝１２である。メインローブ応答計算器１１２
は、図４に示す様なｎ−１個の遅延素子４１と、ｎ個の
乗算器４２と、ｎ本のタップ線４３と、加算器４４から
なるトランスバーサルフィルタを使用する。この図４の
トランスバーサルフィルタをメインローブ応答計算器と
して使用する場合、ｎはシンボル辺りのサンプル数の２
倍に１を加えたもの、すなわちｎ＝２×４＋１＝９であ
る。また乗算器の係数ａi （ｉ＝１，…，ｎ）は、事前
に最適になるように設定された値を使用する。The main lobe calculator 11 includes a delay element 111
And a main lobe response calculator 112. The delay element 111 delays the input signal in order to connect the response of the main lobe after the response portion of the side lobe. Here, since the number of samples per symbol is four, the delay time t 1 of the delay element 111 is t 1 =
3 × 4 = 12. Main lobe response calculator 112
Uses a transversal filter including n-1 delay elements 41, n multipliers 42, n tap lines 43, and an adder 44 as shown in FIG. When the transversal filter of FIG. 4 is used as a main lobe response calculator, n is 2 which is the number of samples per symbol.
That is, 1 is added to the double, that is, n = 2 × 4 + 1 = 9. The multiplier a i (i = 1,..., N) uses a value set in advance to be optimal.
【００１１】一方、サイドローブ計算器１２は、サイン
波による係数の近似計算を用いてサイドローブの波形を
生成する波形生成器１２１と、波形生成器１２１で生成
された波形をそれぞれ加算して、サイドローブの片側を
それぞれ計算するサイドローブ応答計算器１２２，１２
３と遅延素子１２４と、加算器１２５からなる。On the other hand, the side lobe calculator 12 adds a waveform generator 121 for generating a side lobe waveform by using an approximate calculation of a coefficient based on a sine wave, and a waveform generated by the waveform generator 121, respectively. Side lobe response calculators 122 and 12 for calculating one side of the side lobe, respectively
3, a delay element 124, and an adder 125.
【００１２】波形生成器１２１は、メインローブ応答計
算器１１２と同様に図４のトランスバーサルフィルタを
使用する。この場合、ｎにはシンボルあたりのサンプル
数が入るのでｎ＝４であり、乗算器の係数ａi （ｉ＝
１，…，ｎ）は、サイン波の０からπまでの区間をｎで
分割し、それぞれの振幅値をａi として用いるものとす
る。The waveform generator 121 uses the transversal filter of FIG. 4 similarly to the main lobe response calculator 112. In this case, since n contains the number of samples per symbol, n = 4, and the coefficient a i (i =
1,..., N), the section from 0 to π of the sine wave is divided by n, and the respective amplitude values are used as a i .
【００１３】サイドローブ応答計算器１２２，１２３は
共に、図５で示されるような（ｎ−１）×ｍ個の遅延素
子５１と、ｎ個の乗算器５２と、ｎ本のタップ線５３
と、加算器５４からなる回路を使用する。ここで、ｎは
片側で計算すべきシンボル数からメインローブの部分を
引いたものであり、ｎ＝（総シンボル数÷２）−１＝３
となる。また、各タップ間の遅延時間は１シンボル時間
となるので、ｍ＝４である。乗算器の係数ｂi （ｉ＝
１，…，ｎ）は、あらかじめ求められた最適値を使用す
る。このとき図３の応答波形をみてわかるとおり、サイ
ドローブの応答波形はメインローブをはさんで対象であ
ることから、サイドローブ応答計算器１２２と１２３の
乗算器の係数は対象なものを使用できる。すなわち、サ
イドローブ応答計算器１２２の乗算器の係数をｂ2i，サ
イドローブ応答計算器１２３の乗算器の係数をｂ3iとす
ると、ｂ21＝ｂ3n，…，ｂ2i＝ｂ3 (n-i-1) ，…，ｂ2n
＝ｂ31である。これは係数を記憶させる素子はサイドロ
ーブ応答計算器１２２及び１２３で使用する乗算器の総
数ではなく、その半分でよいことを意味する。Both side lobe response calculators 122 and 123 have (n-1) × m delay elements 51, n multipliers 52, and n tap lines 53 as shown in FIG.
And a circuit composed of the adder 54. Here, n is the number of symbols to be calculated on one side minus the main lobe, and n = (total number of symbols シ ン ボ ル 2) −1 = 3
Becomes Also, since the delay time between each tap is one symbol time, m = 4. Multiplier coefficient b i (i =
1,..., N) use optimal values obtained in advance. At this time, as can be seen from the response waveform in FIG. 3, since the response waveform of the side lobe is the object between the main lobes, the coefficients of the multipliers of the side lobe response calculators 122 and 123 can be the target. . That is, assuming that the coefficient of the multiplier of the side lobe response calculator 122 is b 2i and the coefficient of the multiplier of the side lobe response calculator 123 is b 3i , b 21 = b 3n ,..., B 2i = b 3 (ni− 1) , ..., b 2n
= A b 31. This means that the number of elements for storing coefficients is not the total number of multipliers used in the side lobe response calculators 122 and 123, but may be half of the total number.
【００１４】サイドローブ応答計算器１２２と１２３の
間にある遅延素子１２４はメインローブの出力が入るの
で遅延時間ｔ2 は３シンボル時間、この場合ではｔ2 ＝
３×４＝１２となる。The delay element 124 between the side lobe response calculators 122 and 123 receives the output of the main lobe, so that the delay time t 2 is 3 symbol times, in this case, t 2 =
3 × 4 = 12.
【００１５】本発明を適用した上記のような回路を使用
すると乗算器の総数は９＋４＋６＝１９となる。従来型
で必要な乗算器の数は総サンプル数Ｎに等しく、Ｎ＝４
×８＋１＝３３であるので、乗算器は明らかに削減され
ていることがわかる。When the circuit as described above to which the present invention is applied is used, the total number of multipliers is 9 + 4 + 6 = 19. The number of multipliers required in the conventional type is equal to the total number of samples N, N = 4
Since × 8 + 1 = 33, it can be seen that the multiplier is clearly reduced.
【００１６】[0016]
【発明の効果】従来のフィルタでは、基本的には応答波
形全域にわたってタップからの出力にそれぞれ異なる係
数をかけて計算を行っていたため、タップ数と同じ数だ
けの乗算器が必要であったが、本発明においては、フィ
ルタの特性に大きく影響するメインローブについては正
確に計算をおこない、それ以外の部分の応答波形をサイ
ン波で近似計算することにより係数計算を削減し、その
結果として乗算器の個数を削減、回路規模の縮小、計算
時間の短縮を実現した。According to the conventional filter, the output from the tap is basically multiplied by different coefficients over the entire response waveform, and calculation is performed. Therefore, the same number of multipliers as the number of taps is required. According to the present invention, the main lobe which greatly affects the characteristics of the filter is accurately calculated, and the response waveform of the other portion is approximated by a sine wave to reduce the coefficient calculation, and as a result, the multiplier is reduced. , The circuit scale, and the calculation time were reduced.
【図１】本発明におけるロールオフフィルタの実施例を
示す構成図である。FIG. 1 is a configuration diagram showing an embodiment of a roll-off filter according to the present invention.
【図２】従来使用されてきたロールオフフィルタに関す
る回路構成図である。FIG. 2 is a circuit configuration diagram of a conventionally used roll-off filter.
【図３】本発明におけるロールオフフィルタの実施例の
応答を示す図である。FIG. 3 is a diagram showing a response of the embodiment of the roll-off filter according to the present invention.
【図４】本発明においてメインローブの応答計算および
サイドローブの波形の生成の際に使用するＤＴＬの詳細
図である。FIG. 4 is a detailed diagram of a DTL used for calculating a response of a main lobe and generating a waveform of a side lobe in the present invention.
【図５】本発明においてサイドローブの応答計算に使用
される回路の詳細図である。FIG. 5 is a detailed diagram of a circuit used for calculating a response of a side lobe in the present invention.
１１ メインローブ計算器 １２ サイドローブ計算器 ２１、４１、５１ 遅延素子 ２２、４２、５２ 乗算器 ２３、４３、５３ タップ線 ２４、４４、５４ 加算器 11 Main lobe calculator 12 Side lobe calculator 21, 41, 51 Delay element 22, 42, 52 Multiplier 23, 43, 53 Tap line 24, 44, 54 Adder
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04B 3/00 - 3/18 H04B 7/005 H03H 15/00 - 17/00 H04L 25/00 Continuation of the front page (58) Field surveyed (Int.Cl. 6 , DB name) H04B 3/00-3/18 H04B 7/005 H03H 15/00-17/00 H04L 25/00
Claims (3)
トランスバーサルフィルタを用いて計算を行うメインロ
ーブ計算器と、メインローブ以外のサイドローブについ
てサイン波による近似計算を用いて計算を行うサイドロ
ーブ計算器と、前記メインローブ計算器の出力と前記サ
イドローブ計算器の出力とを加算する加算器とで構成し
たことを特徴とするロールオフフィルタ。1. A main lobe calculator for calculating a main lobe of an impulse response using a transversal filter, a side lobe calculator for calculating a side lobe other than the main lobe using an approximate calculation using a sine wave, A roll-off filter comprising an adder for adding an output of the main lobe calculator and an output of the side lobe calculator.
いて、前記メインローブ計算器は、入力信号を遅延させ
るための遅延素子と、該遅延素子の信号を受けるメイン
ローブ応答計算器とで構成され、該メインローブ応答計
算器は、（ｎ−１）（ｎはシンボルあたりのサンプル数
に１を加えた値）個の遅延素子と、これらの遅延素子の
入力側あるいは出力側に接続したタップ係数ａｉ（ｉは
１〜ｎの自然数）のｎ個の乗算器と、これらの乗算器の
出力を加算する加算器とから成るトランスバーサルフィ
ルタで構成されることを特徴とするロールオフフィル
タ。2. The roll-off filter according to claim 1, wherein the main lobe calculator includes a delay element for delaying an input signal, and a main lobe response calculator for receiving a signal of the delay element. The main lobe response calculator includes (n-1) (n is a value obtained by adding 1 to the number of samples per symbol) delay elements and a tap coefficient a connected to an input side or an output side of these delay elements. A roll-off filter comprising a transversal filter including i (where i is a natural number from 1 to n) n multipliers and an adder for adding outputs of these multipliers.
ィルタにおいて、前記サイドローブ計算器は、サイン波
による係数の近似計算を用いてサイドローブの波形を生
成する波形生成器と、該波形生成器に接続されてサイド
ローブの片側を計算する第１のサイドローブ応答計算器
と、これに接続された遅延素子と、該遅延素子に接続さ
れて前記サイドローブの残りの片側を計算する第２のサ
イドローブ応答計算器と、前記第１及び第２のサイドロ
ーブ応答計算器の出力を加算する加算器とで構成される
ことを特徴とするロールオフフィルタ。3. The roll-off filter according to claim 1, wherein the side lobe calculator generates a side lobe waveform by using an approximate calculation of a coefficient based on a sine wave, and the waveform generator. A first side lobe response calculator connected to the first side lobe for calculating one side of the side lobe, a delay element connected thereto, and a second side connected to the delay element for calculating the other side of the side lobe A roll-off filter comprising a side lobe response calculator and an adder for adding outputs of the first and second side lobe response calculators.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31498795A JP2877189B2 (en) | 1995-12-04 | 1995-12-04 | Roll-off filter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31498795A JP2877189B2 (en) | 1995-12-04 | 1995-12-04 | Roll-off filter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09162784A JPH09162784A (en) | 1997-06-20 |
| JP2877189B2 true JP2877189B2 (en) | 1999-03-31 |
Family
ID=18060054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31498795A Expired - Fee Related JP2877189B2 (en) | 1995-12-04 | 1995-12-04 | Roll-off filter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2877189B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103823177A (en) * | 2014-02-20 | 2014-05-28 | 广东省电信规划设计院有限公司 | Performance detecting method and system for filter based on window function design |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4627008B2 (en) * | 2004-05-13 | 2011-02-09 | 株式会社エヌ・ティ・ティ・ドコモ | Path searcher and path search method |
-
1995
- 1995-12-04 JP JP31498795A patent/JP2877189B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103823177A (en) * | 2014-02-20 | 2014-05-28 | 广东省电信规划设计院有限公司 | Performance detecting method and system for filter based on window function design |
| CN103823177B (en) * | 2014-02-20 | 2016-09-07 | 广东省电信规划设计院有限公司 | Performance of filter detection method based on THE DESIGN OF WINDOW FUNCTION and system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09162784A (en) | 1997-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008017511A (en) | Digital filter having high precision and high efficiency | |
| JPH0751266A (en) | Delay interpolation circuit for digital phased array type ultrasonic beam forming device | |
| Freeny et al. | Design of digital filters for an all digital frequency division multiplex-time division multiplex translator | |
| GB1592089A (en) | Digitally shaped noise generating system | |
| JPH0828649B2 (en) | Digital filter | |
| JP2000504544A (en) | Floating point digital transversal filter | |
| JPS63174419A (en) | Digital signal compensator | |
| JP2877189B2 (en) | Roll-off filter | |
| US5383145A (en) | Digital filter and digital signal processing system | |
| JPS6017119B2 (en) | artificial reverberation device | |
| JP3419865B2 (en) | Noise reduction device | |
| EP1533898A1 (en) | Digital filter designing method, digital filter designing program, digital filter | |
| JP2003188747A (en) | Distortion compensation transmitter | |
| US7412471B2 (en) | Discrete filter having a tap selection circuit | |
| JP2885121B2 (en) | Digital filter | |
| JPH06214571A (en) | Distortion circuit | |
| JP3419866B2 (en) | Noise reduction device | |
| JP3090043B2 (en) | Digital interpolation filter circuit | |
| JP2005020554A (en) | Digital filter | |
| US20050120067A1 (en) | Digital filter designing method, digital filter designing program, digital filter | |
| JPH0716145B2 (en) | Digital transversal filter | |
| Jaiswal et al. | Performance evaluation of digital and RNS based filter for fast DSP processors | |
| JPS63103509A (en) | Digital filter | |
| Domain | Signals and Filtering | |
| KR100267251B1 (en) | Method and system for minimizing Finite Impulse Response Filter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981224 |
|
| LAPS | Cancellation because of no payment of annual fees |