JP2870514B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP2870514B2
JP2870514B2 JP33435396A JP33435396A JP2870514B2 JP 2870514 B2 JP2870514 B2 JP 2870514B2 JP 33435396 A JP33435396 A JP 33435396A JP 33435396 A JP33435396 A JP 33435396A JP 2870514 B2 JP2870514 B2 JP 2870514B2
Authority
JP
Japan
Prior art keywords
power supply
protection
semiconductor device
circuit
gnd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP33435396A
Other languages
Japanese (ja)
Other versions
JPH10173134A (en
Inventor
豊 吉澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP33435396A priority Critical patent/JP2870514B2/en
Publication of JPH10173134A publication Critical patent/JPH10173134A/en
Application granted granted Critical
Publication of JP2870514B2 publication Critical patent/JP2870514B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、互いに電気的に分
離した複数の電源を持つ半導体装置に関し、特に保護ダ
イオードにより構成される静電気放電(Electric Static
Discharge(ESD))保護回路を備える半導体装置の
改良に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a plurality of power supplies electrically separated from each other, and more particularly, to an electrostatic discharge (Electric Static Discharge) comprising a protection diode.
The present invention relates to an improvement in a semiconductor device including a discharge (ESD) protection circuit.

【0002】[0002]

【従来の技術】半導体装置では、装置内の回路別に電源
を持つものがある。例えば、半導体メモリと装置外の大
容量負荷を駆動し得るCMOSバッファが同じ半導体装
置内に内蔵される場合、バッファ駆動時の電源−GND
(グランド)間の電位変動により、電源−GND間の電
位変動に対し比較的感度の高いメモリ回路の電源−GN
D間の電位変動を防ぐために、バッファとメモリ各々の
電源、GNDを分離することがある。
2. Description of the Related Art Some semiconductor devices have a power supply for each circuit in the device. For example, when a semiconductor memory and a CMOS buffer capable of driving a large-capacity load outside the device are incorporated in the same semiconductor device, the power supply -GND at the time of buffer driving is used.
(Ground), the power supply-GND of the memory circuit is relatively sensitive to the potential fluctuation between the power supply and GND.
In order to prevent potential fluctuation between D, the power supply and GND of the buffer and the memory may be separated.

【0003】また、最近は半導体装置の高集積化が進み
一つの電源で装置内すべての回路に電流を供給できない
ため、一つの半導体装置に複数の電源入力端子を設け、
その結果一つの半導体装置で装置内の回路が回路別に電
源を持つことがある。
In recent years, as semiconductor devices have become more highly integrated and a single power supply cannot supply current to all circuits in the device, a single semiconductor device is provided with a plurality of power supply input terminals.
As a result, in one semiconductor device, a circuit in the device may have a power supply for each circuit.

【0004】ここで、このような複数の電源を持つ半導
体装置に静電気放電保護回路(以下「保護回路」とい
う)を設けた場合の従来の構成を、図3、図4および図
5を用いて説明する。図3に示す半導体装置では、回路
C1、C2、C3、・・・・CNのN個の回路を有し、回路
C1は電源E1およびGND(または負電源)G1に、
回路C2は電源E2およびGNDG2にというように、
各回路C1〜CNはそれぞれ、各電源E1、E2、E
3、・・・・ENおよび各GND(または負電源)G1、G
2、G3、・・・・GNのそれぞれに接続されている。
Here, a conventional configuration in which an electrostatic discharge protection circuit (hereinafter referred to as a "protection circuit") is provided in such a semiconductor device having a plurality of power supplies will be described with reference to FIGS. 3, 4 and 5. FIG. explain. The semiconductor device shown in FIG. 3 has N circuits C1, C2, C3,..., CN, and the circuit C1 is connected to a power supply E1 and a GND (or a negative power supply) G1.
The circuit C2 is connected to the power supply E2 and GNDG2,
Each of the circuits C1 to CN respectively has a power source E1, E2, E
····· EN and each GND (or negative power supply) G1, G
2, G3,... GN.

【0005】ここで、例えば電源E1と電源E2との間
には保護回路2−1が、電源E1と電源E3との間には
保護回路2−2が、GNDG1とGNDG2との間には
保護回路2−3が、GNDG1とGNDG3との間には
保護回路2−6が、それぞれ挿入されているように、各
電源と他の各々の電源との間、および各GNDと他の各
々のGNDとの間に保護回路がそれぞれ挿入されてい
る。
Here, for example, a protection circuit 2-1 is provided between the power supply E1 and the power supply E2, a protection circuit 2-2 is provided between the power supply E1 and the power supply E3, and a protection circuit is provided between the GNDG1 and the GNDG2. A circuit 2-3 is inserted between GNDG1 and GNDG3, and a protection circuit 2-6 is inserted between GNDG1 and GNDG3, between each power supply and each other power supply, and between each GND and each other GND. And a protection circuit is inserted between them.

【0006】この保護回路は図4に示すように、D1と
D2の2個のダイオードで構成することが多い。今、図
3に示すGNDG1とGNDG2との間に図4に示す保
護回路を挿入する場合、図5に示すように、GNDG1
を基準に動作する端子1とGNDG2との間は、ダイオ
ードD3とダイオードD1の2個のダイオードにより直
列接続される。このとき、端子1とGNDG2の間に静
電気放電による高電圧パルスが印加されても、D1、D
3の2個のダイオードの容量によりパルスが緩和され内
部回路E1が高電圧パルスにより破壊されることを防
ぐ。
As shown in FIG. 4, this protection circuit is often composed of two diodes D1 and D2. Now, when the protection circuit shown in FIG. 4 is inserted between GNDG1 and GNDG2 shown in FIG. 3, as shown in FIG.
Is connected in series by two diodes, a diode D3 and a diode D1, between the terminal 1 operating on the basis of. At this time, even if a high voltage pulse due to electrostatic discharge is applied between the terminal 1 and GNDG2, D1 and D
The pulse is alleviated by the capacity of the two diodes 3 to prevent the internal circuit E1 from being destroyed by the high voltage pulse.

【0007】このように、半導体装置が複数の電源とG
NDを持つとき、一つの電源とGNDを基準に動作する
回路を、他のすべての電源とGNDを基準に印加される
静電気放電による高電圧パルスから保護し内部回路破壊
を防止するために、図3に示すように、各電源と他の各
電源との間、また各GNDと他の各GNDとの間に保護
回路を挿入している。
As described above, the semiconductor device has a plurality of power supplies and G
When ND is used, a circuit that operates based on one power supply and GND is protected from high voltage pulses due to electrostatic discharge applied to all other power supplies and GND, and internal circuit destruction is prevented. As shown in FIG. 3, a protection circuit is inserted between each power supply and each other power supply, and between each GND and each other GND.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、図3〜
図5に示すような従来の保護回路の挿入方式では、電源
数、GND数が増えるに従い必要な保護回路数が加速度
的に増加し、半導体集積回路の面積が増大する要因にな
るという問題がある。すなわち、従来の方法では電源数
Nに対する保護回路の必要個数は下記に示した数1によ
って求められるからである。
However, FIGS.
The conventional protection circuit insertion method as shown in FIG. 5 has a problem that the required number of protection circuits increases at an accelerating rate as the number of power supplies and the number of GNDs increase, which causes an increase in the area of the semiconductor integrated circuit. . That is, in the conventional method, the required number of protection circuits with respect to the number N of power supplies is obtained by the following equation (1).

【0009】[0009]

【数1】 保護回路の必要個数=(N−1)+(N−2)+・・・・+1 例えば半導体装置に6個の電源数があるとすると15個
の保護回路が必要である。ここでGND数も6個である
とすればGND側でも同数の保護回路が必要であるた
め、合計30個の保護回路が必要となる。
## EQU00001 ## Required number of protection circuits = (N-1) + (N-2) +... +1 For example, if the semiconductor device has six power supplies, 15 protection circuits are required. If the number of GNDs is six, the same number of protection circuits are required on the GND side, so a total of 30 protection circuits are required.

【0010】本発明は上記した問題点にかんがみてなさ
れたものであり、その目的は、複数の電源とGNDを持
つ半導体装置において、保護回路の必要個数を削減する
ことによって、保護回路の必要個数が多いことに起因す
る半導体装置の面積の増大を防ぐことのできる半導体装
置を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems, and has as its object to reduce the required number of protection circuits in a semiconductor device having a plurality of power supplies and GND. It is an object of the present invention to provide a semiconductor device capable of preventing an increase in the area of the semiconductor device due to a large number of semiconductor devices.

【0011】[0011]

【課題を解決するための手段】上記目的を達成するため
に、本発明による半導体装置は、互いに電気的に分離し
た複数の電源を持つ半導体装置において、各正電源を共
通の接点を中心として放射状に接続し、該接点と各正電
源との間に静電気放電保護用素子を用いた保護回路を設
け、また、各負電源または各グランドを共通の接点を中
心として放射状に接続し、該接点と各負電源または各グ
ランドとの間に静電気放電保護用素子を用いた保護回路
を設けたことを特徴とする。
In order to achieve the above object, a semiconductor device according to the present invention is a semiconductor device having a plurality of power supplies electrically separated from each other. , A protection circuit using an electrostatic discharge protection element is provided between the contact and each positive power supply, and each negative power supply or each ground is radially connected with a common contact as a center. A protection circuit using an electrostatic discharge protection element is provided between each negative power supply and each ground.

【0012】さらに、前記静電気放電保護用素子が保護
ダイオードによって実現され、前記保護回路は、いずれ
かの正電源と他の各正電源間を、またはいずれかの負電
源または各グランドと他の各負電源または各グランド間
を、複数の保護ダイオードを直列に接続して構成した回
路であることを特徴とする。
Further, the electrostatic discharge protection element is realized by a protection diode, and the protection circuit is provided between any positive power supply and each other positive power supply, or between any negative power supply or each ground and each other positive power supply. The circuit is characterized in that a plurality of protection diodes are connected in series between the negative power supply and each ground.

【0013】[0013]

【作用】本発明によれば、電源数Nまたはグランド数N
に対し必要な保護回路数はN個である。従来例では電源
またはグランドの組み合わせ数分だけ保護回路が必要で
あるので、本発明によれば電源またはグランド数が増加
するほど保護回路の必要個数を削減することができる。
従って、数個(例えば6個)以上の複数の電源およびグ
ランド数を持つとき、保護回路の必要個数を削減し、保
護回路の必要数が多いことに起因する半導体装置の面積
の増大を防止することができる。
According to the present invention, the number of power supplies N or the number of grounds N
, N protection circuits are required. In the conventional example, the number of protection circuits is required for the number of combinations of the power supply and the ground. Therefore, according to the present invention, the required number of protection circuits can be reduced as the number of power supply or the ground increases.
Therefore, when a plurality of (for example, six) or more power supplies and grounds are provided, the required number of protection circuits is reduced, and an increase in the area of the semiconductor device due to the large number of required protection circuits is prevented. be able to.

【0014】[0014]

【発明の実施の形態】以下、本発明による実施の形態に
ついて図面を参照して説明する。図1は本発明による半
導体装置の実施の形態を示すブロック図であり、図1に
示す半導体装置は、回路C1、C2、C3、・・・・CNの
N個の回路を有し、回路C1〜CNの各々が、正電源E
1、E2、E3、・・・・ENの各々およびGND(または
負電源)G1、G2、G3、・・・・GNの各々に接続され
ている。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of a semiconductor device according to the present invention. The semiconductor device shown in FIG. 1 has N circuits C1, C2, C3,. To CN are positive power supplies E
1, E2, E3,... EN and GND (or negative power supply) G1, G2, G3,.

【0015】ここで、正電源E1〜ENは共通の接点A
を中心として放射状に接続されており、接点Aと各正電
源E1〜ENとの間には静電気放電による高電圧パルス
から各回路を保護するための保護回路1−1、1−2、
・・・・1−Nが挿入されている。また、各負電源(ま
たはGND)G1〜GNは共通の接点Bを中心として放
射状に接続されており、接点Bと各負電源(またはGN
D)G1〜GNとの間には静電気放電による高電圧パル
スから各回路を保護するための保護素子1−1、1−
2、・・・・1−Nが挿入されている。
Here, the positive power supplies E1 to EN are connected to a common contact A.
, And protection circuits 1-1 and 1-2 for protecting each circuit from a high voltage pulse due to electrostatic discharge between the contact A and each of the positive power supplies E1 to EN.
... 1-N is inserted. The negative power supplies (or GND) G1 to GN are radially connected around a common contact B, and the contact B and each negative power supply (or GND) are connected.
D) Between G1 and GN, protection elements 1-1 and 1- for protecting each circuit from high voltage pulses due to electrostatic discharge.
2,... 1-N are inserted.

【0016】ここで、上記保護回路1−1〜1−Nは例
えば保護ダイオードによって実現され、いずれかの正電
源と他の正電源、またはいずれかの負電源(またはGN
D)と他の負電源(またはGND)は複数の保護ダイオ
ードが直列に接続された回路により接続される。
Here, the protection circuits 1-1 to 1-N are realized by, for example, protection diodes, and include one positive power supply and another positive power supply or one negative power supply (or GN).
D) and another negative power supply (or GND) are connected by a circuit in which a plurality of protection diodes are connected in series.

【0017】本実施の形態によれば、正電源数Nまたは
負電源(またはGND)数Nに対し必要な保護回路の数
はN個である。従来例では正電源または負電源(または
GND)の組み合わせ数分だけ保護回路が必要であるの
で、本実施の形態によれば電源(GND)数が増加する
ほど保護回路の必要個数を従来例に比べ少なくすること
ができる。
According to the present embodiment, the number of protection circuits required for the number N of positive power supplies or the number N of negative power supplies (or GND) is N. In the conventional example, the number of protection circuits is required by the number of combinations of the positive power supply or the negative power supply (or GND). Therefore, according to the present embodiment, as the number of power supplies (GND) increases, the required number of the protection circuits is increased. It can be reduced.

【0018】なお、本実施の形態では保護回路に用いる
保護素子に保護ダイオードを用いているが、本発明にお
ける保護素子は保護ダイオードには限定されない。ま
た、本発明における保護回路の回路構成も従来例の図
4、図5で示したものには限られない。
In this embodiment, a protection diode is used as a protection element used in the protection circuit. However, the protection element in the present invention is not limited to a protection diode. Further, the circuit configuration of the protection circuit according to the present invention is not limited to those shown in FIGS.

【0019】[0019]

【実施例】以下、本発明による実施例を図2を用いて説
明する。図2は本発明による半導体装置の、電源数、G
ND数共に6個であるときの実施例を示している。
An embodiment according to the present invention will be described below with reference to FIG. FIG. 2 shows the number of power supplies and G of the semiconductor device according to the present invention.
An example when the number of NDs is 6 is shown.

【0020】正電源E1〜E6は共通の接点Aを中心と
して放射状に接続されており、接点Aと各正電源E1〜
E6との間には静電気放電による高電圧パルスから各回
路を保護するための保護回路5−1、5−2、5−3、
5−5、5−10、5−12が挿入されている。また、
各GNDG1〜G6は共通の接点Bを中心として放射状
に接続されており、接点Bと各GNDG1〜G6との間
には静電気放電による高電圧パルスから各回路を保護す
るための保護回路5−4、5−6、5−7、5−8、5
−9、5−11が挿入されている。これらの保護回路
は、いずれかの正電源と他の正電源、またはいずれかの
GNDと他のGNDを複数の保護ダイオードで直列に接
続した回路である。
The positive power sources E1 to E6 are radially connected around a common contact A, and the contact A and each of the positive power sources E1 to E6 are connected.
Protection circuits 5-1, 5-2, 5-3 for protecting each circuit from a high voltage pulse due to electrostatic discharge are provided between E6 and E6.
5-5, 5-10 and 5-12 are inserted. Also,
Each of the GNDG1 to G6 is radially connected around a common contact B, and a protection circuit 5-4 is provided between the contact B and each of the GNDG1 to G6 to protect each circuit from high voltage pulses due to electrostatic discharge. , 5-6, 5-7, 5-8, 5
-9 and 5-11 are inserted. These protection circuits are circuits in which any positive power supply and another positive power supply or any GND and another GND are connected in series by a plurality of protection diodes.

【0021】本実施例において必要な保護回路数は、電
源側、GND側各々6個づつで合計12個となる。一
方、従来の保護回路の挿入方法では、電源側GND側各
々15個づつで合計30個必要であり、本実施例では保
護回路の必要数を相当数削減することができる。
In this embodiment, the necessary number of protection circuits is 12 in total, each of which includes 6 protection circuits on the power supply side and 6 on the GND side. On the other hand, in the conventional protection circuit insertion method, a total of 30 protection circuits are required for each of the 15 power supply-side GNDs, and in this embodiment, the required number of protection circuits can be considerably reduced.

【0022】ここで、保護回路に必要な保護ダイオード
の面積について考えると、従来例では各電源間(または
各GND間)は保護回路1つで接続されているが、本発
明では各電源間(または各GND間)は保護回路2つで
接続されている。保護回路は容量として作用するため、
2個直列となった場合、容量は1/2となる。そのため
本発明において電源間の保護素子による容量を従来と同
じにしようとすれば、各ダイオードのサイズ(面積)は
2倍必要である。この条件に基づいて従来例と本発明の
電源(GND)数による保護素子の総面積を比べると、
従来例の1保護回路のダイオードの面積を1とした場合
下記の表1のようになる。
Here, considering the area of the protection diode required for the protection circuit, one protection circuit is connected between each power supply (or between each GND) in the conventional example, but is connected between each power supply (in the present invention). Or between each GND) is connected by two protection circuits. Because the protection circuit acts as a capacitor,
When two are connected in series, the capacity is halved. Therefore, in the present invention, if the capacity of the protection element between the power supplies is to be made the same as the conventional one, the size (area) of each diode must be doubled. Comparing the total area of the protection element according to the number of power supplies (GND) of the conventional example and the present invention based on this condition,
Table 1 below shows the case where the area of the diode in one protection circuit of the conventional example is 1.

【0023】[0023]

【表1】 電源とGNDの組み合わせ数 2 3 4 5 6 7 従来例の保護ダイオード総面積 2 6 12 20 30 42 本発明の保護ダイオード総面積 8 12 16 20 24 28 表1に示されるように、電源およびGNDの数が6個以
上になると、本発明による保護回路の挿入方式の方が従
来の方式より保護ダイオードの総面積が少なくなること
がわかる。
[Table 1] Number of combinations of power supply and GND 2 3 4 5 6 7 Total area of protection diode of conventional example 2 6 12 20 30 42 Total area of protection diode of the present invention 8 12 16 20 24 28 As shown in Table 1, It can be seen that when the number of power supplies and GNDs is 6 or more, the total area of the protection diodes is smaller in the protection circuit insertion method according to the present invention than in the conventional method.

【0024】[0024]

【発明の効果】以上説明したように、本発明によれば、
互いに電気的に分離した複数の電源を持つ半導体装置に
おいて、各正電源を共通の接点を中心として放射状に接
続し、該接点と各正電源との間に静電気放電保護用素子
を用いた保護回路を設け、また各負電源または各グラン
ドを共通の接点を中心として放射状に接続し、該接点と
正電源、また該接点と各負電源または各グランドとの間
に静電気放電保護用素子を用いた保護回路を設けるよう
にしたので、従来例に比し電源または負電源(グラン
ド)の数が増加するほど保護回路の必要個数を削減する
ことができ、保護回路の必要数が多いことに起因する半
導体装置の面積増大を防ぐことができる。
As described above, according to the present invention,
In a semiconductor device having a plurality of power supplies electrically separated from each other, a protection circuit in which each positive power supply is radially connected around a common contact and an electrostatic discharge protection element is provided between the contact and each positive power supply In addition, each negative power supply or each ground is radially connected around a common contact, and an electrostatic discharge protection element is used between the contact and the positive power supply, or between the contact and each negative power supply or each ground. Since the protection circuit is provided, the required number of protection circuits can be reduced as the number of power supplies or negative power supplies (grounds) increases, as compared with the conventional example. This is because the required number of protection circuits is large. An increase in the area of the semiconductor device can be prevented.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による半導体装置の回路構成を示すブロ
ック図である。
FIG. 1 is a block diagram showing a circuit configuration of a semiconductor device according to the present invention.

【図2】本発明による半導体装置の実施例の回路構成を
示すブロック図である。
FIG. 2 is a block diagram showing a circuit configuration of an embodiment of the semiconductor device according to the present invention.

【図3】従来例の半導体装置の回路構成を示すブロック
図である。
FIG. 3 is a block diagram illustrating a circuit configuration of a conventional semiconductor device.

【図4】保護回路の例を示す回路図である。FIG. 4 is a circuit diagram illustrating an example of a protection circuit.

【図5】保護回路の例を示す回路図である。FIG. 5 is a circuit diagram illustrating an example of a protection circuit.

【符号の説明】[Explanation of symbols]

A、B 接点 C1、C2、C3、C4、C5、C6、CN 回路 E1、E2、E3、E4、E5、E6、EN 電源 G1、G2、G3、G4、G5、G6、GN GND
(グランド) 1−1、1−2、1−3、1−4、1−5、1−6、1
−7、1−8 保護回路 2−1、2−2、2−3、2−4、2−5、2−6、2
−7、2−8、2−9、2−10、2−11、2−12
保護回路 5−1、5−2、5−3、5−4、5−5、5−6、5
−7、5−8、5−9、5−10、5−11、5−12
保護回路
A, B contacts C1, C2, C3, C4, C5, C6, CN circuit E1, E2, E3, E4, E5, E6, EN power supply G1, G2, G3, G4, G5, G6, GN GND
(Ground) 1-1, 1-2, 1-3, 1-4, 1-5, 1-6, 1
-7, 1-8 Protection circuit 2-1, 2-2, 2-3, 2-4, 2-5, 2-6, 2
-7, 2-8, 2-9, 2-10, 2-11, 2-12
Protection circuit 5-1, 5-2, 5-3, 5-4, 5-5, 5-6, 5
-7, 5-8, 5-9, 5-10, 5-11, 5-12
Protection circuit

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 互いに電気的に分離した複数の電源を持
つ半導体装置において、各正電源を共通の接点を中心と
して放射状に接続し、該接点と各正電源との間に静電気
放電保護用素子を用いた保護回路を設けたことを特徴と
する半導体装置。
In a semiconductor device having a plurality of power supplies electrically separated from each other, each positive power supply is radially connected around a common contact, and an electrostatic discharge protection element is provided between the contact and each positive power supply. A semiconductor device, comprising: a protection circuit using the semiconductor device.
【請求項2】 互いに電気的に分離した複数の電源を持
つ半導体装置において、各負電源または各グランドを共
通の接点を中心として放射状に接続し、該接点と各負電
源または各グランドとの間に静電気放電保護用素子を用
いた保護回路を設けたことを特徴とする半導体装置。
2. In a semiconductor device having a plurality of power supplies electrically separated from each other, each negative power supply or each ground is radially connected around a common contact, and between the contact and each negative power supply or each ground. A semiconductor device, further comprising a protection circuit using an electrostatic discharge protection element.
【請求項3】 前記静電気放電保護用素子が保護ダイオ
ードによって実現される請求項1または請求項2に記載
の半導体装置。
3. The semiconductor device according to claim 1, wherein the electrostatic discharge protection element is realized by a protection diode.
【請求項4】 前記保護回路は、いずれかの正電源と他
の各正電源間を、またはいずれかの負電源または各グラ
ンドと他の各負電源または各グランド間を、複数の保護
ダイオードを直列に接続して構成した回路である、請求
項1または請求項2に記載の半導体装置。
4. The protection circuit includes a plurality of protection diodes between any positive power supply and each other positive power supply, or between any negative power supply or each ground and each other negative power supply or each ground. The semiconductor device according to claim 1, wherein the semiconductor device is a circuit configured to be connected in series.
JP33435396A 1996-12-16 1996-12-16 Semiconductor device Expired - Lifetime JP2870514B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33435396A JP2870514B2 (en) 1996-12-16 1996-12-16 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33435396A JP2870514B2 (en) 1996-12-16 1996-12-16 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH10173134A JPH10173134A (en) 1998-06-26
JP2870514B2 true JP2870514B2 (en) 1999-03-17

Family

ID=18276427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33435396A Expired - Lifetime JP2870514B2 (en) 1996-12-16 1996-12-16 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2870514B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3237693B2 (en) * 1996-08-19 2001-12-10 日本電気株式会社 Language processing apparatus and language processing method
JP2002083931A (en) * 2000-09-08 2002-03-22 Nec Corp Integrated semiconductor circuit device
JP4215482B2 (en) 2002-10-22 2009-01-28 Necエレクトロニクス株式会社 Electrostatic protection circuit and semiconductor device
US20070158817A1 (en) * 2004-03-12 2007-07-12 Rohm Co., Ltd. Semiconductor device
JP4946000B2 (en) * 2005-10-24 2012-06-06 セイコーエプソン株式会社 Integrated circuit device and electronic apparatus
JP4945998B2 (en) * 2005-10-24 2012-06-06 セイコーエプソン株式会社 Integrated circuit device and electronic apparatus
JP4945999B2 (en) * 2005-10-24 2012-06-06 セイコーエプソン株式会社 Integrated circuit device and electronic apparatus
JP5719126B2 (en) * 2010-06-16 2015-05-13 ルネサスエレクトロニクス株式会社 Semiconductor integrated circuit having internal circuit and electrostatic protection circuit

Also Published As

Publication number Publication date
JPH10173134A (en) 1998-06-26

Similar Documents

Publication Publication Date Title
US6181540B1 (en) Device and method for electrostatic discharge protection of a circuit device
US7622775B2 (en) System for ESD protection with extra headroom in relatively low supply voltage integrated circuits
JP3566512B2 (en) Static electricity protection circuit
US5515225A (en) Integrated circuit protected against electrostatic overvoltages
US6353521B1 (en) Device and method for protecting an integrated circuit during an ESD event
JP2870514B2 (en) Semiconductor device
US6104588A (en) Low noise electrostatic discharge protection circuit for mixed signal CMOS integrated circuits
JP2009503812A (en) A path to share high voltage ESD protection using distributed low voltage clamp devices
US5693973A (en) Protection structure of semiconductor integrated circuit
KR900003754B1 (en) Portable memory medium
JP2001185686A (en) Semiconductor integrated device
JPH0494161A (en) Input-output protection device for integrated circuit
JPH0379120A (en) Input protecting circuit
JP2001267496A (en) Semiconductor device comprising input protection circuit
JP7133035B2 (en) Protection circuit against electrostatic discharge
JP2000260944A (en) Electrostatic protection circuit
JP2002353396A (en) Semiconductor integrated circuit device
JP2002110919A (en) Electrostatic breakdown protective circuit
JPH03195055A (en) Semiconductor device
CN112397499B (en) Electrostatic discharge protection device and method
JP3022674B2 (en) Electrostatic protection circuit
JPH0555839A (en) Semiconductor integrated circuit
JPH0336206Y2 (en)
KR100388226B1 (en) Input protection circuit in semiconductor integrated circuit
JPH0670442U (en) Protection circuit

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19981201