JP2869898B2 - Semiconductor chip separation method - Google Patents

Semiconductor chip separation method

Info

Publication number
JP2869898B2
JP2869898B2 JP25144890A JP25144890A JP2869898B2 JP 2869898 B2 JP2869898 B2 JP 2869898B2 JP 25144890 A JP25144890 A JP 25144890A JP 25144890 A JP25144890 A JP 25144890A JP 2869898 B2 JP2869898 B2 JP 2869898B2
Authority
JP
Japan
Prior art keywords
etching
chips
wafer
chip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25144890A
Other languages
Japanese (ja)
Other versions
JPH04130647A (en
Inventor
俊則 米谷
充宏 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aisin Corp
Original Assignee
Aisin Seiki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aisin Seiki Co Ltd filed Critical Aisin Seiki Co Ltd
Priority to JP25144890A priority Critical patent/JP2869898B2/en
Publication of JPH04130647A publication Critical patent/JPH04130647A/en
Application granted granted Critical
Publication of JP2869898B2 publication Critical patent/JP2869898B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • Dicing (AREA)

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は半導体ウェハーより半導体製品である半導体
チップを分離する方法に関する。
The present invention relates to a method for separating a semiconductor chip, which is a semiconductor product, from a semiconductor wafer.

(従来の技術) 従来は、半導体ウェハーをビニール・シートに貼り付
けて固定しダイシングソーによる機械的切断により半導
体チップを半導体ウェハーより分離している。
(Prior Art) Conventionally, a semiconductor wafer is attached to a vinyl sheet and fixed, and a semiconductor chip is separated from the semiconductor wafer by mechanical cutting using a dicing saw.

(発明が解決しようとする課題) 半導体ウェハーに機械的応力が加わるので、半導体ウ
ェハーが破壊されやすく、半導体チップ製造の歩留を悪
くするおそれがある。半導体チップを分離する段階で
は、それまでの化学的処理において半導体ウェハーが化
学溶液例えばKOH溶液に浸された場合、チップ分離時に
ダイシングソーが汚染されるおそれがある。
(Problems to be Solved by the Invention) Since mechanical stress is applied to the semiconductor wafer, the semiconductor wafer is easily broken, and the yield of manufacturing semiconductor chips may be deteriorated. In the step of separating the semiconductor chips, if the semiconductor wafer is immersed in a chemical solution such as a KOH solution in the previous chemical treatment, the dicing saw may be contaminated at the time of chip separation.

本発明は、半導体ウェハーよりチップを分離するとき
のウェハーに加わる応力を低減し機械的な破壊の可能性
を低減することを目的とする。
SUMMARY OF THE INVENTION It is an object of the present invention to reduce the stress applied to a wafer when separating chips from a semiconductor wafer, thereby reducing the possibility of mechanical destruction.

〔発明の構成〕[Configuration of the invention]

(課題を解決するための手段) 本発明では、半導体ウェハー上に、分離溝を開けたマ
スクパターンを形成し、ウエットエッチングにより該分
離溝を蝕刻して半導体チップを分離する。
(Means for Solving the Problems) In the present invention, a mask pattern having a separation groove formed thereon is formed on a semiconductor wafer, and the separation groove is etched by wet etching to separate semiconductor chips.

本発明の好ましい実施例では、チップ分離処理時にチ
ップがランダムに分かれるのを防止するために、マスク
パターンは、分離溝間に分離すべきチップ間をつなぐ梁
を残すためのマスク領域を含むものとする。
In a preferred embodiment of the present invention, the mask pattern includes a mask region for leaving a beam connecting the chips to be separated between the separation grooves in order to prevent chips from being randomly separated during the chip separation processing.

(作用) ウェットエッチングにより分離するのでウェハーに実
質上機械的応力が加わらず、破壊がなくなる。
(Function) Since the wafer is separated by wet etching, mechanical stress is not substantially applied to the wafer and destruction is eliminated.

マスクパターンを、分離溝間に分離すべきチップ間を
つなぐ梁を残すためのマスク領域を含むものとすると、
ウェットエッチング直後もチップ間が梁でつながってい
るので、チップのランダムな分散がなくなり、その後の
各チップの加工のためのピックアップにおいて、チップ
の揃えが実質上不要となる。梁からチップを外すときに
機械的な力を加えることになるが、これに必要な力は小
さくてよいので、破壊の可能性は低い。
Assuming that the mask pattern includes a mask region for leaving a beam connecting the chips to be separated between the separation grooves,
Since the chips are connected with the beams immediately after the wet etching, the chips are not randomly dispersed, and the chips are not substantially required to be aligned in a subsequent pickup for processing each chip. A mechanical force is applied when removing the chip from the beam, but the force required for this is small, and the possibility of destruction is low.

本発明の他の目的および特徴は、図面を参照した以下
の実施例の説明より明らかになろう。
Other objects and features of the present invention will become apparent from the following description of embodiments with reference to the drawings.

(実施例) 第1図に、半導体ウェハーより分離して得る半導体チ
ップ1の一例を示す。これは加速度センサの基本として
用いられるものである。これは、シリコンウェハーにフ
ォトリソグラフィにより、錘体用の領域5およびそれに
連なる首部4の周りに抜き溝3を形成しかつ首部4の下
に錘体領域5を振れ易いようにするための抜き溝6を形
成して首部4と連続する錘体支持梁7を形成し、フレー
ム2の外側をウェットエッチングでウェハーから分離し
たものである。錘体支持梁7にはストレインゲージ8,9
が接合される。
(Example) FIG. 1 shows an example of a semiconductor chip 1 obtained separately from a semiconductor wafer. This is used as the basis of the acceleration sensor. This is because a groove 3 is formed around the weight body region 5 and the neck 4 connected thereto by photolithography on the silicon wafer, and the weight region 5 is made to easily swing under the neck 4. 6, a weight supporting beam 7 continuous with the neck 4 is formed, and the outside of the frame 2 is separated from the wafer by wet etching. Strain gauges 8, 9 are provided on the weight support beam 7.
Are joined.

シリコンウェハーには、第2図に示すように、第1図
に示すセンサ基体1を形成するためのマスクパターン1P
が、多数並べて形成され、これらのパターン1P間に、そ
れらの間をつなぐ梁を残しかつそれらの間の大部分はエ
ッチングにより除去する分離用のパターンが形成され
る。
As shown in FIG. 2, a mask pattern 1P for forming the sensor base 1 shown in FIG. 1 is formed on the silicon wafer.
Are formed side by side, and a separation pattern is formed between these patterns 1P, leaving a beam connecting them and removing most of them by etching.

この実施例では、センサ基体1の抜き溝3および6な
らびにセンサチップ分離用の抜き溝をチップ分離用のエ
ッチングで同時に形成するために、シリコンウェハー20
に、開口3P,6P(パターン1Pそれぞれの内)およびセン
サチップ分離用の開口11P,12Pを有し、センサ領域(1
P)内のフレーム2,首部4,錘体領域5および錘体支持梁
7に対応する領域ならびにチップの分散防止用の梁対応
領域13Pをマスクするレジストマスクパターンが写真感
光技術により形成される。第2図には、開口部(エッチ
ングする部位)を右下り斜線で示す。なお、センサ領域
(1P)のそれぞれの中にも、パターン1P内に示す開口部
(3P,6P)と同一形状の開口部がある。なお、シリコン
ウェハーの上表面はシリコン結晶の(110)面である。
In this embodiment, since the grooves 3 and 6 of the sensor base 1 and the groove for separating the sensor chip are simultaneously formed by the etching for separating the chip, the silicon wafer 20 is formed.
Have openings 3P and 6P (in each of the patterns 1P) and openings 11P and 12P for separating the sensor chip, and have a sensor area (1
In P), a resist mask pattern for masking a region corresponding to the frame 2, the neck portion 4, the weight region 5 and the weight supporting beam 7 and a beam corresponding region 13P for preventing chip dispersion is formed by a photographic photosensitive technique. In FIG. 2, the opening (the part to be etched) is indicated by oblique lines falling to the right. In each of the sensor regions (1P), there is an opening having the same shape as the openings (3P, 6P) shown in the pattern 1P. The upper surface of the silicon wafer is the (110) plane of the silicon crystal.

上述のマスクパターンを形成したシリコンウェハー20
は、異方性エッチング液(アルカリ性エッチング液)に
浸して異方性エッチングを施こす。エッチングを開始す
ると、第3図に示したように(111)面が現われ、これ
はウェハーの底面に対して54.47度であり、異方性エッ
チングが進むが、(111)面に沿う方向のエッチング速
度が極めて遅いので、アンダーエッチングは実質上無視
できる。(100)面に向かう方向のエッチング速度すな
わち深さ方向のエッチング速度が最も大きいので、この
方向のエッチングが進行し、ウェハー20は、マスク開口
11P部が抜き溝となって、梁用のマスク13Pの部分のみで
相互に連なった、複数のセンサ基体1(1P部)の平面配
列体となる。
Silicon wafer 20 with the above mask pattern formed
Is subjected to anisotropic etching by dipping in an anisotropic etching solution (alkaline etching solution). When the etching is started, a (111) plane appears as shown in FIG. 3, which is at 54.47 degrees with respect to the bottom surface of the wafer, and the anisotropic etching proceeds, but the etching along the (111) plane is performed. Since the speed is very slow, under-etching is virtually negligible. Since the etching rate in the direction toward the (100) plane, that is, the etching rate in the depth direction is the highest, the etching proceeds in this direction, and the wafer 20
The 11P portion serves as a cutout groove, and becomes a planar array of a plurality of sensor bases 1 (1P portions) connected to each other only at the beam mask 13P portion.

梁用のマスク13Pの下に残った梁に力を加えることに
より各チップ(1)が容易に分離する。この梁があるの
で、上述の分離用のエッチングを施した直後、各チップ
はバラバラにならず、ウェハーの原形状でエッチング液
から回収しうる。
Each chip (1) is easily separated by applying a force to the beam remaining under the beam mask 13P. Since these beams are provided, each chip does not fall apart immediately after the above-described separation etching, and can be recovered from the etching solution in the original shape of the wafer.

〔発明の効果〕〔The invention's effect〕

ウェットエッチングにより分離するのでウェハーに実
質上機械的応力が加わらず、破壊がなくなる。
Since the wafers are separated by wet etching, mechanical stress is not substantially applied to the wafer, and destruction is eliminated.

マスクパターンを、分離溝間に分離すべきチップ間を
つなぐ梁を残すためのマスク領域を含むものとすると、
ウェットエッチング直後もチップ間が梁でつながってい
るので、チップのランダムな分散がなくなり、その後の
各チップの加工のためのピックアップにおいて、チップ
の揃えが実質上不要となる。梁からチップを外すときに
機械的な力を加えることになるが、これに必要な力は小
さくてよいので、破壊の可能性は低い。
Assuming that the mask pattern includes a mask region for leaving a beam connecting the chips to be separated between the separation grooves,
Since the chips are connected with the beams immediately after the wet etching, the chips are not randomly dispersed, and the chips are not substantially required to be aligned in a subsequent pickup for processing each chip. A mechanical force is applied when removing the chip from the beam, but the force required for this is small, and the possibility of destruction is low.

【図面の簡単な説明】[Brief description of the drawings]

第1図は、本発明により分離した半導体チップの拡大斜
視図である。 第2図は、分離する前のシリコンウェハーの一部分の拡
大平面図である。 第3図は、シリコンウェハーのエッチング領域と結晶面
を示す拡大横断面図である。 1:半導体チップ(半導体チップ) 2:フレーム、3:抜き溝 4:首部、5:錘体領域 6:抜き溝、7:錘体支持梁 8,9:ストレインゲージ 1P,3P,6P,11P,12P,13P:マスク開口 20:シリコンウェハ(半導体ウェハ)
FIG. 1 is an enlarged perspective view of a semiconductor chip separated according to the present invention. FIG. 2 is an enlarged plan view of a part of the silicon wafer before separation. FIG. 3 is an enlarged cross-sectional view showing an etching region and a crystal plane of a silicon wafer. 1: Semiconductor chip (semiconductor chip) 2: Frame, 3: Draft groove 4: Neck, 5: Weight region 6: Draft groove, 7: Weight support beam 8, 9: Strain gauge 1P, 3P, 6P, 11P, 12P, 13P: Mask opening 20: Silicon wafer (semiconductor wafer)

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】半導体ウェハー上に、分離溝を開けたマス
クパターンを形成し、ウエットエッチングにより該分離
溝を蝕刻して半導体チップを分離する、半導体チップの
分離方法。
1. A method for separating semiconductor chips, comprising: forming a mask pattern having a separation groove on a semiconductor wafer; and etching the separation groove by wet etching to separate semiconductor chips.
【請求項2】マスクパターンは、分離溝間に分離すべき
チップ間をつなぐ梁を残すためのマスク領域を含む前記
特許請求の範囲第(1)項記載の半導体チップの分離方
法。
2. The method according to claim 1, wherein the mask pattern includes a mask region for leaving a beam connecting the chips to be separated between the separation grooves.
JP25144890A 1990-09-20 1990-09-20 Semiconductor chip separation method Expired - Fee Related JP2869898B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25144890A JP2869898B2 (en) 1990-09-20 1990-09-20 Semiconductor chip separation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25144890A JP2869898B2 (en) 1990-09-20 1990-09-20 Semiconductor chip separation method

Publications (2)

Publication Number Publication Date
JPH04130647A JPH04130647A (en) 1992-05-01
JP2869898B2 true JP2869898B2 (en) 1999-03-10

Family

ID=17222980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25144890A Expired - Fee Related JP2869898B2 (en) 1990-09-20 1990-09-20 Semiconductor chip separation method

Country Status (1)

Country Link
JP (1) JP2869898B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1289298C (en) 2001-09-06 2006-12-13 株式会社理光 Liquid drop ejection head and its manufacturing method, micro device, ink cartridge, and ink jet recorder
WO2010063744A1 (en) * 2008-12-02 2010-06-10 Oce-Technologies B.V. Method of manufacturing an ink jet print head
TW201137960A (en) * 2010-04-20 2011-11-01 Raydium Semiconductor Corp Integrated circuit wafer dicing method

Also Published As

Publication number Publication date
JPH04130647A (en) 1992-05-01

Similar Documents

Publication Publication Date Title
EP0700580B1 (en) Method for fabricating suspension members for micromachined sensors
US5014415A (en) Manufacturing method of a detector using resistance elements
US5604160A (en) Method for packaging semiconductor devices
JPH0553076B2 (en)
JP2658949B2 (en) Semiconductor acceleration sensor
JP4744463B2 (en) Manufacturing method of semiconductor device
JP2869898B2 (en) Semiconductor chip separation method
EP0776029A1 (en) Improvements in or relating to semiconductor chip separation
EP1580806A2 (en) Semiconductor wafer, method of manufacturing the same, and method of manufacturing a semiconductor device
US6544898B2 (en) Method for improved die release of a semiconductor device from a wafer
US20030119275A1 (en) Process for manufacturing a two-axis mirror
JP4288573B2 (en) Semiconductor wafer chip forming method
US20020197862A1 (en) Semiconductor component in a wafer assembly
JPH05340957A (en) Semiconductor sensor and manufacture thereof
JP2001118780A (en) Transfer mask blanks for electron beam, and transfer mask for electron beam, and their manufacturing method
JPH0371654A (en) Separation of chip
JPS6214440A (en) Semiconductor wafer and segmentation thereof
JP2604072B2 (en) Etching method
JPH0797644B2 (en) Semiconductor acceleration sensor and manufacturing method thereof
JPH0835982A (en) Manufacture of semiconductor acceleration sensor
JPS63181355A (en) Semiconductor device
JPH10253657A (en) Semiconductor accelerometer
JP3170667B2 (en) Semiconductor acceleration sensor
JP2776683B2 (en) Method for manufacturing semiconductor device
JPH0722628A (en) Semiconductor acceleration sensor and its manufacture

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees