JP2867468B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP2867468B2 JP2867468B2 JP24730489A JP24730489A JP2867468B2 JP 2867468 B2 JP2867468 B2 JP 2867468B2 JP 24730489 A JP24730489 A JP 24730489A JP 24730489 A JP24730489 A JP 24730489A JP 2867468 B2 JP2867468 B2 JP 2867468B2
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- melting point
- point metal
- high melting
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 以下の順序に従って本発明を説明する。DETAILED DESCRIPTION OF THE INVENTION The present invention will be described in the following order.
A.産業上の利用分野 B.発明の概要 C.従来技術 D.発明が解決しようとする問題点［第３図］ E.問題点を解決するための手段 F.作用 G.実施例［第１図、第２図］ H.発明の効果 （A.産業上の利用分野） 本発明は半導体装置の製造方法、特に導電領域上の層
間絶縁膜に形成した接続孔をそこに選択成長させた高融
点金属膜で埋め込み、上記層間絶縁膜上に上層配線を形
成する半導体装置の製造方法に関する。A. Industrial application fields B. Summary of the invention C. Prior art D. Problems to be solved by the invention [Fig. 3] E. Means for solving the problems F. Function G. Example [No. FIGS. 1 and 2] H. Effects of the Invention (A. Industrial Application Field) The present invention provides a method for manufacturing a semiconductor device, and particularly, selectively grows a connection hole formed in an interlayer insulating film on a conductive region. The present invention relates to a method for manufacturing a semiconductor device in which an upper wiring is formed on the interlayer insulating film by being buried with a refractory metal film.
（B.発明の概要） 本発明は、上記の半導体装置の製造方法において、 上層配線と層間絶縁膜の接続孔を埋める高融点金属膜
とのコンタクト部の抵抗の低減を図るため、 高融点金属膜により接続孔を埋め込んだ後上層配線の
形成前に、該接続孔内の上記高融点金属膜の露出面にそ
の表面積を広くする処理を施すものである。(B. Summary of the Invention) The present invention relates to a method of manufacturing a semiconductor device according to the present invention, wherein the high-melting point metal is used to reduce the resistance of the contact portion between the upper wiring and the high-melting point metal film filling the connection hole of the interlayer insulating film. After the connection hole is filled with the film and before the upper wiring is formed, the exposed surface of the refractory metal film in the connection hole is subjected to a process of increasing the surface area.
（C.従来技術） 層間絶縁膜のコンタクトホールあるいはスルーホール
内に高融点金属膜、特にタングステンＷを選択的に成長
させることによりそのコンタクトホールあるいはスルー
ホールをタングステンで埋める技術が多層配線の形成に
用いられつつある。というのは、配線の集積密度の向上
に伴ってコンタクトホール、スルーホールが微細化（例
えば直径0.5μｍ以下）し、微細なコンタクトホールを
通じても比較的低抵抗で上下配線間の接続ができるとい
う利点を選択タングステンＷ法が有しているからであ
り、かかるタングステン等高融点金属膜の選択的成長技
術に関して技術開発が盛んに行われ、その成果が例えば
特開昭63−76876号公報等により紹介されている。(C. Prior Art) A technique of selectively growing a refractory metal film, particularly tungsten W, in a contact hole or a through hole of an interlayer insulating film and filling the contact hole or the through hole with tungsten is used for forming a multilayer wiring. It is being used. This is because the contact holes and through holes become finer (eg, 0.5 μm or less in diameter) with the increase in the integration density of the wiring, and the connection between the upper and lower wirings can be made with relatively low resistance through the fine contact hole. This is because the selective tungsten W method has technology development for the selective growth of such high melting point metal films as tungsten and the like, and the results are introduced in, for example, JP-A-63-76876. Have been.
（D.発明が解決しようとする問題点）［第３図］ ところで、タングステンの選択成長によりコンタクト
ホールあるいはスルーホールを埋めて下側導電領域と上
層配線との間を接続する技術によれば、埋め込む材料で
あるタングステンＷの比抵抗が小さいので、これより古
い技術であるところのシリコンSiをCVDにより形成しそ
の後全面エッチバックすることによりコンタクトホール
あるいはスルーホール内をシリコンSiで埋めるという技
術に比較してコンタクト部の抵抗を小さくすることがで
きることは確かであるが、大幅に低減することはできな
かった。しかし、半導体素子の微細化が進むに伴ってコ
ンタクトホールあるいはスルーホールの直径は0.5μｍ
以下とする必要性が生じており、そのように微細化して
も配線抵抗を充分に小さくしなければ所望の特性（例え
ばスピード）を得ることができない。従って、コンタク
ト部の抵抗をより小さくする努力を続けることが要求さ
れるのである。(D. Problems to be Solved by the Invention) [FIG. 3] By the way, according to the technique of filling a contact hole or a through hole by selective growth of tungsten to connect a lower conductive region and an upper wiring, Since the specific resistance of tungsten W, which is the material to be buried, is small, it is compared with the older technology of filling the inside of the contact hole or through hole with silicon Si by forming silicon Si by CVD and then etching back the entire surface. Thus, it is possible to reduce the resistance of the contact portion, but it was not possible to significantly reduce it. However, as the miniaturization of semiconductor elements progresses, the diameter of contact holes or through holes is 0.5 μm.
There is a need for the following. Even if such miniaturization is performed, desired characteristics (for example, speed) cannot be obtained unless the wiring resistance is sufficiently reduced. Therefore, it is required to continue efforts to reduce the resistance of the contact portion.
そこで、本願発明者がタングステン選択CVDによる孔
埋めによればタングステンの比抵抗が小さい割にはコン
タクト部の抵抗をさほど小さくすることができないこと
の理由について追及したところ次のことが判明した。The inventors of the present application have investigated the reason why the specific resistance of tungsten cannot be reduced so much in spite of the fact that the specific resistance of tungsten is small according to hole filling by tungsten selective CVD, and the following has been found.
即ち、シリコンSiをCVDにより形成しその後全面エッ
チバックすることにより孔埋めをする技術によれば、第
３図（Ａ）に示すように層間絶縁膜ａのコンタクトホー
ルｂ内のシリコンｃの露出面ｄが平坦でなくCVDにより
シリコンSiを形成した形状を反映して全面エッチバック
により中央が窪んだ形になる。従って、露出面の表面積
が比較的広くなり、上層配線を形成した場合のシリコン
ｃと上層配線との接触面積が広くなり、その結果接触抵
抗が小さくなる。従って、シリコンSiの比抵抗がさほど
小さくない割にはコンタクト部の抵抗を小さくすること
ができる。しかるに、選択CVDによるタングステンＷで
コンタクトホールあるいはスルーホールを埋める場合に
は第３図（Ｂ）に示すようにタングステンの露出面が平
坦になる。従って、上層配線との接触面積がコンタクト
ホールあるいはスルーホールｂの断面積と略同程度にし
かならず、接触抵抗が余り小さくならない。依って、コ
ンタクト部の抵抗を充分に小さくすることが難しかった
のである。ちなみに、前記特開昭63−76876号公報に
は、タングステンの露出面を平らで滑らかにすることが
好ましいと述べられているが、本願発明者の知見によれ
ば必ずしもそうとはいえないのである。That is, according to the technique of filling the holes by forming silicon Si by CVD and then performing etch back on the entire surface, as shown in FIG. 3A, the exposed surface of silicon c in the contact hole b of the interlayer insulating film a. d is not flat but reflects the shape of silicon Si formed by CVD, so that the center is depressed by etch back over the entire surface. Therefore, the surface area of the exposed surface is relatively large, and the contact area between the silicon c and the upper layer wiring when the upper layer wiring is formed is increased, and as a result, the contact resistance is reduced. Therefore, although the specific resistance of silicon Si is not so small, the resistance of the contact portion can be reduced. However, when the contact holes or through holes are filled with tungsten W by selective CVD, the exposed surface of tungsten becomes flat as shown in FIG. 3 (B). Therefore, the contact area with the upper layer wiring is only about the same as the cross-sectional area of the contact hole or the through hole b, and the contact resistance does not become too small. Therefore, it was difficult to sufficiently reduce the resistance of the contact portion. Incidentally, Japanese Patent Application Laid-Open No. 63-76876 describes that it is preferable to make the exposed surface of tungsten flat and smooth. However, according to the knowledge of the present inventors, this is not always the case. .
本発明はこのような問題点を解決すべく為されたもの
であり、上層配線と層間絶縁膜の接続孔を埋める高融点
金属膜とのコンタクト部の抵抗の低減を図ることを目的
とする。The present invention has been made to solve such a problem, and has as its object to reduce the resistance of a contact portion between an upper wiring and a refractory metal film that fills a connection hole of an interlayer insulating film.
（E.問題点を解決するための手段） 本発明半導体装置の製造方法は上記問題点を解決する
ため、高融点金属膜により接続孔を埋め込んだ後上層配
線の形成前に、該接続孔内の高融点金属膜の露出面の表
面積を広くする処理を、高融点金属膜を成す金属とで蒸
気圧の高い反応生成物つくりやすいガスの雰囲気に晒す
ことにより該高融点金属膜表面部に部分的に反応部分を
生ぜしめ、その後、上記高融点金属膜の表面部に対して
その上記反応部分と非反応部分とでエッチングレートの
異なるエンチング処理を施して該高融点金属膜の表面に
凹凸を生ぜしめることにより、或いは、高融点金属膜の
表面部に対して異方性エッチングを、そのエッチング角
度を該高融点金属膜表面に対する垂直な方向から傾け、
且つそのエッチングの向きを変えながら行って該高融点
金属膜の表面を凹曲面にすることにより施すことを特徴
とする。(E. Means for Solving the Problems) In order to solve the above problems, the method of manufacturing a semiconductor device according to the present invention includes the steps of filling a connection hole with a high melting point metal film and forming the connection hole before forming an upper wiring. Exposing the surface of the exposed surface of the high melting point metal film to a surface of the high melting point metal film surface by exposing the surface of the high melting point metal film to a gas atmosphere which is easy to produce a reaction product having a high vapor pressure with the metal forming the high melting point metal film. Then, the surface portion of the high melting point metal film is subjected to an etching process having a different etching rate between the reaction portion and the non-reactive portion to form irregularities on the surface of the high melting point metal film. By causing or anisotropic etching on the surface of the refractory metal film, tilting the etching angle from a direction perpendicular to the refractory metal film surface,
In addition, the etching is performed while changing the direction of the etching so that the surface of the refractory metal film is formed into a concave curved surface.
（F.作用） 本発明半導体装置の製造方法によれば、接続孔を埋め
た高融点金属膜の露出面の表面積を広くした後上層配線
を形成するので、高融点金属膜と上層配線との接触面積
を広くすることができ、従って接触抵抗が小さくなる。(F. Function) According to the method of manufacturing a semiconductor device of the present invention, the upper layer wiring is formed after the surface area of the exposed surface of the high melting point metal film filling the connection hole is increased. The contact area can be increased, and therefore the contact resistance is reduced.
依って、コンタクト部の抵抗を小さくすることができ
る。Therefore, the resistance of the contact portion can be reduced.
そして、高融点金属膜の露出面の表面積を広めること
は、単に、基板をその金属膜とで蒸気圧の高い反応生成
物をつくるガスの雰囲気に晒し、その後、エッチング処
理を施すということにより、或いは、エッチングの向き
を変えながら異方性エッチング処理を施すことにより行
うので、徒に工数を増やすことなく行うことができる。In order to increase the surface area of the exposed surface of the high-melting metal film, simply exposing the substrate to a gas atmosphere that produces a reaction product having a high vapor pressure with the metal film, and then performing an etching process, Alternatively, since the anisotropic etching is performed while changing the direction of the etching, the etching can be performed without increasing the number of steps.
（G.実施例）［第１図、第２図］ 以下、本発明半導体装置の製造方法を図示実施例に従
って詳細に説明する。(G. Embodiment) [FIGS. 1 and 2] Hereinafter, a method for manufacturing a semiconductor device of the present invention will be described in detail with reference to illustrated embodiments.
第１図（Ａ）乃至（Ｅ）は本発明半導体装置の製造方
法の第１の実施例を工程順に示す断面図である。1A to 1E are sectional views showing a first embodiment of a method for manufacturing a semiconductor device of the present invention in the order of steps.
（Ａ）半導体基板１の表面部に拡散層（導電領域）２を
形成し、半導体基板１上に層間絶縁膜３を形成する。第
１図（Ａ）は層間絶縁膜３形成後の状態を示す。(A) A diffusion layer (conductive region) 2 is formed on the surface of a semiconductor substrate 1, and an interlayer insulating film 3 is formed on the semiconductor substrate 1. FIG. 1A shows a state after the formation of the interlayer insulating film 3.
（Ｂ）次に、同図（Ｂ）に示すように層間絶縁膜３にコ
ンタクトホール（直径0.5μｍあるいはそれ以下）４を
形成する。(B) Next, as shown in FIG. 1B, a contact hole (0.5 μm or less in diameter) 4 is formed in the interlayer insulating film 3.
（Ｃ）次に、例えばシラン還元法により同図（Ｃ）に示
すようにコンタクトホール４内にタングステン膜５を選
択的に成長（CVD）させる。このタングステンCVDは、例
えば、WF6（10SCCM）/SiH4（6SCCM）を反応ガスとして
供給し、ベルジャー内ガス圧を0.2Torrとし、温度を260
℃とする条件で行う。この選択CVDにより形成されるタ
ングステン膜５の表面は平坦である。(C) Next, a tungsten film 5 is selectively grown (CVD) in the contact hole 4 as shown in FIG. In this tungsten CVD, for example, WF 6 (10 SCCM) / SiH 4 ( 6 SCCM) is supplied as a reaction gas, the gas pressure in the bell jar is set to 0.2 Torr, and the temperature is set to 260.
It is performed under the condition that the temperature is ℃. The surface of the tungsten film 5 formed by the selective CVD is flat.
（Ｄ）次に、同図（Ｄ）に示すようにタングステン膜５
の表面に対して凹凸を生ぜしめる処理を施す。この処理
は、タングステン膜の選択CVDを行ったCVD装置とは別の
装置内において、タングステン膜５を蒸気圧の高い反応
生成物をつくりやすいガス雰囲気に晒し、その後エッチ
ングすることにより行う。(D) Next, as shown in FIG.
Is subjected to a process of producing irregularities on the surface of the substrate. This process is performed by exposing the tungsten film 5 to a gas atmosphere in which a reaction product having a high vapor pressure is likely to be produced and then etching the same in a different apparatus from the CVD apparatus that has performed the selective CVD of the tungsten film.
例えば、蒸気圧の高いWClxをつくるCl2ガスに例えば
１分間程度晒すとタングステン５の表面の一部がWClxと
なる。その後、SF6をエッチング用ガスとして供給して
エッチングを行う。すると、WClxになった部分には下記
の反応が生じる。For example, a part of the surface of the tungsten 5 becomes WClx when exposed to Cl 2 gas for producing WClx having a high vapor pressure for about 1 minute, for example. Thereafter, etching is performed by supplying SF 6 as an etching gas. Then, the following reaction occurs in the portion that has become WClx.
WClx＋xF→WFx＋Clx そして、WFxが揮散し、エッチングされる、しかし、W
ClxとならなかったＷのままの部分は次の反応式によりW
Fxの場合より速くエッチングされる。Ｗ＋xF→WFx このように、Ｗのままの部分と、WFxとなった部分は
共にエッチングされ得るが、エッチング速度が異なり、
WFxとなった部分の方がＷのままの部分よりエッチング
が遅れる。その結果、WClxが実質的にタングステンＷに
対するエッチングマスクとして機能し得ることになり、
このWClxがタングステン膜５の表面に高い密度で点在す
る。そして、その状態でタングステン膜５の表面がエッ
チングされるので、第１図（Ｄ）に示すようにタングス
テン膜５の表面に凹凸が生じることになるのである。WClx + xF → WFx + Clx And WFx is stripped and etched, but W
The part of W that did not become Clx is W by the following reaction formula.
Etching is faster than Fx. W + xF → WFx As described above, both the portion that remains W and the portion that became WFx can be etched, but the etching rates are different.
Etching is delayed in the portion where WFx is formed compared to the portion where W remains. As a result, WClx can substantially function as an etching mask for tungsten W,
This WClx is scattered at a high density on the surface of the tungsten film 5. Then, since the surface of the tungsten film 5 is etched in that state, irregularities are generated on the surface of the tungsten film 5 as shown in FIG. 1 (D).
（Ｅ）その後、同図（Ｅ）に示すように上層配線膜６を
形成する。この上層配線膜６は凹凸のある上記表面にて
タングステン膜５と接触するので、接触面積は広くなり
接触抵抗が小さくなる。従って、コンタクト部の抵抗を
小さくすることができる。(E) Thereafter, the upper wiring film 6 is formed as shown in FIG. Since the upper wiring film 6 comes into contact with the tungsten film 5 on the uneven surface, the contact area is increased and the contact resistance is reduced. Therefore, the resistance of the contact portion can be reduced.
第２図（Ａ）、（Ｂ）は本発明半導体装置の製造方法
の別の実施例を示すもので、同図（Ａ）は高融点金属膜
の露出面の表面積を広くする方法の説明図、同図（Ｂ）
は接続孔内の高融点金属膜を示す断面図である。2 (A) and 2 (B) show another embodiment of the method for manufacturing a semiconductor device of the present invention, and FIG. 2 (A) is an explanatory view of a method for increasing the surface area of the exposed surface of the refractory metal film. , Same figure (B)
FIG. 3 is a cross-sectional view showing a high melting point metal film in a connection hole.
本半導体装置の製造方法は、選択CVDにより形成した
タングステン膜５でコンタクトホール４を埋めた後、半
導体ウエハ７に対してAr+イオンミリングによりタング
ステン膜５に対するエッチバック処理を入射方向を常に
変えながら行う。具体的には、イオンミリングの半導体
ウエハ７に対する入射角度を垂直な角度から適宜傾け、
入射角度を一定に保ちながらイオンミリングの入射方向
を回転させるのである。第２図（Ａ）の実線の矢印はあ
る時点のイオンミリングの入射方向を示し、２点鎖線の
矢印はそれからその入射方向の向きが180度回転した時
点の入射方向を示している。このようにイオンミリング
入射方向を回転させて常に変るようにすると、タングス
テン５の表面は第２図（Ｂ）に示す擂鉢状になり、タン
グステン５の露出面の表面積は広くなる。In the method of manufacturing the semiconductor device, the contact hole 4 is filled with a tungsten film 5 formed by selective CVD, and then the semiconductor wafer 7 is etched back by Ar + ion milling while the incident direction is constantly changed while the etch direction is changed. Do. Specifically, the angle of incidence of the ion milling on the semiconductor wafer 7 is appropriately tilted from a vertical angle,
The incident direction of ion milling is rotated while keeping the incident angle constant. In FIG. 2 (A), the solid arrow indicates the incident direction of ion milling at a certain point in time, and the two-dot chain line indicates the incident direction when the direction of the incident direction is rotated by 180 degrees. When the direction of incidence of the ion milling is constantly changed as described above, the surface of the tungsten 5 has a mortar shape as shown in FIG. 2 (B), and the surface area of the exposed surface of the tungsten 5 is large.
このように、タングステン５等ホール内の高融点金属
膜の露出面の表面積を広くする方法は種々考えられ、本
発明は種々の態様で実施することができる。As described above, various methods for increasing the surface area of the exposed surface of the refractory metal film in the hole such as tungsten 5 can be considered, and the present invention can be implemented in various modes.
（H.発明の効果） 以上に述べたように、本発明半導体装置の製造方法
は、導電領域上の層間絶縁膜に接続孔を形成し、該接続
孔内に高融点金属膜を選択成長して該接続孔を高融点金
属膜で埋め込み、その後、高融点金属膜の露出面にその
表面積を増大させる処理を、高融点金属膜を成す金属と
で蒸気圧の高い反応生成物つくりやすいガスの雰囲気に
晒すことにより該高融点金属膜表面部に部分的に反応部
分を生ぜしめ、その後、上記高融点金属膜の表面部に対
してその上記反応部分と非反応部分とでエッチングレー
トの異なるエンチング処理を施して該高融点金属膜の表
面に凹凸を生ぜしめることにより、或いは、高融点金属
膜の表面部に対して異方性エッチングを、そのエッチン
グ角度を該高融点金属膜表面に対する垂直な方向から傾
け、且つそのエッチングの向きを変えながら行って該高
融点金属膜の表面を凹曲面にすることにより施し、しか
る後上記層間絶縁膜上に、上記高融点金属膜を介して上
記導電領域と接続される上層配線を形成することを特徴
とするものである。(H. Effects of the Invention) As described above, according to the method of manufacturing a semiconductor device of the present invention, a connection hole is formed in an interlayer insulating film on a conductive region, and a refractory metal film is selectively grown in the connection hole. The connection hole is filled with a high-melting-point metal film, and then a process of increasing the surface area of the exposed surface of the high-melting-point metal film is performed by using a gas that easily forms a reaction product having a high vapor pressure with the metal that forms the high-melting-point metal film. By exposing to the atmosphere, a reactive portion is partially generated on the surface of the high melting point metal film, and thereafter, the etching rate of the reactive portion and the non-reactive portion of the surface portion of the high melting point metal film are different from each other. The surface of the high-melting-point metal film is subjected to a treatment to generate irregularities, or anisotropic etching is performed on the surface of the high-melting-point metal film, and the etching angle is perpendicular to the surface of the high-melting-point metal film. Tilt from the direction, This is performed by changing the direction of the etching to make the surface of the refractory metal film concave, and then connected to the conductive region on the interlayer insulating film via the refractory metal film. It is characterized by forming an upper layer wiring.
依って、本発明半導体装置の製造方法によれば、接続
孔を埋めた高融点金属膜の露出面の表面積を広くした後
上層配線を形成するので、高融点金属膜と上層配線との
接触面積が広くなり、従って接触抵抗が小さくなる。Therefore, according to the method of manufacturing a semiconductor device of the present invention, the upper wiring is formed after the surface area of the exposed surface of the refractory metal film in which the connection hole is filled is increased, so that the contact area between the refractory metal film and the upper wiring is formed. And therefore the contact resistance decreases.
従って、コンタクト部の抵抗を小さくすることができ
る。Therefore, the resistance of the contact portion can be reduced.
そして、高融点金属膜の露出面の表面積を広めること
は、単に、基板をその金属膜とで蒸気圧の高い反応生成
物をつくるガスの雰囲気に晒し、その後、エッチング処
理を施すということにより、或いは、エッチングの向き
を変えながら異方性エッチング処理を施すことにより行
うので、徒に工数を増やすことなく行うことができる。In order to increase the surface area of the exposed surface of the high-melting metal film, simply exposing the substrate to a gas atmosphere that produces a reaction product having a high vapor pressure with the metal film, and then performing an etching process, Alternatively, since the anisotropic etching is performed while changing the direction of the etching, the etching can be performed without increasing the number of steps.
第１図（Ａ）乃至（Ｅ）は本発明半導体装置の製造方法
の第１の実施例を工程順に示す断面図、第２図（Ａ）、
（Ｂ）は本発明半導体装置の製造方法の第２の実施例を
説明するためのもので、同図（Ａ）は高融点金属膜と露
出面の表面積を広くする方法の説明図、同図（Ｂ）は接
続孔内の高融点金属膜を示す断面図、第３図（Ａ）、
（Ｂ）は発明が解決しようとする問題点を説明するため
の断面図で、同図（Ａ）はシリコン埋め込みの場合を示
し、同図は従来の選択タングステン埋め込みの場合を示
す。 符号の説明 ２……導電領域、３……層間絶縁膜、 ４……接続孔、５……高融点金属膜。1A to 1E are cross-sectional views showing a first embodiment of a method of manufacturing a semiconductor device of the present invention in the order of steps, and FIGS.
(B) is for explaining the second embodiment of the method of manufacturing the semiconductor device of the present invention, and FIG. (A) is an explanatory view of a method for increasing the surface area of the refractory metal film and the exposed surface, and FIG. (B) is a cross-sectional view showing the refractory metal film in the connection hole, FIG. 3 (A),
FIG. 2B is a cross-sectional view for explaining a problem to be solved by the present invention. FIG. 2A shows a case in which silicon is buried, and FIG. Description of reference numerals 2 ... conductive region, 3 ... interlayer insulating film, 4 ... connection hole, 5 ... high melting point metal film.
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/3205 H01L 21/3213 H01L 21/768 H01L 21/28 - 21/288──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) H01L 21/3205 H01L 21/3213 H01L 21/768 H01L 21/28-21/288
Claims (2)
形成し、 次いで、上記接続孔内に高融点金属膜を選択成長して接
続孔を該高融点金属膜で埋め込み、 次いで、上記基板を、上記高融点金属膜を成す金属とで
蒸気圧の高い反応生成物つくりやすいガスの雰囲気に晒
すことにより該高融点金属膜表面部に部分的に反応部分
を生ぜしめ、 その後、上記高融点金属膜の表面部に対してその上記反
応部分と非反応部分とでエッチングレートの異なるエン
チング処理を施して該高融点金属膜の表面に凹凸を生ぜ
しめることにより該表面の面積を増大させ、 しかる後、上記層間絶縁膜上に、上記高融点金属膜を介
して上記導電領域と接続される上層配線を形成する ことを特徴とする半導体装置の製造方法1. A connecting hole is formed in an interlayer insulating film on a conductive region of a substrate, and a refractory metal film is selectively grown in the connecting hole to fill the connecting hole with the refractory metal film. The substrate is exposed to an atmosphere of a gas that easily produces a reaction product having a high vapor pressure with the metal that forms the high melting point metal film, thereby partially forming a reaction portion on the surface of the high melting point metal film. The surface portion of the high melting point metal film is subjected to an etching process having different etching rates between the above-mentioned reactive portion and the non-reactive portion to generate irregularities on the surface of the high melting point metal film, thereby increasing the surface area. Thereafter, an upper layer wiring connected to the conductive region via the high melting point metal film is formed on the interlayer insulating film.
形成し、 次いで、上記接続孔内に高融点金属膜を選択成長して接
続孔を該高融点金属膜で埋め込み、 その後、上記高融点金属膜の表面部に対して異方性エッ
チングを、そのエッチング角度を該高融点金属膜表面に
対する垂直な方向から傾け、且つそのエッチングの向き
を変えながら行って該高融点金属膜の表面を凹曲面にす
ることにより該表面の面積を増大させ、 しかる後、上記層間絶縁膜上に、上記高融点金属膜を介
して上記導電領域と接続される上層配線を形成する ことを特徴とする半導体装置の製造方法2. A connection hole is formed in an interlayer insulating film on a conductive region of a substrate. Then, a high melting point metal film is selectively grown in the connection hole to fill the connection hole with the high melting point metal film. Anisotropic etching is performed on the surface of the refractory metal film while the etching angle is inclined from a direction perpendicular to the surface of the refractory metal film, and the direction of the etching is changed. Forming a concave surface on the surface to increase the area of the surface, and thereafter, forming an upper layer wiring connected to the conductive region via the refractory metal film on the interlayer insulating film. Semiconductor device manufacturing method
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24730489A JP2867468B2 (en) | 1989-09-22 | 1989-09-22 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24730489A JP2867468B2 (en) | 1989-09-22 | 1989-09-22 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03108720A JPH03108720A (en) | 1991-05-08 |
| JP2867468B2 true JP2867468B2 (en) | 1999-03-08 |
Family
ID=17161423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24730489A Expired - Fee Related JP2867468B2 (en) | 1989-09-22 | 1989-09-22 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2867468B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2636755B2 (en) * | 1994-11-09 | 1997-07-30 | 日本電気株式会社 | Semiconductor device and method of manufacturing semiconductor device |
-
1989
- 1989-09-22 JP JP24730489A patent/JP2867468B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03108720A (en) | 1991-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4804560A (en) | Method of selectively depositing tungsten upon a semiconductor substrate | |
| JP2737764B2 (en) | Semiconductor device and manufacturing method thereof | |
| US4963511A (en) | Method of reducing tungsten selectivity to a contact sidewall | |
| JP2000306997A (en) | Semiconductor device having barrier metal layer and fabrication thereof | |
| JP2867468B2 (en) | Method for manufacturing semiconductor device | |
| JP2573621B2 (en) | Method of manufacturing electrical interconnect | |
| JP2768304B2 (en) | Method for manufacturing semiconductor device | |
| JP3175189B2 (en) | Low pressure CVD equipment | |
| JP3246046B2 (en) | Deposition method of refractory metal film | |
| JP2946555B2 (en) | CVD apparatus and CVD method | |
| JP3072544B2 (en) | Semiconductor device wiring method | |
| JP3036499B2 (en) | Method for forming aluminum film for wiring and semiconductor device having aluminum wiring | |
| JP2702007B2 (en) | Method for manufacturing semiconductor device | |
| KR100294973B1 (en) | Plug Formation Method of Semiconductor Device | |
| JP2538607B2 (en) | Vapor growth method | |
| JP2694950B2 (en) | Method of forming high melting point metal film | |
| JPH0888224A (en) | Semiconductor device and its manufacture | |
| KR100196226B1 (en) | Method for forming a contact hole of a semiconductor device | |
| JPH079893B2 (en) | Method for manufacturing semiconductor device | |
| JPS63100745A (en) | Method of forming mutual interconnection layer on integrated circuit chip with conductor which is made to grow from seed | |
| JP2985204B2 (en) | Method for manufacturing semiconductor device | |
| JP2911171B2 (en) | Method for forming contact plug of semiconductor device | |
| JP2782912B2 (en) | Method for manufacturing semiconductor device | |
| JPH10223556A (en) | Manufacturing method of semiconductor device | |
| JPH06268077A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |