JP2863780B2 - Multi-layer metal Schottky electrode - Google Patents

Multi-layer metal Schottky electrode

Info

Publication number
JP2863780B2
JP2863780B2 JP7224538A JP22453895A JP2863780B2 JP 2863780 B2 JP2863780 B2 JP 2863780B2 JP 7224538 A JP7224538 A JP 7224538A JP 22453895 A JP22453895 A JP 22453895A JP 2863780 B2 JP2863780 B2 JP 2863780B2
Authority
JP
Japan
Prior art keywords
layer
molybdenum
titanium
electrode
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7224538A
Other languages
Japanese (ja)
Other versions
JPH0955517A (en
Inventor
恭子 堀
正明 葛原
和彦 恩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP7224538A priority Critical patent/JP2863780B2/en
Publication of JPH0955517A publication Critical patent/JPH0955517A/en
Application granted granted Critical
Publication of JP2863780B2 publication Critical patent/JP2863780B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は電界効果トランジス
タ(以下、FETと記す)のゲート電極に用いられる多
層金属ショットキー性電極に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer metal Schottky electrode used as a gate electrode of a field effect transistor (hereinafter, referred to as FET).

【0002】[0002]

【従来の技術】化合物半導体を用いたFETでは、通常
半導体層とショットキーコンタクトを形成する金属層が
ゲート電極として用いられる。図10に従来のFETの
代表的な電極構造を示す。この電極構造は、同図に示す
ように、GaAsショットキーコンタクト層101上
に、これとショットキーコンタクトを形成するチタン
(Ti)層102を形成し、その上にバリアメタル層と
なる白金(Pt)層103と低抵抗金属層としての金
(Au)層104を順次積層したものである。この電極
構造において、白金層は、上層のゲートの抵抗を下げる
ための金層104と下層のチタン層102が直接に反応
することを防ぐと共に半導体ショットキーコンタクト層
の表面からガリウム(Ga)が外部へ向かって拡散する
のを抑制する働きを持っている。
2. Description of the Related Art In a FET using a compound semiconductor, a metal layer forming a Schottky contact with a semiconductor layer is usually used as a gate electrode. FIG. 10 shows a typical electrode structure of a conventional FET. In this electrode structure, as shown in the figure, a titanium (Ti) layer 102 for forming a Schottky contact therewith is formed on a GaAs Schottky contact layer 101, and platinum (Pt) serving as a barrier metal layer is formed thereon. ) A layer 103 and a gold (Au) layer 104 as a low resistance metal layer are sequentially laminated. In this electrode structure, the platinum layer prevents the gold layer 104 for lowering the resistance of the upper gate and the lower titanium layer 102 from directly reacting with each other, and gallium (Ga) is externally applied from the surface of the semiconductor Schottky contact layer. It has the function of suppressing the diffusion toward.

【0003】また、加工性の良さから図11に示すチタ
ン・アルミニウム(Ti、Al)系の電極構造も多く用
いられている。すなわち、GaAsショットキーコンタ
クト層111上に、チタン層112と低抵抗金属層とし
てのアルミニウム(Al)層113を積層した構造であ
る。
Further, a titanium-aluminum (Ti, Al) -based electrode structure shown in FIG. 11 is often used because of its good workability. That is, it has a structure in which a titanium layer 112 and an aluminum (Al) layer 113 as a low-resistance metal layer are stacked on the GaAs Schottky contact layer 111.

【0004】また、トランジスタ特性を向上させるため
に、ゲート電極の断面形状をT字状とすることがよく行
われている。その断面構造を図12に示す。この構造の
電極は次のように作製される。GaAsショットキーコ
ンタクト層121上に、T字状の開口を有するフォトレ
ジスト膜(図示なし)を形成する。チタン、白金、金を
順次蒸着して、チタン層122、125、白金層12
3、126および金層124、127を形成する。フォ
トレジスト膜をその上に形成された金属層とともに除去
すれば、図12に示す構造の電極が得られる。
In order to improve the transistor characteristics, the gate electrode is often formed in a T-shaped cross section. FIG. 12 shows the cross-sectional structure. The electrode having this structure is manufactured as follows. On the GaAs Schottky contact layer 121, a photoresist film (not shown) having a T-shaped opening is formed. Titanium, platinum, and gold are sequentially deposited to form titanium layers 122 and 125 and a platinum layer 12.
3, 126 and gold layers 124, 127 are formed. If the photoresist film is removed together with the metal layer formed thereon, an electrode having the structure shown in FIG. 12 is obtained.

【0005】[0005]

【発明が解決しようとする課題】上述した従来の電極構
造では、半導体との界面にチタンが接する構造であった
ため、FETを活性状態で長時間使用するとチタンと半
導体との間で相互反応が生じてFETの特性に変動が生
じたり信頼性の点で問題が生じるなどの欠点があった。
In the above-mentioned conventional electrode structure, titanium is in contact with the interface with the semiconductor. Therefore, when the FET is used in an active state for a long time, an interaction occurs between titanium and the semiconductor. Therefore, there have been drawbacks such as fluctuations in the characteristics of FETs and problems in reliability.

【0006】また、従来の電極構造では、白金をバリア
メタルとして用いていたが、白金の蒸着には他の金属の
場合より高温度の加熱あるいは高エネルギーの電子ビー
ムが必要となるため、安定した成膜が困難で、再現性よ
く歩留り高く形成することが困難であった。
In the conventional electrode structure, platinum is used as a barrier metal. However, since platinum deposition requires heating at a higher temperature or a higher energy electron beam than in the case of other metals, it is stable. Film formation is difficult, and it is difficult to form a film with high reproducibility and high yield.

【0007】さらに、多層構造を構成する層に白金が含
まれると、積層された白金層の幅が下層電極の幅より細
くなる傾向がありその上に幅の狭い金層が成長すること
になるため、T字状の電極を形成した場合に、図12に
示すように、上層金属と下層金属が密着して形成されな
いという問題が起こる。そのため、電極の機械的強度が
不足する外、ゲート抵抗が高くなり所望の高周波特性が
得られないなどの問題が生じていた。
Further, when platinum is contained in the layers constituting the multilayer structure, the width of the laminated platinum layer tends to be narrower than the width of the lower electrode, and a narrow gold layer grows thereon. Therefore, when the T-shaped electrode is formed, there is a problem that the upper metal and the lower metal are not formed in close contact as shown in FIG. Therefore, in addition to the insufficient mechanical strength of the electrode, there have been problems such as an increase in gate resistance and a failure in obtaining desired high-frequency characteristics.

【0008】したがって、本発明の目的は、半導体装置
の長期信頼性を確保することができるとともに、高周波
特性を劣化させることのない電極構造を、安定して歩留
り高く形成しうるようにすることである。
Accordingly, an object of the present invention is to make it possible to secure long-term reliability of a semiconductor device and to stably form an electrode structure which does not deteriorate high-frequency characteristics with a high yield. is there.

【0009】[0009]

【課題を解決するための手段】上記の目的を達成するた
めの本発明による電界効果トランジスタの多層金属ショ
ットキー性電極は、III−V族化合物半導体上に、モ
リブデン(Mo)膜を下層としチタン(Ti)膜を上層
とする積層膜が1乃至複数層が形成され、その上に良導
電性金属層が形成されているものであって、最下層のモ
リブデン層の膜厚が10nmであることを特徴とするも
のである。
In order to achieve the above object, a multilayer metal Schottky electrode of a field effect transistor according to the present invention comprises a group III-V compound semiconductor on which a molybdenum (Mo) film is formed as a lower layer and a titanium layer is formed. One or more laminated films having a (Ti) film as an upper layer are formed, a good conductive metal layer is formed thereon, and the thickness of the lowermost molybdenum layer is 10 nm. It is characterized by the following.

【0010】[0010]

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。ここでは、例としてガリウ
ム・砒素(GaAs)上のゲート電極構造について説明
するが、これに限るものではなく、III-V族化合物半導
体素子に用いる電極であれば半導体材料を問わず、また
格子整合系、歪系のいずれの場合であっても適用するこ
とができる。
Next, embodiments of the present invention will be described with reference to the drawings. Here, a gate electrode structure on gallium arsenide (GaAs) will be described as an example. However, the present invention is not limited to this, and any electrode may be used for a III-V group compound semiconductor device, regardless of the semiconductor material and lattice matching. The present invention can be applied to any of the system and the strain system.

【0011】図1は、本発明の実施の形態を説明するた
めのショットキー性電極の断面図である。この構造の電
極を形成するには、まず、GaAsショットキーコンタ
クト層11上にフォトレジストを塗布する。次に、縮小
投影法や電子線露光法を用いてフォトレジスト膜に開口
部を形成する。その後、電子ビーム蒸着法等の成膜法を
用いて、モリブデン層12、チタン層13、アルミニウ
ム層14を順次連続的に全面的に被着する。次に、フォ
トレジストを除去するとともにその上の不要の金属膜を
リフトオフすれば、開口部に所望の形状の電極が形成さ
れる。
FIG. 1 is a cross-sectional view of a Schottky electrode for describing an embodiment of the present invention. In order to form an electrode having this structure, first, a photoresist is applied on the GaAs Schottky contact layer 11. Next, an opening is formed in the photoresist film using a reduction projection method or an electron beam exposure method. Thereafter, a molybdenum layer 12, a titanium layer 13, and an aluminum layer 14 are sequentially and entirely deposited by using a film forming method such as an electron beam evaporation method. Next, by removing the photoresist and lifting off the unnecessary metal film thereon, an electrode having a desired shape is formed in the opening.

【0012】本発明によるショットキー性電極の特徴的
な点は次の2点である。 半導体層と接触しこれとショットキーコンタクトを形
成する金属が膜厚10nmのモリブデンであること。 白金を用いていないこと。
The Schottky electrode according to the present invention has the following two features. The metal that contacts the semiconductor layer and forms a Schottky contact therewith is molybdenum with a thickness of 10 nm . Do not use platinum.

【0013】本発明による電界効果トランジスタのショ
ットキー性電極は、さらに次のような実施の形態を採り
うる。 良導電性金属膜としてアルミニウム層に代え、金層
を用いる。 良導電性金属膜の上に上層に形成される金属層との
密着性を向上させるためのチタン層を形成する。 モリブデン層とチタン層との積層膜を2層乃至それ
以上に積層する。 良導電性金属とその下層のチタン膜との間にモリブ
デン層のようなバリアメタル層を介在させる。 T字状開口を有するフォトレジスト膜を用い、リフ
トオフ法により電極を形成する。
The Schottky electrode of the field-effect transistor according to the present invention can adopt the following embodiments. A gold layer is used as the good conductive metal film instead of the aluminum layer. A titanium layer is formed on the good conductive metal film to improve the adhesion with the metal layer formed thereon. Two or more stacked films of a molybdenum layer and a titanium layer are stacked. A barrier metal layer such as a molybdenum layer is interposed between the good conductive metal and the titanium film thereunder. An electrode is formed by a lift-off method using a photoresist film having a T-shaped opening.

【0014】上記のようにして形成された多層電極で
は、GaAsショットキーコンタクト層11とモリブデ
ン層12とが活性状態でも相互反応を起こさないため、
長期に安定したショットキーコンタクトが確保される。
その上、多層構造中に白金が含まれていないため、製造
が容易で再現性よく歩留まり高く形成することが可能に
なる。さらに、白金を用いていないことにより、T字状
の電極を形成した際に、電極細りが発生しないため、上
層と下層の密着性が悪化することがなくなり、デバイス
の高周波特性を劣化させることがなくなる。
In the multilayer electrode formed as described above, the GaAs Schottky contact layer 11 and the molybdenum layer 12 do not react with each other even in the active state.
A long-term stable Schottky contact is secured.
In addition, since platinum is not contained in the multilayer structure, it is easy to manufacture and can be formed with high reproducibility and high yield. Furthermore, since platinum is not used, when the T-shaped electrode is formed, the electrode does not become thin, so that the adhesion between the upper layer and the lower layer does not deteriorate, and the high-frequency characteristics of the device can be deteriorated. Disappears.

【0015】[0015]

【実施例】以下、本発明の実施例について図面を参照し
て説明する。 [第1の実施例]図1は、第1の実施例の断面構造を示
す。図1に示すように、GaAsショットキーコンタク
ト層11上に、電子ビーム蒸着法により、膜厚10nm
のモリブデン層12、膜厚20nmのチタン層13、さ
らに膜厚420nmのアルミニウム層14を順次形成し
た。この積層膜はフォトレジストを用いたリフトオフ法
によりパターニングした。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a cross-sectional structure of a first embodiment. As shown in FIG. 1, a film thickness of 10 nm is formed on the GaAs Schottky contact layer 11 by an electron beam evaporation method.
, A titanium layer 13 having a thickness of 20 nm, and an aluminum layer 14 having a thickness of 420 nm. This laminated film was patterned by a lift-off method using a photoresist.

【0016】[第2の実施例]図2は、本発明の第2の
実施例を示す断面図である。同図に示すように、GaA
sショットキーコンタクト層21上に、電子ビーム蒸着
法を用いて、膜厚10nmのモリブデン層22、膜厚2
0nmのチタン層23、膜厚400nmのアルミニウム
層24および膜厚20nmのチタン層25を順次連続的
に成膜し、リフトオフ法を用いてパターニングした。
[Second Embodiment] FIG. 2 is a sectional view showing a second embodiment of the present invention. As shown in FIG.
On the Schottky contact layer 21, a 10-nm thick molybdenum layer 22 and a 2
A 0-nm-thick titanium layer 23, a 400-nm-thick aluminum layer 24, and a 20-nm-thick titanium layer 25 were successively formed and patterned by a lift-off method.

【0017】[第3の実施例]図3は、本発明の第3の
実施例を示す断面図である。同図に示すように、GaA
sショットキーコンタクト層31上に、電子ビーム蒸着
法を用いて、モリブデン層32を10nmの膜厚に、チ
タン層33を20nmの膜厚に、バリアメタル層として
のモリブデン層34を10nmの膜厚に、良導電性金属
層としての金層35を410nmの膜厚に順次連続的に
成膜し、リフトオフ法によりパターニングした。
Third Embodiment FIG. 3 is a sectional view showing a third embodiment of the present invention. As shown in FIG.
On the Schottky contact layer 31, the molybdenum layer 32 is formed to a thickness of 10 nm, the titanium layer 33 is formed to a thickness of 20 nm, and the molybdenum layer 34 as a barrier metal layer is formed to a thickness of 10 nm by using an electron beam evaporation method. Then, a gold layer 35 as a good conductive metal layer was successively formed to a thickness of 410 nm sequentially and patterned by a lift-off method.

【0018】[第4の実施例]図4は、本発明の第4の
実施例を示す断面図である。同図に示すように、GaA
sショットキーコンタクト層41上に、電子ビーム蒸着
法を用いて、モリブデン層42を10nmの膜厚に、チ
タン層43を20nmの膜厚に、バリアメタル層として
のモリブデン層44を20nmの膜厚に、良導電性金属
層としての金層45を380nmの膜厚に、密着層とし
てのチタン層46を20nmの膜厚に順次連続的に成膜
し、リフトオフ法によりパターニングした。
[Fourth Embodiment] FIG. 4 is a sectional view showing a fourth embodiment of the present invention. As shown in FIG.
On the Schottky contact layer 41, a molybdenum layer 42 is formed to a thickness of 10 nm, a titanium layer 43 is formed to a thickness of 20 nm, and a molybdenum layer 44 as a barrier metal layer is formed to a thickness of 20 nm by electron beam evaporation. Then, a gold layer 45 as a good conductive metal layer was successively formed to a thickness of 380 nm and a titanium layer 46 as an adhesion layer was successively formed to a thickness of 20 nm, and patterned by a lift-off method.

【0019】[第5の実施例]図5は、本発明の第5の
実施例を示す断面図である。同図に示すように、GaA
sショットキーコンタクト層51上に、電子ビーム蒸着
法を用いて、膜厚10nmのモリブデン層52、膜厚1
0nmのチタン層53、膜厚10nmのモリブデン層5
4、膜厚10nmのチタン層55および膜厚410nm
のアルミニウム層56を順次連続的に成膜し、リフトオ
フ法を用いてパターニングした。
[Fifth Embodiment] FIG. 5 is a sectional view showing a fifth embodiment of the present invention. As shown in FIG.
On the Schottky contact layer 51, a 10 nm-thick molybdenum layer 52 was formed by using an electron beam evaporation method.
0 nm titanium layer 53, 10 nm thick molybdenum layer 5
4. Titanium layer 55 having a thickness of 10 nm and a thickness of 410 nm
Was successively formed into a film and patterned by a lift-off method.

【0020】この構造の電極では、一回の蒸着に必要な
モリブデンの厚さを薄くすることができるため、成膜が
より容易になりプロセスの安定化を図ることができる。
この実施例においては(モリブデン、チタン)を2単位
としたが、これに限るものではなく、所望の単位だけく
りかえすことが可能である。
In the electrode having this structure, the thickness of molybdenum required for one vapor deposition can be reduced, so that the film can be more easily formed and the process can be stabilized.
In this embodiment, (molybdenum, titanium) is two units, but the present invention is not limited to this, and it is possible to repeat a desired unit.

【0021】[第6の実施例]図6は、本発明の第6の
実施例を示す断面図である。同図に示すように、GaA
sショットキーコンタクト層61上に、電子ビーム蒸着
法を用いて、膜厚10nmのモリブデン層62、膜厚1
0nmのチタン層63、膜厚10nmのモリブデン層6
4、膜厚10nmのチタン層65、膜厚390nmのア
ルミニウム層66および膜厚20nmのチタン層67を
順次連続的に成膜し、リフトオフ法を用いてパターニン
グした。
[Sixth Embodiment] FIG. 6 is a sectional view showing a sixth embodiment of the present invention. As shown in FIG.
On the Schottky contact layer 61, a 10 nm-thick molybdenum layer 62 and a 1-nm thick
0 nm titanium layer 63, 10 nm thick molybdenum layer 6
4. A 10-nm-thick titanium layer 65, a 390-nm-thick aluminum layer 66, and a 20-nm-thick titanium layer 67 were successively formed and patterned by a lift-off method.

【0022】[第7の実施例]図7は、本発明の第7の
実施例を示す断面図である。同図に示すように、GaA
sショットキーコンタクト層71上に、電子ビーム蒸着
法を用いて、膜厚10nmのモリブデン層72、膜厚1
0nmのチタン層73、膜厚10nmのモリブデン層7
4、膜厚10nmのチタン層75を積層した後、続いて
バリアメタル層としてのモリブデン層76を10nmの
膜厚に、良導電性金属層としての金層77を400nm
の膜厚に順次連続的に成膜し、リフトオフ法によりパタ
ーニングした。
FIG. 7 is a sectional view showing a seventh embodiment of the present invention. As shown in FIG.
A 10-nm-thick molybdenum layer 72 and a 1-nm-thick
0 nm titanium layer 73, 10 nm thick molybdenum layer 7
4. After laminating a titanium layer 75 having a thickness of 10 nm, a molybdenum layer 76 as a barrier metal layer is formed to a thickness of 10 nm, and a gold layer 77 as a good conductive metal layer is formed to a thickness of 400 nm.
The film was successively formed to have a film thickness of, and was patterned by a lift-off method.

【0023】[第8の実施例]図8は、本発明の第8の
実施例を示す断面図である。同図に示すように、GaA
sショットキーコンタクト層81上に、電子ビーム蒸着
法を用いて、膜厚10nmのモリブデン層82、膜厚1
0nmのチタン層83、膜厚10nmのモリブデン層8
4、膜厚10nmのチタン層85を積層した後、続いて
バリアメタル層としてのモリブデン層86を10nmの
膜厚に、良導電性金属層としての金層87を380nm
の膜厚に、密着層としてのチタン層88を20nmの膜
厚に順次連続的に成膜し、リフトオフ法によりパターニ
ングした。
[Eighth Embodiment] FIG. 8 is a sectional view showing an eighth embodiment of the present invention. As shown in FIG.
A 10-nm thick molybdenum layer 82 and a 1-nm thick
0 nm titanium layer 83, 10 nm thick molybdenum layer 8
4. After laminating a 10 nm-thick titanium layer 85, a molybdenum layer 86 as a barrier metal layer is formed to a thickness of 10 nm, and a gold layer 87 as a good conductive metal layer is formed to 380 nm.
Then, a titanium layer 88 as an adhesion layer was sequentially formed into a film having a thickness of 20 nm to a thickness of 20 nm, and was patterned by a lift-off method.

【0024】[第9の実施例]図9は、本発明の第9の
実施例を示す断面図である。GaAsショットキーコン
タクト層91上に、フォトリソグラフィ法により、T字
状の開口を有するフォトレジスト膜(図示なし)を形成
した後、電子ビーム蒸着法を用いて、モリブデン、チタ
ン、モリブデン、金をそれぞれ10nm、20nm、1
0nm、410nmの膜厚に堆積した。次に、フォトレ
ジストとともに不要の金属膜を除去して、モリブデン層
92、96、チタン層93、97、モリブデン層94、
98、金層95、99からなるショットキー性電極を形
成した。上記のように形成した電極では、上層と下層の
金属層の密着性はよく、低抵抗のゲート電極を形成する
ことができた。
[Ninth Embodiment] FIG. 9 is a sectional view showing a ninth embodiment of the present invention. After a photoresist film (not shown) having a T-shaped opening is formed on the GaAs Schottky contact layer 91 by photolithography, molybdenum, titanium, molybdenum, and gold are respectively deposited by electron beam evaporation. 10 nm, 20 nm, 1
It deposited to a film thickness of 0 nm and 410 nm. Next, the unnecessary metal film is removed together with the photoresist, and the molybdenum layers 92 and 96, the titanium layers 93 and 97, the molybdenum layer 94,
A Schottky electrode composed of 98 and gold layers 95 and 99 was formed. In the electrode formed as described above, the adhesion between the upper and lower metal layers was good, and a low-resistance gate electrode could be formed.

【0025】[0025]

【発明の効果】以上説明したように、本発明によれば、
III −V族化合物半導体の電極構造として、半導体界面
にモリブデンが導入されているために、金属−半導体間
の相互反応が抑制されるため信頼性の高いデバイスが得
られる。また、蒸着温度が高い白金をバリヤ層として含
まないために、プロセスが容易で再現性および歩留まり
の向上を図ることができる。さらに、白金を含まないた
め、白金を含んだ電極構造においてみられた電極幅の減
少がなく、T字型の電極の場合に上層と下層の金属層の
密着性を確保することが可能となる。したがって、低抵
抗な微細電極構造の作製が可能となり、FETの高周波
特性の劣化を防ぐことができる。
As described above, according to the present invention,
As the electrode structure of the III-V compound semiconductor, molybdenum is introduced at the semiconductor interface, so that a metal-semiconductor interaction is suppressed, so that a highly reliable device can be obtained. Further, since platinum having a high deposition temperature is not included as a barrier layer, the process is easy, and reproducibility and yield can be improved. Furthermore, since platinum is not contained, there is no decrease in the electrode width seen in the electrode structure containing platinum, and in the case of a T-shaped electrode, it is possible to secure the adhesion between the upper and lower metal layers. . Therefore, a low-resistance microelectrode structure can be manufactured, and deterioration of the high-frequency characteristics of the FET can be prevented.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態および第1の実施例を説明
するための断面図。
FIG. 1 is a cross-sectional view for explaining an embodiment of the present invention and a first example.

【図2】本発明の第2の実施例を説明するための断面
図。
FIG. 2 is a sectional view for explaining a second embodiment of the present invention.

【図3】本発明の第3の実施例を説明するための断面
図。
FIG. 3 is a sectional view for explaining a third embodiment of the present invention.

【図4】本発明の第4の実施例を説明するための断面
図。
FIG. 4 is a sectional view for explaining a fourth embodiment of the present invention.

【図5】本発明の第5の実施例を説明するための断面
図。
FIG. 5 is a sectional view for explaining a fifth embodiment of the present invention.

【図6】本発明の第6の実施例を説明するための断面
図。
FIG. 6 is a sectional view for explaining a sixth embodiment of the present invention.

【図7】本発明の第7の実施例を説明するための断面
図。
FIG. 7 is a sectional view for explaining a seventh embodiment of the present invention.

【図8】本発明の第8の実施例を説明するための断面
図。
FIG. 8 is a sectional view for explaining an eighth embodiment of the present invention.

【図9】本発明の第9の実施例を説明するための断面
図。
FIG. 9 is a sectional view for explaining a ninth embodiment of the present invention.

【図10】第1の従来例を示す断面図。FIG. 10 is a sectional view showing a first conventional example.

【図11】第2の従来例を示す断面図。FIG. 11 is a sectional view showing a second conventional example.

【図12】第3の従来例を示す断面図。FIG. 12 is a sectional view showing a third conventional example.

【符号の説明】[Explanation of symbols]

11、21、31、41、51、61、71、81、9
1、101、111、121 GaAsショットキーコ
ンタクト層 12、22、32、34、42、44、52、54、6
2、64、72、74、76、82、84、86、9
2、94、96、98 モリブデン層 13、23、25、33、43、46、53、55、6
3、65、67、73、75、83、85、88、9
3、97、102、112、122、125 チタン層 14、24、56、66、113 アルミニウム層 35、45、77、87、95、99、104、12
4、127 金層 103、123、126 白金層
11, 21, 31, 41, 51, 61, 71, 81, 9
1, 101, 111, 121 GaAs Schottky contact layers 12, 22, 32, 34, 42, 44, 52, 54, 6
2, 64, 72, 74, 76, 82, 84, 86, 9
2, 94, 96, 98 Molybdenum layers 13, 23, 25, 33, 43, 46, 53, 55, 6
3, 65, 67, 73, 75, 83, 85, 88, 9
3, 97, 102, 112, 122, 125 Titanium layer 14, 24, 56, 66, 113 Aluminum layer 35, 45, 77, 87, 95, 99, 104, 12
4,127 gold layer 103,123,126 platinum layer

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平1−319974(JP,A) 特開 平2−226770(JP,A) 特開 平6−84967(JP,A) 特開 昭54−127280(JP,A) 実開 昭60−181058(JP,U) (58)調査した分野(Int.Cl.6,DB名) H01L 21/28 - 21/288 H01L 21/44 - 21/445 H01L 29/40 - 29/51 H01L 29/872──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-1-319974 (JP, A) JP-A-2-226770 (JP, A) JP-A-6-84967 (JP, A) JP-A-54-1979 127280 (JP, A) Japanese Utility Model 60-181058 (JP, U) (58) Fields investigated (Int. Cl. 6 , DB name) H01L 21/28-21/288 H01L 21/44-21/445 H01L 29/40-29/51 H01L 29/872

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】III−V族化合物半導体層上に、モリブ
デン(Mo)層を下層としチタン(Ti)層を上層とす
る積層膜が1乃至複数層が形成され、その上に良導電性
金属層が形成されている電解効果トランジスタの多層金
属ショットキー性電極であって、最下層のモリブデン層
の膜厚が10nmであることを特徴とする多層金属ショ
ットキー性電極。
1. A multi-layered film having a molybdenum (Mo) layer as a lower layer and a titanium (Ti) layer as an upper layer is formed on a group III-V compound semiconductor layer. A multilayer metal Schottky electrode of a field effect transistor having a layer formed thereon, wherein the lowermost molybdenum layer has a thickness of 10 nm .
【請求項2】前記良導電性金属層がアルミニウム(A
l)または金(Au)により形成されていることを特徴
とする請求項1記載の多層金属ショットキー性電極。
2. The method according to claim 1, wherein said highly conductive metal layer is made of aluminum (A).
2. The multilayer metal Schottky electrode according to claim 1, wherein the electrode is made of 1) or gold (Au).
【請求項3】前記良導電性金属層上に密着層となるチタ
ン層が形成されていることを特徴とする請求項1記載の
多層金属ショットキー性電極。
3. The multilayer metal Schottky electrode according to claim 1, wherein a titanium layer serving as an adhesion layer is formed on said good conductive metal layer.
【請求項4】前記積層膜と前記良導電性金属層との間に
バリアメタル層が形成されていることを特徴とする請求
項1記載の多層金属ショットキー性電極。
4. The multilayer metal Schottky electrode according to claim 1, wherein a barrier metal layer is formed between said laminated film and said good conductive metal layer.
【請求項5】前記バリアメタル層がモリブデン層である
ことを特徴とする請求項4記載の多層金属ショットキー
性電極。
5. The multilayer metal Schottky electrode according to claim 4, wherein said barrier metal layer is a molybdenum layer.
JP7224538A 1995-08-10 1995-08-10 Multi-layer metal Schottky electrode Expired - Fee Related JP2863780B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7224538A JP2863780B2 (en) 1995-08-10 1995-08-10 Multi-layer metal Schottky electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7224538A JP2863780B2 (en) 1995-08-10 1995-08-10 Multi-layer metal Schottky electrode

Publications (2)

Publication Number Publication Date
JPH0955517A JPH0955517A (en) 1997-02-25
JP2863780B2 true JP2863780B2 (en) 1999-03-03

Family

ID=16815377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7224538A Expired - Fee Related JP2863780B2 (en) 1995-08-10 1995-08-10 Multi-layer metal Schottky electrode

Country Status (1)

Country Link
JP (1) JP2863780B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359411A (en) * 2001-05-31 2002-12-13 Sanken Electric Co Ltd Semiconductor device and manufacturing method therefor
US7436039B2 (en) * 2005-01-06 2008-10-14 Velox Semiconductor Corporation Gallium nitride semiconductor device
JP2006294700A (en) * 2005-04-06 2006-10-26 Toshiba Corp Hetero-junction bipolar transistor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54127280A (en) * 1978-03-27 1979-10-03 Sumitomo Electric Ind Ltd Semiconductor device
JPS60181058U (en) * 1985-04-18 1985-12-02 日本電気株式会社 shot key barrier diode
JPH01319974A (en) * 1988-06-20 1989-12-26 Nec Corp Semiconductor device
JPH02226770A (en) * 1989-02-28 1990-09-10 Sony Corp Semiconductor diode
JPH0684967A (en) * 1992-08-31 1994-03-25 Nec Corp Semiconductor device

Also Published As

Publication number Publication date
JPH0955517A (en) 1997-02-25

Similar Documents

Publication Publication Date Title
JP5231719B2 (en) Method for manufacturing field effect transistor
JP3379062B2 (en) Semiconductor device and manufacturing method thereof
JPS6125227B2 (en)
JP2863780B2 (en) Multi-layer metal Schottky electrode
US5459087A (en) Method of fabricating a multi-layer gate electrode with annealing step
JP3344416B2 (en) Semiconductor device and method of manufacturing the same
TW559903B (en) Semiconductor device and method for fabricating the same
JP2605180B2 (en) Semiconductor device
JP4120748B2 (en) Method for manufacturing gate electrode and gate electrode structure
JP2621543B2 (en) Method for manufacturing compound semiconductor device
JP3326928B2 (en) Method for manufacturing field effect transistor
JPH05335348A (en) Semiconductor device
JP2790104B2 (en) Method for manufacturing field effect transistor
JP4147441B2 (en) Compound semiconductor device
JP2004014716A (en) Semiconductor device
JP3330731B2 (en) Semiconductor device and manufacturing method thereof
WO2006006529A1 (en) Nitride semiconductor device schottky electrode and manufacturing method thereof
JPS626675B2 (en)
JPS63177553A (en) Semiconductor device
JPS59232464A (en) Compound semiconductor device
JP2844994B2 (en) Method for manufacturing field effect transistor
JPH03225823A (en) Compound semiconductor device
JP3876397B2 (en) Method for manufacturing a Group III-V Group compound semiconductor device
JP2746241B2 (en) Alloy ohmic contact electrode and method of forming the same
JP3075245B2 (en) Method for manufacturing compound semiconductor

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980616

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19981020

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071218

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081218

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091218

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees