JP2862709B2 - Bandwidth control device and bandwidth control method in ATM network - Google Patents

Bandwidth control device and bandwidth control method in ATM network

Info

Publication number
JP2862709B2
JP2862709B2 JP15933491A JP15933491A JP2862709B2 JP 2862709 B2 JP2862709 B2 JP 2862709B2 JP 15933491 A JP15933491 A JP 15933491A JP 15933491 A JP15933491 A JP 15933491A JP 2862709 B2 JP2862709 B2 JP 2862709B2
Authority
JP
Japan
Prior art keywords
cell
vci
identification number
call identification
bandwidth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15933491A
Other languages
Japanese (ja)
Other versions
JPH0514388A (en
Inventor
條益 鴨井
智司 黒柳
一雄 初鹿野
竜一 武智
健 川崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP15933491A priority Critical patent/JP2862709B2/en
Publication of JPH0514388A publication Critical patent/JPH0514388A/en
Application granted granted Critical
Publication of JP2862709B2 publication Critical patent/JP2862709B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明はATM網における帯域制
装置及び帯域制御方法に関し,特にATM網の通信路
上へ送出されるセルの帯域が申告値通りに守られている
かを監視するポリシング機構を備える帯域制御装置及び
帯域制御方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a band control device and a band control method in an ATM network, and more particularly to a policing mechanism for monitoring whether a band of a cell transmitted on a communication path of the ATM network is maintained as declared. A bandwidth control device comprising:
It relates to a band control method .

【0002】ATM(Asynchronous Transfer Mode) の
通信では,一定速度の音声やデータの他に可変速度の画
像やバーストデータのような情報を扱うため,網側では
通信帯域を把握することが非常に困難である。従って,
瞬時的に申告された帯域よりも大きいトラヒックが入力
されることがある。そのため,網が過負荷状態となって
サービス品質が低下(セル廃棄など)する可能性があ
る。
In ATM (Asynchronous Transfer Mode) communication, since information such as variable-speed images and burst data is handled in addition to voice and data at a constant speed, it is very difficult for the network side to grasp the communication band. It is. Therefore,
Traffic that is larger than the instantaneously declared bandwidth may be input. As a result, the network may be overloaded and the service quality may be degraded (eg, cell discard).

【0003】このような問題に対処するために,網の入
力部にトラヒック量を監視して何らかの規制処理を行う
帯域制御を行う必要がある。
In order to cope with such a problem, it is necessary to monitor the amount of traffic at the input section of the network and perform band control for performing some kind of regulation processing.

【0004】[0004]

【従来の技術】図8は従来例1の構成である。図8にお
いて,80は入力通信路の各セルのヘッダに含まれたV
CI(各呼に対応して付与された仮想チャネル番号:Vi
rtual Channel Identifire) を識別するVCI識別手
段,81は各VCIの番号#1〜#nに対応して設けら
れたセル通過計数手段,82は各VCIに対応する呼に
ついて予め申告された帯域(例えば,ピーク値)に対応
するセル数の値(一定時間内のセル数)を保持する申告
計数保持手段,83は比較手段,84は論理和手段,8
5は廃棄手段である。
2. Description of the Related Art FIG. In FIG. 8, reference numeral 80 denotes V included in the header of each cell of the input communication path.
CI (virtual channel number assigned to each call: Vi
VCI identification means for identifying a virtual channel identifier (RFC), reference numeral 81 denotes a cell passage counting means provided corresponding to each VCI number # 1 to #n, and reference numeral 82 denotes a band previously declared for a call corresponding to each VCI (for example, , A peak value), a report count holding means for holding the value of the number of cells (the number of cells in a given time), 83 a comparing means, 84 a logical sum means, 8
Reference numeral 5 denotes a disposal unit.

【0005】動作を説明すると,入力通信路上に複数の
呼のセルが多重化されて入力すると,VCI識別手段8
0において各セルのVCIが識別され,識別されたVC
Iに対応する出力(VCI#1〜#n)を発生する。こ
れにより,出力が供給された各VCI番号毎のセル通過
計数手段81が計数を行う。各VCIに対応するセル通
過計数手段81の一定時間内の計数値(これをAとす
る)と,申告計数保持手段82に設定された申告数(こ
れをBとする)は比較手段83で比較され,Aの値がB
の値をオーバすると,そのVCIを表示する出力が発生
し,論理和手段84から廃棄手段85に対してこのVC
Iを持つセルを廃棄する指示が与えられる。これにより
廃棄手段は,該当VCIを持つセルを廃棄して出力通信
路へ送出しない。
In operation, when cells of a plurality of calls are multiplexed and input on an input communication path, the VCI identification means 8
0, the VCI of each cell is identified and the identified VC
The outputs (VCI # 1 to #n) corresponding to I are generated. As a result, the cell passage counting means 81 counts for each VCI number to which the output is supplied. The comparing means 83 compares the count value (referred to as A) of the cell passage counting means 81 corresponding to each VCI within a predetermined time with the number of reports (referred to as B) set in the declared count holding means 82. And the value of A is B
Is exceeded, an output indicating the VCI is generated.
An instruction is provided to discard the cell with I. As a result, the discarding unit discards the cell having the corresponding VCI and does not transmit the cell to the output communication path.

【0006】次に図9に示す従来例2の構成を説明す
る。図9の,90は帯域監視手段,91はマーク付加手
段,92はATM網である。この従来例2は,マークド
セル(marked cell)方式と称され,帯域監視手段90
は,上記従来例1と同様に入力通信路上のセルをVCI
毎に一定時間内の到着数を計数し,各VCI毎の申告値
(制御部より入力する)と比較して到着セル数が申告値
をオーバすると,該当VCIが違反したことをマーク付
加手段91に指示する。これにより,マーク付加手段9
1は,該当VCIを持つセルに対しマーク(例えば,ヘ
ッダ内の予め決められた特定ビットに“1”を設定)を
付して,ATM網92に送出する。ATM網92では,
網内において輻輳が発生するとマークが付されたセルを
優先的に廃棄する処理を行う。
Next, the configuration of the conventional example 2 shown in FIG. 9 will be described. In FIG. 9, 90 is a band monitoring means, 91 is a mark adding means, and 92 is an ATM network. This prior art 2 is called a marked cell method, and the bandwidth monitoring means 90
Converts the cells on the input communication path to the VCI
The number of arrivals within a certain period of time is counted every time, and when the number of arriving cells exceeds the declared value as compared with the declared value (input from the control unit) for each VCI, a mark adding means 91 that the corresponding VCI has been violated. To instruct. Thereby, the mark adding means 9
1 attaches a mark (for example, "1" is set to a predetermined specific bit in the header) to the cell having the corresponding VCI, and sends the cell to the ATM network 92. In the ATM network 92,
When congestion occurs in the network, a process for preferentially discarding the marked cells is performed.

【0007】[0007]

【発明が解決しようとする課題】上記した従来例1の方
式では,一定時間内のセルの到着数を監視していたため
平均的なトラヒックの変動にしか対応できず,瞬時的に
トラヒックが増大した場合には制御できないという問題
があった。
In the system of the prior art 1 described above, the number of cells arriving within a certain period of time is monitored, so that it can cope only with average traffic fluctuations, and the traffic increases instantaneously. In that case, there was a problem that control was impossible.

【0008】従来例2の方式では,平均的には帯域が守
られているにも関わらず何らかの影響で瞬時的にバース
ト性が増大したセルの場合,ポリシング制御部から出力
するセルのトラヒック特性は何ら変化しないためATM
網でセルが廃棄されてサービス品質が低下するという問
題があった。
In the method of the second conventional example, in the case of a cell whose burstiness is instantaneously increased due to some influence despite the fact that the band is protected on average, the traffic characteristics of the cell output from the policing control unit are ATM because it does not change at all
There is a problem that cells are discarded in the network and service quality deteriorates.

【0009】本発明は瞬時的にトラヒックが増大したセ
ルに対してセル廃棄を少なくすると共に申告された帯域
を越えないように制御することができるATM網におけ
る帯域制御装置及び帯域制御方法を提供することを目的
とする。
The present invention provides a band control device and a band control method in an ATM network capable of controlling a cell whose traffic has increased instantaneously so as to reduce cell discard and not to exceed a declared band. The purpose is to:

【0010】[0010]

【課題を解決するための手段】図1は本発明の原理構成
図,図2は読出し制御手段の第1の原理構成図,図3は
読出し制御手段の第2の原理構成図である。
FIG. 1 is a block diagram showing the principle of the present invention, FIG. 2 is a block diagram showing a first principle of read control means, and FIG. 3 is a block diagram showing a second principle of read control means.

【0011】図1において,1はセルをVCIに応じて
分離するセル分離手段,2は各VCIに対応して設けら
れたセル蓄積手段,3はセル蓄積手段2に蓄積可能なセ
ル数が設定される最大セル蓄積量設定手段,4はセル多
重手段,5は申告帯域に応じてセル蓄積手段からのセル
を読出す読出し制御手段である。
In FIG. 1, 1 is a cell separating means for separating cells according to VCI, 2 is a cell storing means provided corresponding to each VCI, and 3 is the number of cells which can be stored in the cell storing means 2. The maximum cell storage amount setting means, 4 is a cell multiplexing means, and 5 is a read control means for reading cells from the cell storage means according to the declared band.

【0012】また,図2,図3において,20は選択番
号蓄積手段,21は周期カウンタ,22はランダムカウ
ンタを表す。本発明は入力セルをVCI毎に設けられた
セル蓄積手段に各VCIのセルを蓄積し,その際最大セ
ル蓄積量設定手段に設定されたセル量以上のセルは廃棄
する一方で,各セル蓄積手段に蓄積したセルはそれぞれ
のVCIの申告帯域に対応した周期で読み出すものであ
る。
In FIGS. 2 and 3, reference numeral 20 denotes a selection number storage means, reference numeral 21 denotes a period counter, and reference numeral 22 denotes a random counter. According to the present invention, the cells of each VCI are stored in the cell storage means provided for each VCI. At this time, cells larger than the cell amount set in the maximum cell storage amount setting means are discarded, while each cell storage is discarded. The cells stored in the means are read out at a cycle corresponding to the declared bandwidth of each VCI.

【0013】[0013]

【作用】図1において入力通信路からのセルはセル分離
手段1に入力してセルのヘッダに設定されたVCIの番
号に応じて分離され,各VCIに対応する各セル蓄積手
段2に蓄積される。各セル蓄積手段2はFIFO(Firs
t In First Out) 型のメモリで構成され一定容量を持
ち, 蓄積されたデータはセル多重手段4により選択され
た1つのセル蓄積手段2の先頭のセルを読出すと,次の
タイミングでは他のセル蓄積手段2が選択され,その中
の先頭のセルを読出すことにより出力通信路に多重化し
て出力される。
In FIG. 1, cells from an input communication path are input to a cell separating means 1 and separated according to a VCI number set in a cell header, and are stored in each cell storing means 2 corresponding to each VCI. You. Each cell storage means 2 is provided with a FIFO (Firs
t In First Out) type memory having a fixed capacity and storing the data, when the head cell of one cell storage means 2 selected by the cell multiplexing means 4 is read out, the other cell is read at the next timing. The cell storage means 2 is selected, and the first cell in the cell storage means 2 is read and multiplexed on the output communication path and output.

【0014】読出しは読出し制御手段5により行われ,
読出し制御手段5には予め各VCI(呼)に対して予め
申告された帯域申告値に対応するデータが制御部(図示
せず)から設定されており,各タイミング毎に読出し制
御手段5からセル蓄積手段2を選択する信号が発生する
と,対応するセル蓄積手段2からセルが読出される。
Reading is performed by reading control means 5,
Data corresponding to the declared bandwidth value declared in advance for each VCI (call) is set in the read control means 5 from a control unit (not shown). When a signal for selecting the storage means 2 is generated, a cell is read from the corresponding cell storage means 2.

【0015】このように各VCIに応じてそれぞれの申
告帯域に対応した割合の周期で各セル蓄積手段2を読出
すことにより,出力通信路には各VCIのセルが申告帯
域内の速度で且つバースト的なセルを平滑化して出力す
ることができる。
As described above, by reading each cell storage means 2 at a period corresponding to each declared band according to each VCI, the cells of each VCI are placed on the output communication path at the speed within the declared band and at the same time. Burst-like cells can be smoothed and output.

【0016】図1には各セル蓄積手段2に対応して最大
セル蓄積量設定手段3が設けられている。この最大セル
蓄積量設定手段3には,制御部から各VCI毎に申告さ
れた帯域申告値に応じたセル蓄積手段2に蓄積格納なセ
ル数(最大値)を設定してセル蓄積量を制御可能にする
場合に使用する。この最大セル蓄積量設定手段3から最
大値がセル蓄積手段2に供給されると,セル蓄積手段2
は蓄積されたセル数が最大値に達するとそれ以上のセル
が入力されても蓄積を行わない(セル廃棄)。このた
め,バースト的に瞬間的にセルが多数到着してもこの段
階で抑制することができる。
In FIG. 1, a maximum cell storage amount setting means 3 is provided corresponding to each cell storage means 2. The maximum cell accumulation amount setting means 3 controls the cell accumulation amount by setting the number of cells (maximum value) which can be accumulated and stored in the cell accumulation means 2 according to the bandwidth declaration value declared for each VCI from the control unit. Used to make it possible. When the maximum value is supplied from the maximum cell storage amount setting means 3 to the cell storage means 2, the cell storage means 2
When the number of stored cells reaches the maximum value, no storage is performed even if more cells are input (cell discarding). For this reason, even if a large number of cells arrive instantaneously in a burst, it can be suppressed at this stage.

【0017】図2に示す読出し制御手段(図1の5)の
第1の原理構成を説明する。制御部から,選択番号蓄積
手段20の各アドレスに,VCIの番号(またはセル蓄
積手段2の番号)のデータが書き込まれる。このデータ
は,各セル蓄積手段2に蓄積される各VCIの申告帯域
に比例した個数だけ均等な間隔をおいたアドレスに格納
される。選択番号蓄積手段20は,周期カウンタ21の
カウント値を読出しアドレスとして読出され,読出され
たデータはセル多重手段4へ供給される。この例では,
選択番号蓄積手段20の各アドレスは周期カウンタ21
によりアドレスの順に読出される。
The first principle configuration of the read control means (5 in FIG. 1) shown in FIG. 2 will be described. The control unit writes the data of the VCI number (or the number of the cell storage unit 2) to each address of the selection number storage unit 20. This data is stored at addresses evenly spaced by the number proportional to the declared bandwidth of each VCI stored in each cell storage means 2. The selection number storage means 20 reads the count value of the cycle counter 21 as a read address, and supplies the read data to the cell multiplexing means 4. In this example,
Each address of the selection number storage means 20 is stored in the cycle counter 21.
Are read in the order of addresses.

【0018】次に図3に示す読出し制御手段の第2の原
理構成を説明する。図3の選択番号蓄積手段20は,上
記図2の第1の原理構成と同様に各アドレスにVCIの
番号(またはセル蓄積手段2の番号)のデータが制御部
から書き込まれるが,書き込み位置は任意である(均等
間隔にする必要がない)。このデータを読み出すアドレ
スはランダムカウンタ22から発生する。このため,選
択番号蓄積手段20の書き込みアドレスの位置に関係の
無い順にセル蓄積手段2の読み出しが行われる。
Next, a second principle configuration of the read control means shown in FIG. 3 will be described. The selection number accumulating means 20 of FIG. 3 writes the data of the VCI number (or the number of the cell accumulating means 2) at each address from the control unit as in the first principle configuration of FIG. Optional (need not be evenly spaced). The address from which this data is read is generated from the random counter 22. Therefore, reading from the cell storage means 2 is performed in an order irrespective of the position of the write address of the selection number storage means 20.

【0019】[0019]

【実施例】図4は実施例1の構成図,図5は実施例2の
構成図,図6はFIFOの構成例,図7はATM網にお
ける本発明が適用される部分を示す図である。
4 is a block diagram of the first embodiment, FIG. 5 is a block diagram of the second embodiment, FIG. 6 is a configuration example of a FIFO, and FIG. 7 is a diagram showing a portion of an ATM network to which the present invention is applied. .

【0020】図4の実施例1の構成では入力通信路が8
Mbps(メガビット・パー・セコンド)の帯域を持つ
ものとし,入力通信路上にVCIが1番(#1で表示)
のセル(申告帯域が4Mbps)と,VCIが4番(#
4)のセル(申告帯域が1Mbps)が現在入力されて
いるものとする。
In the configuration of the first embodiment shown in FIG.
It has a bandwidth of Mbps (megabit per second), and the VCI is the first on the input communication path (indicated by # 1)
Cell (declared bandwidth is 4 Mbps) and VCI is 4th (#
It is assumed that the cell of 4) (report bandwidth is 1 Mbps) is currently input.

【0021】図4において,40はVCI抽出部,41
はデコーダ,42は各VCI毎に設けられセル蓄積用の
バッファであるFIFO(書き込みと読み出しを同時に
行う2ポートメモリ),43は各FIFOに対応してセ
ル蓄積量のしきい値(セル蓄積量の最大値)が設定され
るしきい値設定部,44はセルを多重化するセレクタ,
45はデコーダ,46はセレクタにおける選択動作を制
御するデータが格納されたRAM(Random Access Memo
ry) ,47は8周期カウンタである。なお,RAMは8
個のアドレスに対応するデータ蓄積容量を持つ。
In FIG. 4, reference numeral 40 denotes a VCI extraction unit;
Is a decoder, 42 is a FIFO (two-port memory for simultaneously performing writing and reading) which is provided for each VCI and is a buffer for cell storage, and 43 is a threshold of the cell storage amount (cell storage amount) corresponding to each FIFO. , A threshold setting unit for setting the maximum value of the cell, a selector 44 for multiplexing cells,
45 is a decoder, 46 is a RAM (Random Access Memory) storing data for controlling the selection operation in the selector.
ry) and 47 are 8-period counters. The RAM is 8
It has a data storage capacity corresponding to each address.

【0022】図4の実施例の動作を説明すると,8Mb
psの入力通信路上に申告帯域4MbpsのVCI#1
のセルと申告帯域1MbpsのVCI#4のセルが統計
多重されて入力通信路に送られくると,しかしこれらの
セルは申告値どうりの帯域で到着するとは限らない。
The operation of the embodiment shown in FIG.
VCI # 1 with a declared bandwidth of 4 Mbps on the ps input communication path
Of cells and a cell of VCI # 4 having a declared bandwidth of 1 Mbps are statistically multiplexed and sent to the input communication path. However, these cells do not always arrive in the same band as the declared value.

【0023】VCI抽出部40は入力通信路上のセルの
ヘッダからVCIを抽出してデコーダ41において識別
する。デコーダ41の識別結果に応じて対応する番号の
FIFO42が書込み駆動され,到着したセルが対応す
るFIFO42,即ちFIFO#1とFIFO#4に書
込まれる。
The VCI extracting section 40 extracts the VCI from the header of the cell on the input channel and identifies it in the decoder 41. According to the identification result of the decoder 41, the corresponding numbered FIFO 42 is written and driven, and the arriving cell is written into the corresponding FIFO 42, ie, FIFO # 1 and FIFO # 4.

【0024】各VCIに対応するFIFO42に対し,
最大蓄積セル量を設定して蓄積量の制御を行う場合,予
め制御部(図示せず)よりしきい値をしきい値設定部4
3に設定する。この出力は対応するFIFO42に供給
され,各FIFO42はそのしきい値を越えない範囲で
入力するセルの蓄積動作を行う。
For the FIFO 42 corresponding to each VCI,
When controlling the storage amount by setting the maximum storage cell amount, a threshold value is set in advance by a control unit (not shown) to the threshold setting unit 4.
Set to 3. This output is supplied to the corresponding FIFO 42, and each FIFO 42 performs an accumulation operation of the input cell within a range not exceeding its threshold value.

【0025】図6にFIFOの構成例を示す。この動作
を説明すると,FIFOに入力したセルは,書込信号が
供給されるとセルバッファに書込まれ,セル数カウンタ
61がカウントアップ(+1)し,読出し信号が入力し
てセルが1つ読出されると,セル数カウンタ61はカウ
ントダウン(−1)する。従って,このセル数カウンタ
61のカウント数はセルバッファ60に蓄積されている
セル数を表す。
FIG. 6 shows a configuration example of the FIFO. To explain this operation, the cell input to the FIFO is written into the cell buffer when a write signal is supplied, the cell number counter 61 counts up (+1), the read signal is input, and one cell is input. When read, the cell number counter 61 counts down (-1). Accordingly, the count of the cell counter 61 indicates the number of cells stored in the cell buffer 60.

【0026】セル数カウンタ61のカウント値は比較回
路62において,しきい値設定部(図4の43)から出
力されたしきい値と比較され,カウンタ値がしきい値を
越えると“0”が発生し,それ以外の場合は“1”が発
生する。このため,セルバッファ60の書込み信号は,
アンド回路63が比較回路62から“1”が供給されて
いる時セルバッファに供給され,“0”の時セルバッフ
ァに供給されず,この時入力したセルは書込まれない
(廃棄される)。
The count value of the cell number counter 61 is compared with a threshold value output from a threshold value setting unit (43 in FIG. 4) in a comparison circuit 62. When the counter value exceeds the threshold value, "0" is set. Is generated, otherwise "1" is generated. Therefore, the write signal of the cell buffer 60 is
The AND circuit 63 is supplied to the cell buffer when "1" is supplied from the comparison circuit 62, is not supplied to the cell buffer when it is "0", and the input cell is not written (discarded) at this time. .

【0027】このしきい値設定設定部43に設定するし
きい値に応じて入力トラヒック特性に対するセル廃棄等
の通信品質を調整する。例えば,しきい値を高めに設定
すると,瞬時的なバーストに対するセルの廃棄率を少な
くすることができる。
The communication quality such as cell discard for input traffic characteristics is adjusted according to the threshold value set in the threshold value setting / setting section 43. For example, if the threshold is set higher, the cell discard rate for an instantaneous burst can be reduced.

【0028】なお,このFIFOのバッファは,図6の
場合1つのVCIに対応して1つ設けられているが,実
際には物理的に1つのバッファを論理的にVCI毎に分
離して複数個のVCIのセルを蓄積させる構成をとるこ
とができる。
Although one FIFO buffer is provided corresponding to one VCI in FIG. 6, actually one buffer is logically separated for each VCI and a plurality of buffers are provided. It is possible to adopt a configuration in which cells of VCIs are accumulated.

【0029】図4の説明に戻って,RAM46には制御
部よりVCI#1とVCI#4の申告帯域4Mbpsと
1Mbpsに応じて,図6に示すようにアドレスの間隔
ができるだけ均等になるようにVCI番号が割り付けら
れる(書込む)。すなわち,VCI#1のセルの帯域は
4Mbpsなので,通信路の帯域8Mbpsに対し1/
2であり,RAM46の全アドレス8個の内の4個(A
DDR1,3,5,7)を使用し,更にその割り付け方
は1アドレスおきとする。同様にVCI#4のセルの帯
域は1Mbpsなので通信路の帯域8Mbpsの1/
8,つまり1アドレス(ADDR2)を割り付ける。
Returning to the description of FIG. 4, according to the declared bandwidths of 4 Mbps and 1 Mbps of VCI # 1 and VCI # 4, the address interval is made as uniform as possible as shown in FIG. A VCI number is assigned (written). That is, since the bandwidth of the cell of VCI # 1 is 4 Mbps, the bandwidth of the communication path is 8 Mbps, which is 1/1/4.
2 and 4 out of 8 addresses (A
DDR1, 3, 5, 7) are used, and the assignment is made every other address. Similarly, since the band of the cell of VCI # 4 is 1 Mbps, the band of the communication path is 8 Mbps, which is 1 / Mbps.
8, that is, one address (ADDR2) is allocated.

【0030】このRAM46は,8周期カウンタ47か
ら出力されるカウンタ値をアドレスとして順次読出さ
れ,RAM46から読み出されるVCI番号はデコーダ
45で識別され,番号に対応するFIFO42に対し読
出し信号が出力される一方,セレクタ44にも読み出さ
れたVCI番号が供給される。セレクタ44は読出しを
行ったFIFO42を選択して読み出されたセルを出力
通信路に送出する。
The RAM 46 is sequentially read using the counter value output from the eight-period counter 47 as an address, the VCI number read from the RAM 46 is identified by the decoder 45, and a read signal is output to the FIFO 42 corresponding to the number. On the other hand, the read VCI number is also supplied to the selector 44. The selector 44 selects the FIFO 42 from which the reading has been performed, and sends the read cell to the output communication path.

【0031】このようにして到着したセルがバースト的
なトラヒック特性を持っていて瞬間的にセルの到着数が
多くなってもFIFOから読み出した後は申告された帯
域を守ることができ,更にトラヒック特性を平滑化され
る。
In this way, even if the arriving cells have bursty traffic characteristics and the number of cells arriving instantaneously increases, the declared bandwidth can be protected after reading from the FIFO, and the traffic can be further improved. Characteristics are smoothed.

【0032】図5に示す実施例2の構成を説明すると,
図5の50〜56はそれぞれ図4の40〜46と同様の
回路または装置であり説明を省略する。57は8周期疑
似乱数発生カウンタである。
The configuration of the second embodiment shown in FIG.
5 are the same circuits or devices as 40 to 46 in FIG. 4, respectively, and the description is omitted. Reference numeral 57 denotes an 8-cycle pseudo random number generation counter.

【0033】実施例2の場合,RAM56に制御部から
の指示により通信路の帯域中の各VCIが申告された帯
域の割合でRAM56のアドレスを割り付ける。この
時,上記実施例1の場合と違い,各VCIの割り付け方
はRAM56の空きアドレスに自由に設定できる。
In the case of the second embodiment, the addresses of the RAM 56 are allocated to the RAM 56 in accordance with the instruction from the control unit at the ratio of the declared bandwidth of each VCI in the bandwidth of the communication path. At this time, unlike the case of the first embodiment, the way of allocating each VCI can be freely set to an empty address of the RAM 56.

【0034】このRAM56は,8周期疑似乱数発生カ
ウンタ57の出力をアドレスとして読出され,出力され
たVCI番号のFIFO52からセルを取り出し出力通
信路へ送出する。これによって,到着したセルがバース
ト的なトラヒック特性を持っていても,FIFO52か
ら読出した後は申告された帯域を守ることができ,更に
トラヒック特性も平滑化される。
The RAM 56 reads out the output of the 8-period pseudo random number generation counter 57 as an address, takes out the cell from the FIFO 52 of the outputted VCI number, and sends it to the output communication path. As a result, even if the arriving cell has bursty traffic characteristics, the declared bandwidth can be protected after reading from the FIFO 52, and the traffic characteristics are also smoothed.

【0035】次に,ATM網における本発明が適用され
る部分を図7を用いて説明する。図7のA.は中央交換
機の配置図であり,複数の遠隔集線部からの入力通信路
が交換機に入力する位置に本発明の帯域制御方式による
機構(例えば,ポリシング機構)を設けることができ
る。また,図7のB.の場合は,各遠隔集線部において
各加入者線が入力される部分に本発明の帯域制御方式に
より機構を設けた場合である。同様に,他の複数のVC
Iのセルを伝送する部分に適用できる。
Next, a portion of the ATM network to which the present invention is applied will be described with reference to FIG. FIG. Is a layout diagram of the central exchange, and a mechanism (for example, a policing mechanism) based on the bandwidth control system of the present invention can be provided at a position where an input communication path from a plurality of remote concentrators enters the exchange. In addition, FIG. The case (1) is a case where a mechanism is provided by a band control method of the present invention in a portion where each subscriber line is input in each remote line concentrator. Similarly, other VCs
The present invention can be applied to a portion for transmitting an I cell.

【0036】[0036]

【発明の効果】本発明によれば瞬時的にトラヒックが増
大したセルが発生してもセル蓄積手段から出力された後
のトラヒック特性は申告帯域内で平滑化(Traffic shap
ing)されるため,瞬時的にトラヒックが増大した場合に
も制御することができ,セル廃棄等のサービス品質を向
上することができる。
According to the present invention, even if a cell whose traffic increases instantaneously occurs, the traffic characteristics after being output from the cell storage means are smoothed within the declared band (Traffic shap).
ing), control can be performed even when traffic increases instantaneously, and service quality such as cell discarding can be improved.

【0037】また,トラヒック特性が平滑化される結果
として網を設定する場合にバッファ量を少なくすること
ができ経済的である。更に,VCI毎に設けられたセル
蓄積手段のキュー長を自由に設定できる最大セル蓄積量
設定手段を付加することにより,入力トラヒック特性に
バーストが発生してもセル蓄積手段からのセルの廃棄量
を調整することができる。
Further, when a network is set as a result of smoothing the traffic characteristics, the buffer amount can be reduced, which is economical. Further, by adding a maximum cell storage amount setting means for freely setting the queue length of the cell storage means provided for each VCI, even if a burst occurs in the input traffic characteristics, the amount of cell discard from the cell storage means is reduced. Can be adjusted.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の原理構成図である。FIG. 1 is a principle configuration diagram of the present invention.

【図2】読出し制御手段の第1の原理構成図である。FIG. 2 is a first principle configuration diagram of a reading control unit.

【図3】読出し制御手段の第2の原理構成図である。FIG. 3 is a second principle configuration diagram of a read control unit;

【図4】実施例1の構成図である。FIG. 4 is a configuration diagram of a first embodiment.

【図5】実施例2の構成図である。FIG. 5 is a configuration diagram of a second embodiment.

【図6】FIFOの構成例である。FIG. 6 is a configuration example of a FIFO.

【図7】ATM網における本発明が適用される部分を示
す図である。
FIG. 7 is a diagram showing a portion of an ATM network to which the present invention is applied.

【図8】従来例1の構成図である。FIG. 8 is a configuration diagram of Conventional Example 1.

【図9】従来例2の構成図である。FIG. 9 is a configuration diagram of a second conventional example.

【符号の説明】[Explanation of symbols]

1 セル分離手段 2 セル蓄積手段 3 最大セル蓄積量設定手段 4 セル多重手段 5 読出し制御手段 DESCRIPTION OF SYMBOLS 1 Cell separation means 2 Cell accumulation means 3 Maximum cell accumulation amount setting means 4 Cell multiplexing means 5 Read control means

───────────────────────────────────────────────────── フロントページの続き (72)発明者 武智 竜一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 川崎 健 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 平2−170645(JP,A) 特開 平4−336831(JP,A) 特開 平6−6373(JP,A) (58)調査した分野(Int.Cl.6,DB名) H04L 12/28 H04L 12/56──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Ryuichi Takechi 1015 Uedanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture Inside Fujitsu Co., Ltd. 56) References JP-A-2-170645 (JP, A) JP-A-4-336831 (JP, A) JP-A-6-6373 (JP, A) (58) Fields investigated (Int. Cl. 6 , (DB name) H04L 12/28 H04L 12/56

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 受信したセルの呼識別用番号を識別する
識別手段と, 受信したセルを呼識別番号毎に読出し制御可能に 蓄積す
るセル蓄積手段と, 前記セル蓄積手段に蓄積したセルの読出しを各呼識別番
号に対応して予め申告された帯域情報に基づいて,前記
セル蓄積手段より読出す読出し制御手段とを備えたこと
を特徴とするATM網における帯域制御装置
1. A method for identifying a call identification number of a received cell.
Identification means, cell storage means for reading received cells for each call identification number and storing them in a controllable manner, and reading of cells stored in the cell storage means for each call identification number
On the basis of the bandwidth information previously declared corresponding to the
A band control device in an ATM network, comprising : read control means for reading data from a cell storage means .
【請求項2】 請求項1において,前記 セル蓄積手段は,呼識別番号毎に蓄積可能なキュー
長を設定する最大蓄積量設定手段を有し,該最大蓄積量
設定手段の設定値により入力トラヒック特性にバースト
が発生した時のセル蓄積手段におけるセル廃棄量を調整
することを特徴とするATM網における帯域制御装置
2. The system according to claim 1, wherein said cell storage means has a maximum storage amount setting means for setting a queue length that can be stored for each call identification number , and the input traffic is set based on a setting value of said maximum storage amount setting means. A bandwidth control device in an ATM network, wherein a cell discard amount in a cell storage unit when a burst occurs in characteristics is adjusted.
【請求項3】 請求項1において, 前記セル蓄積手段は,呼識別番号に対応した複数のファ
ーストインファーストアウトメモリから構成されたこと
を特徴とするATM網における帯域制御装置
3. The method according to claim 1, wherein said cell storage means includes a plurality of files corresponding to call identification numbers.
A bandwidth control device in an ATM network, comprising a last-in first-out memory .
【請求項4】 通信路から受信したセルの呼識別番号を
識別し,該セルを呼識別番号毎に読出し制御可能にメモ
リに記憶し, 各呼識別番号に対応して予め申告された帯域識別情報に
基づいて該メモリより該セルを読出すことを特徴とする
ATM網における帯域制御方法。
The 4. A call identification number of the cell received from the channel
Identify and read the cell for each call identification number so that it can be controlled.
And stores the bandwidth identification information declared in advance corresponding to each call identification number.
Reading the cell from the memory on the basis of
Bandwidth control method in ATM network.
JP15933491A 1991-07-01 1991-07-01 Bandwidth control device and bandwidth control method in ATM network Expired - Fee Related JP2862709B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15933491A JP2862709B2 (en) 1991-07-01 1991-07-01 Bandwidth control device and bandwidth control method in ATM network

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15933491A JP2862709B2 (en) 1991-07-01 1991-07-01 Bandwidth control device and bandwidth control method in ATM network

Publications (2)

Publication Number Publication Date
JPH0514388A JPH0514388A (en) 1993-01-22
JP2862709B2 true JP2862709B2 (en) 1999-03-03

Family

ID=15691558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15933491A Expired - Fee Related JP2862709B2 (en) 1991-07-01 1991-07-01 Bandwidth control device and bandwidth control method in ATM network

Country Status (1)

Country Link
JP (1) JP2862709B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL9500585A (en) * 1995-03-27 1996-11-01 Nederland Ptt ATM policing body.
JP2001230810A (en) 2000-02-16 2001-08-24 Fujitsu Ltd Packet flow controller and its method

Also Published As

Publication number Publication date
JPH0514388A (en) 1993-01-22

Similar Documents

Publication Publication Date Title
JP3354689B2 (en) ATM exchange, exchange and switching path setting method thereof
US6259696B1 (en) ATM switch and congestion control method
CA2415952C (en) Method and apparatus for reducing pool starvation in a shared memory switch
JP3128654B2 (en) Supervisory control method, supervisory control device and switching system
AU730804B2 (en) Method and apparatus for per traffic flow buffer management
US4769811A (en) Packet switching system arranged for congestion control
US4769810A (en) Packet switching system arranged for congestion control through bandwidth management
JP3545110B2 (en) Communication service quality control method
JP3409966B2 (en) Packet switch and packet transfer control method
CA2065043C (en) Method for prioritizing selectively discarding and multiplexing differing traffic type fast packets
EP0533900B1 (en) Low delay or low loss cell switch for atm
US6134218A (en) Many dimensional congestion detection system and method
US5838677A (en) Switching system having means for congestion control by monitoring packets in a shared buffer and by suppressing the reading of packets from input buffers
JP2782973B2 (en) Flow rate monitoring method and system in packet network
JP3632229B2 (en) ATM switching equipment
JPH1132055A (en) Buffer controller and buffer control method
EP0973304A2 (en) Apparatus and method for bandwidth management
JP2862709B2 (en) Bandwidth control device and bandwidth control method in ATM network
JP3039840B2 (en) Virtual channel multiplexer
JPH1075252A (en) Buffer controller
JP3097549B2 (en) ATM switch
JP2939668B2 (en) Cell Discard Control Method in ATM Network
JP3080344B2 (en) Virtual path shaping device
JP3011145B2 (en) ATM switch and control method thereof
KR100482687B1 (en) Congestion Control Apparatus And Method For UBR Service In ATM Switch

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19981124

LAPS Cancellation because of no payment of annual fees