JP2859336B2

JP2859336B2 - 郵便料金計

Info

Publication number: JP2859336B2
Application number: JP1332539A
Authority: JP
Inventors: ナネット、ブラウン
Original assignee: Pitney Bowes Inc
Current assignee: Pitney Bowes Inc
Priority date: 1988-12-30
Filing date: 1989-12-21
Publication date: 1999-02-17
Anticipated expiration: 2014-02-17
Also published as: CA2003377A1; EP0376487A3; EP0376487A2; DE68917578T2; EP0376487B1; CA2003377C; JPH02266487A; US5012425A; AU4578889A; DE68917578D1; AU626611B2

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は電子式郵便料金計に関するものであり、更に
詳しくいえば、そのような不揮発性メモリにデータを格
納することに関するものである。

〔従来の技術〕

電子式郵便料金計は良く知られている。それらの装置
はマイクロプロセッサの制御の下に動作して、封筒への
郵便標識の印字に関連する印字動作および郵便料金計算
動作を行う。その郵便料金計算は揮発性メモリにおいて
通常行われ、電子式郵便料金計への電力供給が断たれる
場合に備えて格納するために、所定の時刻に不揮発性メ
モリへ転送される。

実時間郵便料金計算が行われる従来の郵便料金計にお
いては、印字が行われるたびに次の情報が郵便料金計の
メモリ内で通常更新される。それらの情報は、昇順レジ
スタと、降順レジスタと、ピースカウントと、バッチカ
ウントと、バッチ量とである。それらのデータの全てが
不揮発性メモリに実時間で格納され、１つのバッファに
格納するものと仮定すると、これは各郵便料金計算サイ
クルに対して32バイトのメモリバッファの更新に翻訳す
る。通常の郵便料金計の通常の寿命仕様は1000万回の郵
便料金計算サイクルと100万回の郵便料金計トリップ（t
rip）を要求する。たとえば、米国特許第4,484,307号明
細書に開示されている技術に用いられている、電池でバ
ックアップされるCMOS RAMは、その仕様が要求するバイ
ト当り10万回の書込みには何ら問題はないが、E²PROMの
典型的な耐久性はそれよりはるかに低い。それに近い耐
久性を持つE²PROMは存在するが、そのE²PROMはバイト当
り１万回の書込みという限られた耐久性を有するものよ
りもはるかに高価であることに注目されたい。

米国特許第4,584,647号明細書には、郵便料金を表す
カウントを格納するためにMNOSメモリに含まれるリング
カウンタが記載されている。この米国特許明細書は設定
された郵便料金の変化する額を計算するためには何の参
考にもならないことがわかるであろう。米国特許第4,30
1,507号明細書に開示されている技術は、電力供給が断
たれている間だけ不揮発性メモリへ書込むことだけでMN
OSメモリへの書込みを制限する。他の装置においては、
耐久性の限られているMNOSメモリを電力供給の遮断時の
み用いて不揮発性メモリにおいて実時間郵便料金計算を
行うために、たとえば高耐久性のE²PROMメモリが用いら
れている。

〔発明が解決しようとする課題〕

本発明の目的は、両方のメモリにおいて実時間で郵便
料金の計算を行えるようにする低耐久性のE²PROMを郵便
料金計に使用できるようにすることである。

本発明の別の目的は、任意の耐久性のE²PROMに記録で
きる郵便料金計算サイクルの数を増加することである。

〔課題を解決するための手段〕

上記課題を解決するために本発明の郵便料金計は、マ
イクロコンピュータプログラムの制御の下に動作するマ
イクロコンピュータと、郵便料金計算データを格納する
ためにマイクロコンピュータに接続される不揮発性メモ
リと、郵便料金値を含む標識を印字する印字手段とを備
え、印字手段は前記マイクロコンピュータに接続され、
郵便料金値の印字はマイクロコンピュータにより管理さ
れ、郵便料金計算データは不揮発性メモリに格納され、
不揮発性メモリは、更新された郵便料金計算データを所
定のインターバルで格納する料金計算データストアを含
む第１の複数のバッファと、印字カウンタデータを格納
するストアを含む第２の複数のバッファと、郵便料金値
を格納するストアを含む第３の複数のバッファとを有
し、現在の郵便料金計算データが、第１の複数のバッフ
ァに格納されている前回に更新された郵便料金計算デー
タと、第２の複数のバッファに格納されている印字カウ
ンタデータと、郵便料金値とから計算されることを特徴
とするものである。

正常な状況の下においては、郵便料金計の利用者は印
字輪を与えられた郵便料金額に設定し、それから郵便料
金額を変更するまでに多数の印字を行うことが予測され
る。この予測される使用形態のために、電子式郵便料金
計の寿命は100万回の印字輪設定に対して指定され、100
0万回の郵便料金計印字動作のための郵便料金計算を要
求する。

本発明に従って、「循環形」構成の少くとも100個の
バッファを含むデータ「ストア」が低耐久性のE²PROMに
保持される。ここで用いる「循環形」という用語は、格
納領域内のバッファへ情報を書込むたびに、バッファア
ドレスが１だけずらされることを意味するものである。
このデータ「ストア」のことを以後「郵便料金計算デー
タストア」と呼び、昇順レジスタ、降順レジスタ、ピー
スカウント、バッチカウント、バッチ量、郵便料金額の
ような情報を有する。

そのような郵便料金計算情報のためのストアを設ける
ことに加えて、このデータストア内の各バッファは、E²
PROMメモリ内の循環形の「印字カウンタ」ストア内のバ
ッファに対するポインタの保持も行う。この循環形デー
タストアの語長は少くとも2000バイトで、２バイトバッ
ファに編成することが好ましい。各バッファは、印字サ
イクルが生ずるたびに増加させられる２つの穴長カウン
タを含む。

本発明に従って、郵便料金形のレジスタの現在の値は
E²PROMから直接読出すことはできない。それよりも、郵
便料金計算ストアと印字カウンタストアからのデータを
用いてそのレジスタの内容を計算できる。したがつて、
たとえば、昇順レジスタは昇順レジスタプラス（郵便料
金額に印字カウンタ値を乗じたもの）に等しく、降順レ
ジスタは降順レジスタマイナス（郵便料金額に印字カウ
ンタ値を乗じたもの）に等しい。

トリップカウントデータを郵便料金計算データストア
に含ませるためにE²PROM内のデータストアが更新され
る。更新されたバッファが郵便料金計算データストアに
書込まれるたびに、その郵便料金計算データストア内の
ポインタが２つの新しい印字カウンタの場所に等しくセ
ットされる。

E²PROM郵便料金計算ストアの更新が行われる条件は次
のものが好ましい。すなわち、１）不揮発性メモリにお
いてデータを再構成する試みが行われた場合で、同じ郵
便料金額において所定数の連続郵便料金計算サイクル
（連続15サイクルが適当である）の後で、印字輪の設定
と、ある不揮発性メモリの誤りを変更する。

〔実施例〕

第１図には電子式郵便料金形10が示されている。この
郵便料金計は、開き戸または滑り戸（図示せず）により
適当に覆われたキーボードおよび表示器（図示せず）を
有することができる。郵便料金計10は郵便機械18上のあ
る位置に取付けられている状態が示されている。郵便機
械18は、モータ22によりラックおよびピニオン歯車24を
介して往復運動させられる印字プラテン20を含む。郵便
料金計全体はちょうつがいつきのカバー26により郵便機
械の内部に納められる。送りモジュール28が郵便物を郵
便機械18へ送る。郵便機械18は郵便物を印字型30と印字
プラテン20の間のスペースへ送る。そのスペースにおい
て印字プラテン20が往復運動させられると、郵便機械18
から放出された郵便物32の上に示すように、郵便物に標
識が印字される。

標識の残りとともに郵便料金を郵便物に印字するため
に、ステッピングモータ（図示せず）によりセットされ
る印字輪（図示せず）が設けられる。この郵便料金計の
詳細については、1987年10月27日付の米国特許出願に基
づく特開平１−146783号公報を参照されたい。

第２図はこの電子式郵便料金計のブロック図である。
第２図からわかるように、中央処理装置（CPU）50が電
源52から電力を供給される。このCPUとしては、アメリ
カ合衆国カリホルニア州サンタ・クララ（Santa Clar
a）所在のインテル（Intel）社から入手できる8031型が
適当である。CPU50はアドレス信号とデータ信号を、メ
モリの読出し信号および書込み信号とともに、公知のや
り方でメモリモジュール54およびデコーダモジュール56
との間で通信する。読出し信号は線58へ送られ、書込み
信号は線60へ送られる。それらのモジュールの間の多重
化アドレス／データバスが62で示されている。アドレス
バス64もCPU50とメモリモジュール54の間に接続され
る。３つの高位アドレス線66,68,70もデコーダモジュー
ル56へ接続される。不揮発性メモリ（NVM）読出し信号
とNVM書込み信号がCPUの指令の下にデコーダモジュール
56において発生されて、線72,74をそれぞれ介してメモ
リモジュール54へ供給される。

デコーダモジュール56はCPUリセット信号を電源52か
らCPUリセット信号を線76を介して受け、デコーダモジ
ュール56内で発生された他の信号に組合わされた適当な
内部論理操作により、CPUリセット信号が線78を介してC
PU50へ供給される。電源の電力状態と電圧状態に依存す
るリセット信号を供給するために適当な回路が、たとえ
ば米国特許第4,547,853号明細書に開示されている。電
源からのリセットおよび他の回路パラメータをモニタし
てCPUリセット信号を発生する論理回路が、たとえば米
国特許第4,747,057号明細書に開示されている。デコー
ダチップが米国特許第4,710,882号明細書に開示されて
いる。図示のように、CPU50はLEDドライブモジュール80
とと通信して種々のセンサと、郵便料金計の印字輪83を
位置させる各種のステッピングモータドライバ82と、型
保護ソレノイドを制御するソレノイドドライバ84とへデ
コーダ56を介して、かつ線86,88,90をそれぞれ介して信
号を供給する。

キーボード表示モジュール92がCPU50への情報を線94
を介して受け、その情報を表示する。情報は、デコーダ
モジュール56から線97を介して受けたストローブに応じ
て、キーボード／表示モジュール92のキーボードから線
92を介してデコーダモジュール56へも供給される。CPU
への外部通信は通信モジュール98と線99を介して行われ
る。郵便料金計の典型的な構造と動作がたとえば米国特
許第4,301,507号及び第4,484,307号の各明細書に開示さ
れているから、それについての説明は省略する。

第３図は電子式郵便料金計中のメモリモジュールのブ
ロック図である。メモリモジュール54は読出し専用メモ
リ（ROM）100と、CMOSランダムアクセスメモリ（RAM）1
02と、不揮発性メモリ用の電池でバックアップされるRA
M CMOS 104と、E²PROM 106とを有する。ROM 100として
はゼネラル・インスツルメンツ（General Instrument
s）社から入手できる27C152型が適当であり、CMOS RAM
102としては日本電気から入手できる62C64型が適当であ
り、RAM CMOS 104としてはたとえばモステック（Moste
k）社から入手できるMK4802型が適当であり、E²PROM 10
6としてはたとえばアトメル（Atmel）社から入手できる
28C64型が適当である。最上の結果を得るために、電池
でバックアップされるRAM104は電池108,110へダイオー
ド112,114をそれぞれ介して接続されて電力を受ける。
下位アドレスデータが各メモリの入力点へ供給され、接
続バス122,124,126,130を介して送られる。多重化され
たアドレスとデータがモジュールの入力点140へ加えら
れ、そこからバス142,144,146,148を介して種々のメモ
リへ送られる。書込み信号が線150を介してRAM 102へ供
給される。読出し信号が線152を介してRAM 102へ供給さ
れ、線154を介してRAM104へ供給される。デコーダモジ
ュール56からの不揮発性メモリ書込み信号が線162と164
を介して回路点160へ供給される。E²PROM 106が線170上
の信号の制御の下に読出される。線180上のチップ可能
化信号の要求に応じてメモリ102,104,106が選択され
る。

最良の結果を達成するために、郵便料金計内のデータ
が２つの不揮発性メモリに格納される。各メモリは、装
置の二重の故障または悪い製造ロットの可能性に対して
保護することを助けるために別のメモリ技術（CMOSとE²
PROM）を用いる。装置内の全ての重要なデータは、電池
でバックアップされるCMOS RAM 104とE²PROM 106に重複
して格納される。本発明に従って、CMO不揮発性メモリ
内の重要なデータのどのような更新もE²PROM不揮発性メ
モリの対応する更新すなわちコピーによって直ちに行わ
れる。重複して格納することにより、いずれかのメモリ
の「悪い」部分に格納されているデータを、下記のよう
にして、別のメモリに格納されている情報から再構成で
きる。

第4A図と第4B図は、電池でバックアップされるCMOSメ
モリ104（第３図）のバッファのアドレスのマップであ
る。第4C図と第4D図はE²PROM 106（第３図）のレジスタ
のアドレスのマップである。

第4A〜4D図からわかるように、各メモリは１組のデー
タ構造に区分される。それらのデータ構造のことをここ
では「ストア」と呼ぶことにする。各データストアは１
つまたは複数の「バッファ」を有する。各バッファは１
組にまとめられた１つまたは複数の関連するデータ項目
を含む。したがって、与えられたストア内で各バッファ
は同種類のデータ項目を含む。与えられたストア内のバ
ッファは構造的には同一であるが、情報内容はバッファ
間で変ることがある。

関連するデータ項目の格納は、たとえば、特定の操作
において計算のために必要とするデータを従来の場合よ
りはるかに簡単なやり方で検索できることを意味する。

あらゆるデータバッファの語長は32バイトに固定する
ことが好ましい。ストア内のデータ項目の語長の和が32
バイトより短いとしても残りのスペースは使用されない
ままである。本発明に従って、与えられた各データスト
アは「循環形」または「昇順」のバッファ構成のいずれ
かを用いる。データストアが循環形バッファ構成を用い
る場合には、更新前にストア内の次のバッファへ進めら
れる。ストア内の最後のバッファが更新された後で、バ
ッファポインタはストア内の最初のバッファへ循環して
戻る。

CMOSストアまたはE²PROMストアにデータ項目について
の履歴を維持する必要があるか、E²PROMストア内の与え
られたデータ項目が更新される項目の数がE²PROMチップ
の耐えるレベルを超えると予測される時に、あるストア
に対して循環形バッファが実現される。そのような循環
形バッファ構成を行えるようにするためには、データス
トアは、きちんと増加するデータ項目を１つ含まなけれ
ばならないことかわかるであろう。このことは、このデ
ータ項目の値が、バッファストアに書込まれるたびに増
加することを意味する。

本発明に従って、循環形バッファが求められない時に
データストアが昇順バッファ構成を常に使用する。その
ような昇順バッファの場合には、現在のバッファアドレ
ス範囲内にハードウェアの復旧できない障害が存在する
時に、次のバッファへ進むだけである。すなわち、情報
の更新前には次のバッファへ進むことはない。

最良の結果を達成するためには、各データバッファに
は計算された周期的冗長コード（CRC）が取付けられ
る。バッファ内の全てのデータ項目を横切って１つのCR
Cが計算される。バッファが使用されないスペースを含
んでいるとすると、CRC計算はそのような使用されない
バイトを含まない。バッファ全体に対する１つのCRCの
計算により、各データ項目に対するCRCについて求めら
れるスペースよりかなりのスペースが節約されることが
わかるであろう。

各不揮発性メモリ装置104,106は32バッファセグメン
トに分割される。各バッファはセグメントの境界で始
る。

各装置の最低のスペースアドレスは悪いセグメントデ
ータストアにより占められる。希望によっては、このデ
ータストアは他のアドレスに配置できることがわかるで
あろう。このデータストアは、装置内の良いセグメント
と悪いセグメントを示すビットマップを含む。装置の各
セグメントは悪いセグメントデータストア内に対応する
ビットを有する。対応するセグメントを使用できるかど
うかを指示するために、そのビットはターンオンされ、
またはターンオフされる。最良の結果を達成するため
に、各装置はそれ自身の装置だけのためにビットマップ
のコピーを４つ維持する。すなわち、CMOSビットマップ
のコピーがCMOS装置に格納されるだけであり、E²PROMに
対してはビットマップコピーはE²PROM装置だけに格納さ
れる。ビットマップは第4A図では200で示され、第4C図
では300で示されている。

各データストアはROM表にエントリーを有することが
好ましい。実施例の末尾に付した第１表はそのようROM
テーブルの例を示す。第１表はデータストアキャラクタ
についての情報を含む。各データストアに対して、第１
表は、構成、バッファ当りのデータバイト数、ストアの
開始アドレス、終了アドレス、装置が確実な動作を続行
するために利用できねばならないセグメントの最少数、
およびストアがCMOSメモリまたはE²PROMメモリだけ、あ
るいはCMOSメモリとE²PROMメモリに含まれるかどうか、
のような情報を含む。

後で説明するように、各データストアに対して、その
ストア内の現在のバッファに対するポインタはRAMに保
持される。それらのポインタは電源投入時に初期化さ
れ、バッファを進める必要があるたびにポインタは更新
される。第１表はメモリ構造に対する受けることができ
るアクセスについての変化する情報を含むそれらのスト
アの定義を示す。

また第１表に示すように、各不揮発性メモリ（NVM）
データストアは、装置の読出しまたは書込みを行う時に
用いるためにRAMに対応するバッファを有することが適
当である。第4A〜4D図に示されているCMOS NVMとE²PROM
NVM内のバッファは、210と310において郵便料金計トリ
ップ情報を示し、220,220′おいて回復情報初期化を示
し、230,330において課金情報を示し、240、245および3
40において誤り情報を示し、250と350において構成情報
を示し、260と360においてフラッグおよび装置の情報を
示し、270と270において特定の郵便料金計のパラメータ
についてのデータを示す。また、CMOSメモリには重要で
ないデータ（280,280′）を格納する主ストアと別のス
トアがあり、E²PROMには引下しカウント、380で示され
ている、のための2560バイトストアがある。引下し情報
は昇順レジスタ内の６バイトの基金と、降順レジスタ内
の５バイトの基金とを含む。ピースカウント（郵便物の
数）は４バイトを有し、バッチカウントは３バイトを有
し、バッチは６バイトの基金に達し、郵便料金計値のセ
ットには３バイトを要する。エリア280、295、390、38
5、および395はフリースペースであり、データはストア
しない。

料金計算情報を含むことに加えて、料金データストア
内の各バッファは、E²PROM内に循環形「印字カウンタ」
ストア内のバッファに対するポインタも含む。好ましく
は、この循環形データストアの語長は最低2000バイトで
あり、２バイトバッファに構成される。各バッファは２
つの冗長カウンタを含む。それらのカウンタは印字サイ
クルが起るたびに増加される。

ここで開示している更新方法に従って、郵便料金計の
レジスタの現在の値はE²PROMから必ずしも直接読出すこ
とができるものではない。それよりも、郵便料金計レジ
スタの内容は、E²PROM内の料金計算ストアと印字カウン
タストア内からのデータを用いて計算される。レジスタ
値を決定するのに用いる計算は下記の通りである。

1. 昇順レジスタ値＝データストア内の昇順レジスタ値
＋（郵便料金値×印字カウンタ値） 2. 昇順レジスタ＝データストア内の降順レジスタ値−
（郵便料金値×印字カウンタ値） 3. バッチ量＝バッチ量＋（郵便料金値×印字カウンタ
値） 4. ピース・カウント＝ピース・カウント＋印字カウン
タ値 5. バッチカウント＝バッチカウント＋印字カウンタ値印字カウンタ値が０であるとすると、値は郵便料金計
算データストアに格納されている値である。

第5A図と第5B〜第11図は、郵便料金計基金を計算する
ため、および第12図を参照して説明するトリップルーチ
ンに従って不揮発性メモリを更新するために、郵便料金
計における郵便料金計算ドライバルーチン400の流れ図
を示す。他の郵便料金計CPUルーチンは、印字輪の設
定、型保護ソレノイドに電流を流したり、流れている電
流を断つことにより郵便料金を印字できるようにするこ
と、周辺装置と通信すること等のようなタスクのために
要する他のタスクの性能を制御することがわかるであろ
う。それらのタスクは、米国特許第4,301,507号および
第4,710,883号の各明細書に開示されているような動作
に従って実行できることがわかるであろう。

第5A図と第5B図は郵便料金計算ドライバのためのトッ
プレベル制御プロセスを示す流れ図である。ルーチンは
ACCT−OPERATION入力を調べ、制御を読出し引外しルー
チンまたは書き込み引外しルーチンへ進ませる。読出し
引外しルーチンがCMOS、RECOVERYの状態へ戻ったとする
と、制御は書込み引外しルーチンへ再び進められる。他
の全ての状況においては、読出し引外しルーチンまたは
書込み引外しルーチンからの状態は制御をタスク処理へ
戻す。

ACCOUNTING DRIVERルーチン500においては、第5A図に
示すように、ACCT−OPERATION入力が判定ブロック510に
おいて試験される。ACCT−OPERATION＝READが否定であ
れば、WRITE−TYPE＝ACCOUTING OPERATIONが選択され
（ブロック520）、WRITE TRIPサブルーチンがブロック3
50において呼出される。WRITE TRIPルーチンについては
後で説明する。

判定ブロック510から再び続けて、ACCT−OPERATION＝
READが肯定であるとすると、ルーチンはNVMから現在の
引外し情報ストアを読出そうとする。それは最初にCMOS
メモリ104からデータを検索しようと試みる。データを
検索できないとすると、ルーチンはE²PROMメモリ106か
ら引外しデータを得ようと試みる。この検索を求められ
たとすると、先に述べたように、E²PROM引外しカウンタ
内のカウントストアに、引外しデータに格納されている
設定された郵便料金を乗ずることにより郵便料金計算値
が再構成される。

このルーチンはブロック540へ進んで、CMOS NVM 104
からトリップ情報を読出す準備を行い、次にブロック55
0においてNVM DRIVERルーチンが呼出されてCMOSメモリ
バッファに格納されている情報を読出す（ブロック55
0）。読出しが行われた後の状態がよければ（ブロック5
60）、プログラム制御はタスク処理へ戻される。ブロッ
ク560で判定された読出し状態がよくなければ、制御は
ブロック570へ進んで、E²PROMメモリのバッファから情
報を読出す準備をする。それからブロック580においてE
²PROMを読出すためにNVM DRIVERが再び呼出される。

判定ブロック590において判定されたE²PROMのこの読
出しの状態がよくなければ、両方の装置を読出すことが
できないから重大な誤りフラグがセットされ、郵便料金
計の動作を停止するために郵便料金計の重大な誤り処理
が開始される。ブロック590におけるこの読出しの状態
がOKであるとすると、E²PROMメモリ内の引外しカウンタ
が読出され（ブロック600）、この読出しの結果が判定
ブロック610において判定される。

読出しがよければ、ルーチンはブロック630へ進み、E
²PROM内のそれからのCMOSメモリに対するRAM内の郵便料
金データを再構成する。

引外しカウンタの読出しがよくないとすると、ルーチ
ンはRAMに格納されているデータをE²PROM内の新しいバ
ッファにコピーすることによりこわされた印字カウント
データを固定しようと試みる（ブロック620）。その固
定は判定ブロック640において判定され、もし固定され
ていなければ、両方のメモリを再び固定することができ
ないから重大な誤りがセットされる。

しかし、適切な固定が行われたとすると、ルーチンは
ブロック630へ進んで前記したようにCMOSデータを再構
成する。次にACCT、OPERATIONがCMOS−RECOVにセットさ
れ（ブロック650）、ループは元へ戻る。

第６図はブロック700において郵便料金計算ドライバ
に対する書込みサブルーチンを示す。判定ブロック710
において書込みの種類を判定し、CMOS RECONSTRUCTがセ
ットされたとすると、判定ブロック710の肯定分岐が、
ブロック720において偽にセットされた「次のバッファ
への自動的な進み」によりWRITE CMOSメモリを準備す
る。ブロック730において、郵便料金計算ドライバルー
チンについて先に述べたようにCMOS郵便料金計算データ
を重ね書きするためにNVM DRIVERルーチンが呼出され
る。次にプログラムは郵便料金計算ドライバルーチンへ
戻る。

判定ブロック710へ戻って、WRITE−TYPEがCMOS再構成
に等しくないとすると、否定分岐が選択されて、WRITE
−TYPEが非トリップであるかどうかについてルーチンが
判定する（ブロック740）。要求がバッチレジスタをク
リヤすることである時に、そのような非トリップ郵便料
金計算が、郵便料金再課金情報等をセットするために呼
出される。その判定結果が肯定であると、すなわち、WR
ITE−TYPEが非トリップに等しいと、ルーチンはブロッ
ク750へ進んでE²PROMメモリ内の引外しカウンタを検査
する。引外しカウンタが０に等しくセットされたとする
と、ルーチンはブロック760に進んでWRITE−TYPEをOVER
−WRITEにセットし、書込み郵便料金計算ドライバルー
チンの主ラインへ戻る。トリップカウンタが０に等しく
ないとするとルーチンはブロック770へ進み、WRITE−TY
PEをE²PROMメモリ更新にセットして、WRITE Accounting
Driverルーチンの主ラインに戻る。

判定ブロック740へ戻って、判定結果が否定である
と、ルーチンは判定ブロック780へ進んで、WRITE−TYPE
がOVER−WRITEに等しいかどうかの判定を行う。この判
定結果が肯定であると、ルーチンはブロック790へ進ん
でOVER−WRITEサブルーチンを呼出し、判定結果が否定
であるとルーチンはブロック800へ進み、WRITE−TYPEが
ACCOUNTに等しいかどうかの判定を行う。この判定結果
が肯定であればルーチンはブロック810に進む。このブ
ロックではWRITE−TYPEがACCOUNTに等しいかどうかの判
定を行う。この判定結果が否定であると、ルーチンはブ
ロック820へ進み、E²PROM MEMORY UPDATEルーチンを呼
出す。

第７図はブロック900におけるOVER−WRITEルーチンを
示す。このルーチンはRAMバッファからのデータを特定
の不揮発性メモリ内のデータストアに単にコピーするた
めのものである。このルーチンはブロック910において
始まり、トリップカウントポインタをRAMバッファに置
く。次にブロック920において、自動進みフラッグを偽
にセットして、CMOSメモリに対する書込みを準備する。
すなわち、CMOSメモリ内のバッファに対応するRAMバッ
ファ内のデータにより単に重ね書きされる。

次にルーチンはブロック930へ進み、そのブロックに
おいては、データをCMOSに書込むためにNVM DRIVERルー
チンが呼出される。この呼出しが行われると、以前にセ
ットされた更新回復アドレスがブロック940においてク
リヤされる。このブロック940の目的については不揮発
性メモリのTRIP ACCOUNTINGとパワーアップに関連して
後で説明する。それからルーチンはブロック950へ進ん
で、再び自動進みを偽にセットしてE²PROMメモリへの書
込みを準備する。次にブロック960において不揮発性メ
モリドライバが呼出され、ブロック970において回復ア
ドレスがクリヤされる。それからルーチンはACCOUNTING
DRIVERルーチンへ戻る。

第８図はブロック1000で始まるACCOUNTルーチンを示
す。このルーチンは、トリップカウントポインタをRAM
バッファに置くことにより開始され（ブロック1010）、
次にブロック1020において、この場合には自動進みを真
にして、CMOSメモリへの書込みを準備する。次に、ブロ
ック1030においてCMOSメモリに書込むために不揮発性メ
モリドライバが呼出され、書込みが成功した時に回復ア
ドレスがクリアされる（ブロック1040）。それから、ル
ーチンはブロック1050へ進み、E²PROM内のトリップカウ
ンタのカウントを増加する準備をする。次にブロック10
60において、この郵便料金計で用いられているE²PROMに
対してトリップカウンタのカウントが所定の値、たとえ
ば15に達したかどうかの判定を判定ブロック1070で行
い、その判定結果が肯定であるとルーチンはブロック10
80へ進み、「E²PROMメモリを更新する必要がある」とい
う状態へ戻り、そこからWRITE Accounting Driverルー
チンへ戻ってE²PROM更新ルーチンを呼出す。判定ブロッ
ク1070における判定結果が否定であればルーチンは状態
指示成功ブロック1090で示すTRIP ACCOUNTINGルーチン
へ戻る。

第９図に、ブロック1100で始るE²PROMの更新ルーチン
の流れ図が示されている。このルーチンはブロック1110
において次のトリップカウントポインタを計算し、それ
からブロック1120において新しい引外しカウンタをゼロ
に初期化する。それから、ブロック1130において新しい
トリップカウントポインタがRAMバッファに格納され、
ブロック1140においてCMOSメモリの書込み準備が行われ
る。この時には自動進みフラッグは偽である。次にブロ
ック1150において、CMOSメモリへ書込むためにNVM DRIV
ERが呼出され、ブロック1160において、CMOSメモリへの
書込みが成功した後で、E²PROM更新回復アドレスの格納
が行われる。次に、ブロック1170において、自動進みフ
ラッグが真にセットされて、RAMからE²PROMメモリへの
書込みを行う。ブロック1180においてはNVM DRIVEを呼
出す。最後に、ブロック1190において回復アドレスバッ
ファがクリヤされる。それからこのルーチンはTRIP ACC
OUNTINGへ戻る。

次に、ブロック1200にNVM DRIVERルーチンが示されて
いる第10図を参照する。NVM DRIVERと呼ばれるルーチン
を選定してCMOSメモリ、E²PROMメモリまたは両方のメモ
リから情報を読出すことができる。第１表からわかるよ
うに、NVM装置に番号がつけられる。このルーチンで
は、ブロック1210においてセーブ装置不揮発性メモリの
装置番号に等しくする。この装置番号はブロック1220に
おいて判定され、「両方の装置」に対応する番号が選択
されたとすると、このブロックの肯定分岐を通ってルー
チンはブロック1230へ進み、CMOSに等しい装置番号を選
択してルーチンを開始する。

次に、ブロック1240において、読出し動作を求められ
ているかどうかを調べるために動作フラッグが調べら
れ、その結果が否定であればルーチンはブロック1250へ
進んで書込みルーチン（不揮発性メモリドライバに対す
る）を呼出す。ブロック1240における判定結果が肯定で
あれば、ルーチンはブロック1260へ進んで、読出すべき
バッファが悪いとマークされているかどうかの判定を行
う。この判定結果が否定であれば、ルーチンはブロック
1270へ進んでデータを選択された不揮発性メモリから読
出す。

次に判定ブロック1280において読出しを判定し、その
読出しが合格であればルーチンはACCOUNTING DRIVERプ
ログラムへ戻り、その読出しが不合格であればルーチン
はブロック1290へ進み、そのブロックにおいてバッファ
が悪いとマークされ、ブロック1300において十分な良い
バッファが残されているかどうかの判定が行われる。判
定結果が肯定であるとルーチンはブロック1310へ進み、
重大でない誤りコードをセットする。また、その判定結
果が否定であればルーチンはブロック1320へ進み、重大
でない誤りコードをセットする。次に、ルーチンは判定
ブロック1330へ進んでセーブ装置番号が「両方の装置」
を読出すためにセットされたかどうかを判定する。

再び判定ブロック1260へ戻って、判定結果が肯定であ
ればルーチンはブロック1340へ進み、そこで誤りコード
をセットしてから主ラインへ戻る。それから、ブロック
1330においてNVMが「両方の装置」に等しいかどうかの
判定を行う。この判定の結果が否定であればルーチンは
ブロック1265へ進んで誤りコードへ戻り、判定結果が否
定であるとルーチンは判定ブロック1345へ進み、装置番
号がCMOSだけに等しいかどうかの判定を行う。その判定
結果が否定であるとルーチンはブロック1350へ進み、そ
のブロックにおいて装置番号がE²PROMに等しいかどうか
の判定を行う。

この判定の結果が否定であるとルーチンはブロック13
60へ進んで装置をE²PROMに等しくセットしてから判定ブ
ロック1260へ戻る。このブロックではバッファが悪いと
マークされているかどうかの判定を行う。判定ブロック
1350における判定の結果が肯定であれば、ルーチンはブ
ロック1370へ進んで重大な誤りコードをセットしてから
誤りコードへ戻る。

判定ブロック1345における判定の結果が肯定であれ
ば、ルーチンは判定ブロック1380へ進んで別のCMOSメモ
リをセットするかどうかを判定する。この判定の結果が
肯定であればルーチンは戻る。判定の結果が否定であれ
ばルーチンはブロック1390へ進み、そこで装置を別のCM
OSメモリに等しくセットする。そこからルーチンは判定
ブロック1260へ戻る。

不揮発性メモリドライバのための書込みルーチンが第
11図のブロック1400に示されている。書込みルーチンが
呼出されると、判定ブロック1410においてストアの構造
が循環形かどうかについての判定が行われる。この判定
結果が肯定であると、ルーチンは判定ブロック1420へ進
み、自動進みフラッグを真にセットするかどうかの判定
を行う。この判定の結果が肯定であると、ルーチンはブ
ロック1430へ進み、ポインタを次のバッファへ進ませて
から主ラインへ戻る。また、ブロック1430における判定
の結果が否定であると、ルーチンは判定ブロック1440へ
進んで、バッファが悪くマークされたかどうかの判定を
行う。

この判定の結果が否定であれば、ルーチンはブロック
1450へ進んでデータを書込み、判定結果が肯定であれば
ルーチンはブロック1460へ進んでポインタを次のバッフ
ァへ進ませてから判定ブロック1440へ戻る。

ブロック1450における実行が終ってからルーチンは判
定ブロック1470へ進み、書込みが良いかどうかの判定を
行う。この判定の結果が否定であればルーチンはブロッ
ク1480へ進み、バッファが悪いとマークする。次に判定
ブロック1490において十分な良いバッファが残されてい
るかどうかについての判定を行う。この判定の結果が肯
定であればルーチンは書込みルーチンのスタートへ戻
る。

判定ブロック1490における判定結果が否定であれば、
ルーチンはブロック1500へ進んで重大な誤りコードをセ
ットし、それから判定ブロック1510へ進む。この判定ブ
ロックにおいてはセーブ装置NVM番号が両方の装置に等
しいかどうかの判定を行い、判定結果が否定であればル
ーチンはNVM DRIVERルーチンへ戻る。また、判定結果が
肯定であるとルーチンは判定ブロック1515へ進んでスト
アがCMOSメモリだけに対するものかどうかを判定する。
この判定の結果が肯定であるとルーチンは判定ブロック
1540へ進み、別のCMOS装置がセットされたか否かの判定
を行い、その結果が肯定であればルーチンはNVM Driver
ルーチンへ戻り、その結果が否定であれば、ルーチンは
ブロック1550へ進んで装置を別のCMOS装置にセットして
から戻る。

判定ブロック1515における判定の結果が否定である
と、ルーチンは判定ブロック1520へ進み、装置番号がE²
PROMに等しいかどうか判定する。この判定の結果が肯定
であればルーチンは主NVM DRIVERルーチンへ再び戻り、
その判定の結果が否定であればルーチンはブロック1530
へ進んで装置番号をE²PROMに等しくセットする。それか
らルーチンは書込みルーチンのスタートへ戻る。

次に、実際のトリップ郵便料金計算過程について説明
する。第12図は、郵便料金額の各「トリップ」すなわち
印字のために求められる郵便料金計算およびNVM更新の
流れ図である。印字輪は以前にセットされた状態である
か、オペレータまたは周辺装置からの通信により新しい
設定に変えられているかのいずれである。先に述べたよ
うに、郵便料金が印字されるたびに、印字輪にセットさ
れている郵便料金額の印字を行うために、郵便料金計の
不揮発性メモリ内で次の情報を更新させねばならない。
それらの情報とは、昇順レジスタと、降順レジスタと、
郵便物の数と、バッチカウントと、バッチ量とである。
昇順レジスタは郵便料金計により費される金額の総額を
登録するが、降順レジスタは郵便料金計に残っている基
金の額を登録する。郵便物の数と、バッチカウントと、
バッチ量とは、郵便料金額を印字する封筒の数を計数で
きるように、封筒の数と、バッチカウントと、バッチ量
とが郵便料金計の動作の開始時に零に通常セットされ
る。現在の動作中に実際に費された郵便料金額と処理さ
れている郵便物の数をオペレータが知ることができるよ
うにするために、バッチ量とバッチカウントがオペレー
タにより零に通常リセットできる。

本発明に従って格納されている付加値は印字輪がセッ
トされる郵便料金の額である。

したがって、トリップ郵便料金計算ルーチン1555にお
ける最初のステップは、郵便料金計の最後のトリップ以
後の設定値が変更されたかどうかを判定するために、印
字輪の設定を調べることである（ブロック1560）。その
判定結果が肯定であったとすると、ルーチンはブロック
1565へ進み、電源故障−非トリップ回復アドレスをCMOS
・NVM 104と主バッファと補バッファに置く。次に、ブ
ロック1570において郵便料金計算ドライバルーチンが呼
出されて、パラメータがNON−TRIPにセットされ、CMOS
とE²PROMとにおけるデータストアを更新する。メモリの
有効な更新中に回復アドレスバッファはクリヤされ、ル
ーチンは主ルーチンへ戻ってブロック1560からの否定分
岐に加わる。

次のステップ、ブロック1575、はRAMにおいてスクラ
ッチパド郵便料金計算を行うことである。新に計算され
た昇順レジスタ情報と降順レジスタ情報等が、NVMの対
応するバッファへ転送するためにRAMバッファに置かれ
る。

これは重要な時であることがわかるであろう。という
のは、電子式郵便料金計への供給電力が断たれた時に、
この一時的なメモリの内容が失われるからである。重要
なデータの状態が変化した時に重要な情報が失われると
を避けるために、その情報はNVMへ直ちに転送される。
データ転送を保護するために、本発明に従って、CMOS不
揮発性メモリに対するそのような更新が求められる度
に、ブロック1580に示すように、電源故障−郵便料金計
算回復アドレスが準備される。このアドレスはROM内の
プログラムに対するポインタであって、トリップの初め
からルーチンを実行させるために、トリップ郵便料金計
算の最初の点から電力供給を再開始させるためのルーチ
ンを郵便料金計のプログラムに呼出させるポインタであ
る。電源故障の正確な時点から郵便料金計算を継続させ
るための試みは行われていない。最良の結果を達成する
ために、電力故障トリップ回復アドレスが、各々に対す
るCRCとともに、電力故障回復アドレスがCMOSメモリ内
の主メモリバッファと補メモリバッファに格納される。

次にブロック1585において郵便料金計算プロセスのた
めのACCOUNTING DRIVER（500）が呼出される。

ACCOUNTING DRIVERルーチンについての説明におい
て、電源故障郵便料金計算アドレスをクリヤすることの
意味についてはとくに説明しなかったことを記憶されて
いるであろう。ここでは、このTRIP ACCOUNTINGルーチ
ンにおけるアドレスをセットによって、更新作業がほぼ
完了したとしても、計算をこのトリップの開始点へ戻す
ことにより回復できるようにされることが明らかにな
る。それから、NVMメモリの更新がひとたび終了すると
アドレスがクリヤされる。

郵便料金計算がトリップルーチンへ戻ると、トリップ
カウンタの状態が調べられる（ブロック1590）。この時
に、そのカウンタのカウントが15に達していないとする
とルーチンはタスク処理へ戻る。カウントが15に達した
とすると、ルーチンはブロック1585へ進み、次に、電力
故障−引外しE²PROM更新アドレスを準備し、ACCOUNTING
DRIVERを呼出し、パラメータをE²PROM UPDATEにセット
する（ブロック1598）。書込みが成功した後で、トリッ
プルーチンはタスク処理へ戻る。

第13図および第14図は不揮発性メモリの郵便料金の電
力供給手続きを示す流れ図である。第13図にはNVM電力
供給ルーチンがブロック1600に示されている。電力供給
フラッグを検出し、ルーチンは装置ビットマップを初期
化する（ブロック1610）。各装置はそれの下位アドレス
レジスタにビットマップのコピーを４つ維持する。初め
の良いコピーが決定され、各装置に対するビットマップ
がRAMへ転送される。ブロック1620において、良いバッ
ファの数を表すカウンタが不揮発性メモリから読出され
る。次に、ブロック1630において、ストアのためのスタ
ートアドレスがRAMへ転送される。これはROMに最初に置
かれたアドレスデータであることがわかるであろう。次
のステップは、不揮発性メモリの現在の状態と、ブロッ
ク1610において初期化されたビットマップとを基にして
ストアポインタを初期化することである（ブロック164
0）。

それから、ルーチンはブロック1650へ進んで、電源故
障回復処理を行う。次にブロック1660において、CMOSバ
ッファとE²PROMトリップバッファが等しいか否かを調べ
る。判定ブロック1670において、E²PROMとCMOSのバッフ
ァが等しくないと判定されると、ルーチンはブロック16
80へ進んで、最高の郵便物カウントのコピーを用いてそ
れらのバッファを等しくセットする。それからルーチン
はアプリケーションプログラムへ戻る。また、ブロック
1680における判定の結果が肯定であれば、ルーチンはア
プリケーションプログラムへ直接戻る。

第14図はブロック1700に示すように電源故障処理を示
す。回復アドレスはCMOSメモリ内の主バッファと補バッ
ファに格納されることを思い出すであろう。電力供給処
理ルーチンは、ブロック1710において、CMOSメモリの主
バッファ内の回復データ読出し、次に判定ブロック1720
において、CRCが良いと判定されるとルーチンはブロッ
ク1730へ進んで回復アドレスを調べる。次に、ブロック
1740において、回復アドレスが零に等しいと判定される
と不完全な郵便料金計算は示されず、ルーチンは主NVM
電力供給プログラムへ戻る。

判定結果が否定であれば、ルーチンはブロック1750へ
進み、回復プログラムを呼出す。また、判定ブロック17
20へ戻って、この判定ブロックにおける判定の結果が否
定であると、ルーチンはブロック1760へ進み、CMOSメモ
リの補バッファ内の回復データを読出す。次に、ブロッ
ク1770においてCRCが良いか否かの判定を行い、その判
定結果が否定であればルーチンは重大な誤りをセットす
る。その理由は、いずれのメモリの回復データも読出す
ことができないからである。

しかし、判定ブロック1770における判定の結果が判定
であると、ルーチンは判定ブロック1780へ進み、回復ア
ドレスが零に等しいか否かの判定を行う。その判定の結
果が肯定であればそれ以上の動作を行うことが求められ
ないから、ルーチンはNVM電力供給ルーチンへ戻る。判
定結果が否定であれば、ルーチンはブロック1790へ進
み、不揮発性メモリに格納されている回復プログラムア
ドレスを呼出させる。

この実施例の最後に第１表を示す。第１表は本発明に
従ってメモリストアの定義を示すものである。

【図面の簡単な説明】

第１図は本発明を利用する電子式郵便料金計の斜視図、
第２図は電子式郵便料金計のブロック図、第３図は電子
式郵便料金計のメモリモジュールのブロック回路図、第
4A図、第4B図、第4C図および第4D図は不揮発性メモリレ
ジスタのマップ図、第５〜11図は本発明の郵便料金計の
郵便料金計算ルーチンおよび不揮発性メモリアクセスル
ーチンの流れ図、第12図は郵便料金計の印字動作のため
の計算ルーチンを示す流れ図、第13〜14図は本発明の不
揮発性メモリの電力供給手段を示す流れ図である。 10……電子式郵便料金計、50……中央処理装置、52……
電源、54……メモリモジュール、56……デコーダモジュ
ール、80……LEDドライブモジュール、102……RAM、104
……電池でバックアップされたRAM、106……E²PROM。

Claims

(57)【特許請求の範囲】

【請求項１】マイクロコンピュータプログラムの制御の
下に動作するマイクロコンピュータ（50）と、郵便料金計算データを格納するために前記マイクロコン
ピュータ（50）に接続される不揮発性メモリ（106）
と、郵便料金を含む標識を印字する印字手段（20,30）と、を備え、前記印字手段（20,30）は前記マイクロコンピ
ュータ（50）に接続され、前記郵便料金値の印字は前記
マイクロコンピュータ（50）により管理され、前記郵便
料金計算データは前記不揮発性メモリ（106）に格納さ
れ、前記不揮発性メモリ（106）は、更新された郵便料金計
算データを所定のインターバルで格納する料金計算デー
タストアを含む第１の複数のバッファと、印字カウンタ
データを格納するストアを含む第２の複数のバッファ
と、郵便料金値を格納するストアを含む第３の複数のバ
ッファとを有し、現在の郵便料金計算データが、前記第
１の複数のバッファに格納されている前回に更新された
郵便料金計算データと、前記第２の複数のバッファに格
納されている前記印字カウンタデータと、前記第３の複
数のバッファに格納されている前記郵便料金値とから計
算されることを特徴とする郵便料金計。
【請求項２】請求項１記載の郵便料金計において、前記
印字カウンタストア内のデータから前記郵便料金計算ス
トアを更新する手段を更に備えたことを特徴とする郵便
料金計。
【請求項３】請求項１記載の郵便料金計において、前記
不揮発性メモリ（106）はEEPROMであることを特徴とす
る郵便料金計。
【請求項４】請求項３記載の郵便料金計において、前記
不揮発性メモリ（106）は保持時間の短い不揮発性メモ
リであり、前記第２の複数のバッファは循環形バッファ
構造であることを特徴とする郵便料金形。
【請求項５】請求項１記載の郵便料金計において、実時
間郵便料金計算情報を格納する保持時間の長い第２の不
揮発性メモリ（104）を更に備えたことを特徴とする郵
便料金計。
【請求項６】請求項５記載の郵便料金計において、前記
第２の不揮発性メモリ（104）は電池（108,110）でバッ
クアップされるCMOSランダムアクセスメモリ（RAM）で
あることを特徴とする郵便料金計。
【請求項７】郵便料金値を計算するためにマイクロコン
ピュータ（50）によりアクセスできる第１の不揮発性メ
モリ（106）および第２の不揮発性メモリ（104）を含む
不揮発性メモリモジュール（54）を備え、前記第１の不
揮発性メモリ（106）は郵便料金計の基金の印字の実時
間計算に対する料金計算情報を格納する郵便料金計算デ
ータストアを有し、前記第２の不揮発性メモリ（104）
は郵便料金計算データを冗長格納をすることができ、か
つ、前記第２の不揮発性メモリは選択された間隔で更新
される郵便料金計算データを格納する第１の複数のバッ
ファと、前回更新後の印字回数に関する印字カウンタ情
報を格納する第２の複数のバッファと、可変郵便料金値
に対する現在の料金計算を実行して印字するために、印
字された郵便料金値を格納する第３の複数のバッファと
を有することを特徴とする郵便料金計。