JP2853532B2 - 絶縁領域と超電導領域とを有する超電導薄膜の作製方法 - Google Patents
絶縁領域と超電導領域とを有する超電導薄膜の作製方法Info
- Publication number
- JP2853532B2 JP2853532B2 JP5279091A JP27909193A JP2853532B2 JP 2853532 B2 JP2853532 B2 JP 2853532B2 JP 5279091 A JP5279091 A JP 5279091A JP 27909193 A JP27909193 A JP 27909193A JP 2853532 B2 JP2853532 B2 JP 2853532B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- superconducting
- superconducting thin
- substrate
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、超電導領域が分離され
た超電導薄膜およびその作製方法に関する。より詳細に
は、基板上に形成され、酸化物超電導体が用いられてい
て、絶縁領域により超電導領域が分離されている超電導
薄膜およびその作製方法に関する。また、本発明は、上
記の超電導薄膜の作製方法を応用したマイクロ波回路に
適した、平面型素子の製造方法にも関する。
た超電導薄膜およびその作製方法に関する。より詳細に
は、基板上に形成され、酸化物超電導体が用いられてい
て、絶縁領域により超電導領域が分離されている超電導
薄膜およびその作製方法に関する。また、本発明は、上
記の超電導薄膜の作製方法を応用したマイクロ波回路に
適した、平面型素子の製造方法にも関する。
【０００２】
【従来の技術】超電導現象を利用した素子は、従来の半
導体素子に比較して高速であり、消費電力も小さく、飛
躍的に高性能化することができると考えられている。特
に近年研究が進んでいる酸化物超電導体を使用すること
により、比較的高い温度で動作する超電導素子を作製す
ることが可能である。現在、酸化物超電導体を使用した
ジョセフソン素子、超電導トランジスタ、超電導電界効
果型素子等の超電導素子の研究が進められている。
導体素子に比較して高速であり、消費電力も小さく、飛
躍的に高性能化することができると考えられている。特
に近年研究が進んでいる酸化物超電導体を使用すること
により、比較的高い温度で動作する超電導素子を作製す
ることが可能である。現在、酸化物超電導体を使用した
ジョセフソン素子、超電導トランジスタ、超電導電界効
果型素子等の超電導素子の研究が進められている。
【０００３】一方、酸化物超電導体をマイクロ波回路に
応用することも研究されている。マイクロ波回路で使用
されるストリップ線路では、周波数の平方根に比例し
て、導体の抵抗による減衰定数が増大する。また、周波
数の増大に比例して誘電体損も増加する。従って、スト
リップ線路における導体層の抵抗を低減することは、ス
トリップ線路の性能を向上することになる。即ち、上記
のストリップ線路に使用されている導体線路を超電導化
すると、伝播損失が著しく低減し、適用可能な周波数帯
域が高周波数側に拡張される。特に、 100ＧHz付近で
は、導体線路にCuを使用するよりも明らかに低損失にな
ると考えられている。
応用することも研究されている。マイクロ波回路で使用
されるストリップ線路では、周波数の平方根に比例し
て、導体の抵抗による減衰定数が増大する。また、周波
数の増大に比例して誘電体損も増加する。従って、スト
リップ線路における導体層の抵抗を低減することは、ス
トリップ線路の性能を向上することになる。即ち、上記
のストリップ線路に使用されている導体線路を超電導化
すると、伝播損失が著しく低減し、適用可能な周波数帯
域が高周波数側に拡張される。特に、 100ＧHz付近で
は、導体線路にCuを使用するよりも明らかに低損失にな
ると考えられている。
【０００４】また、マイクロ波は、数mm〜数十cmと波長
が短いことから直進性が強く、回折性が小さい独特の挙
動を示し、取り扱いには独自の手法や部品が必要であ
る。Ｌ、Ｃ、Ｒ、等のインピーダンス部品に関しても、
マイクロ波回路には、一般的な電子回路のものと異なる
形状のものを使用することが好ましい。いわゆる単体の
チップ部品は、寸法が大きく、集積度の高い回路を作製
することが難しいだけでなく、特性上マイクロ波回路に
は不適である。さらに、回路との一括製造が不可能であ
り、部品と回路との接合部分における線路幅の不一致等
により発生する反射等の影響で回路の特性が劣化する。
が短いことから直進性が強く、回折性が小さい独特の挙
動を示し、取り扱いには独自の手法や部品が必要であ
る。Ｌ、Ｃ、Ｒ、等のインピーダンス部品に関しても、
マイクロ波回路には、一般的な電子回路のものと異なる
形状のものを使用することが好ましい。いわゆる単体の
チップ部品は、寸法が大きく、集積度の高い回路を作製
することが難しいだけでなく、特性上マイクロ波回路に
は不適である。さらに、回路との一括製造が不可能であ
り、部品と回路との接合部分における線路幅の不一致等
により発生する反射等の影響で回路の特性が劣化する。
【０００５】マイクロ波集積回路（以下ＭＩＣと記す）
に適した形状のインピーダンス部品を図５(a)および(b)
に示す。図５(a)は、積層型と呼ばれるキャパシタの一
例であり、基板５上に形成された一対のストリップ線路
31の間に誘電体膜33をはさんで構成されている。一方、
図５(b)は、埋め込み型と呼ばれるキャパシタの例であ
り、基板５に設けられた凹部34に沿って形成されたスト
リップ線路32上に誘電体層35を積層して構成されてい
る。これらのインピーダンス部品は、チップ部品と比較
すると寸法が小さく、ＭＩＣのストリップ線路と連続し
て形成されており、一括して製造することができる。し
かしながら、その製造プロセスは複雑である。
に適した形状のインピーダンス部品を図５(a)および(b)
に示す。図５(a)は、積層型と呼ばれるキャパシタの一
例であり、基板５上に形成された一対のストリップ線路
31の間に誘電体膜33をはさんで構成されている。一方、
図５(b)は、埋め込み型と呼ばれるキャパシタの例であ
り、基板５に設けられた凹部34に沿って形成されたスト
リップ線路32上に誘電体層35を積層して構成されてい
る。これらのインピーダンス部品は、チップ部品と比較
すると寸法が小さく、ＭＩＣのストリップ線路と連続し
て形成されており、一括して製造することができる。し
かしながら、その製造プロセスは複雑である。
【０００６】図６(a)および(b)にストリップ線路を利用
した平面型インピーダンス部品を示す。図６(a)は、ミ
アンダラインと呼ばれるインダクタの一例であり、基本
的には、ストリップ線路41の一部を細くしたものであ
る。細い部分42の長さを長くすることによりインダクタ
ンスＬが大きくなるので、折り曲げて配置して構成され
ている。図６(b)は、櫛型キャパシタの一例であり、一
対のストリップ線路41からそれぞれ枝部43を出し、交互
に並べて構成されている。平面型インピーダンス部品
は、ストリップ線路を加工して形成されるのでＭＩＣの
ストリップ線路と一体に一括して製造することができ
る。しかしながら、プロセス容量、加工精度の限界から
寸法が小さくできず、集中定数形の部品にならないこと
がある。
した平面型インピーダンス部品を示す。図６(a)は、ミ
アンダラインと呼ばれるインダクタの一例であり、基本
的には、ストリップ線路41の一部を細くしたものであ
る。細い部分42の長さを長くすることによりインダクタ
ンスＬが大きくなるので、折り曲げて配置して構成され
ている。図６(b)は、櫛型キャパシタの一例であり、一
対のストリップ線路41からそれぞれ枝部43を出し、交互
に並べて構成されている。平面型インピーダンス部品
は、ストリップ線路を加工して形成されるのでＭＩＣの
ストリップ線路と一体に一括して製造することができ
る。しかしながら、プロセス容量、加工精度の限界から
寸法が小さくできず、集中定数形の部品にならないこと
がある。
【０００７】上記の超電導素子を各種電子装置に使用す
る場合には、集積化することが必要であり、また、マイ
クロ波回路もできるだけＭＩＣとする必要がある。超電
導体に酸化物超電導体を使用する場合には、基板上に酸
化物超電導体の薄膜を形成し、素子ごとに超電導領域を
分離しなければならない。図２を参照して、従来の方法
により酸化物超電導薄膜の超電導領域を分離する工程を
説明する。図２に示した従来の方法では、最初に図４
(a)に示すよう、MgＯ、SrTiＯ3等の基板５上の超電導領
域が形成される部分を覆うようフォトレジスト膜３を形
成する。次に図４(b)に示すよう、SiＯ2膜２を基板５の
露出している部分およびフォトレジスト膜３上に形成
し、図４(c)に示すよう、リフトオフ法によりフォトレ
ジスト膜３およびその上のSiＯ2膜２を除去する。この
ように、超電導領域が形成される部分の表面が露出し、
絶縁領域が形成される部分にSiＯ2膜２が成膜された基
板５上に、図４(d)に示すようＹ1Ba2Cu3Ｏ7-X酸化物超
電導薄膜１を成膜する。Ｙ1Ba2Cu3Ｏ7-X酸化物超電導薄
膜１の基板５の表面が露出している部分に堆積した部分
は、超電導領域10となり、Ｙ1Ba2Cu3Ｏ7-X酸化物超電導
薄膜１のSiＯ2 膜２上に堆積した部分は、SiＯ2膜２か
らSiが拡散して絶縁体となり、絶縁領域11を形成する。
さらに、超電導領域10を加工して超電導素子等を作製す
ることにより、集積化された超電導回路が作製できる。
る場合には、集積化することが必要であり、また、マイ
クロ波回路もできるだけＭＩＣとする必要がある。超電
導体に酸化物超電導体を使用する場合には、基板上に酸
化物超電導体の薄膜を形成し、素子ごとに超電導領域を
分離しなければならない。図２を参照して、従来の方法
により酸化物超電導薄膜の超電導領域を分離する工程を
説明する。図２に示した従来の方法では、最初に図４
(a)に示すよう、MgＯ、SrTiＯ3等の基板５上の超電導領
域が形成される部分を覆うようフォトレジスト膜３を形
成する。次に図４(b)に示すよう、SiＯ2膜２を基板５の
露出している部分およびフォトレジスト膜３上に形成
し、図４(c)に示すよう、リフトオフ法によりフォトレ
ジスト膜３およびその上のSiＯ2膜２を除去する。この
ように、超電導領域が形成される部分の表面が露出し、
絶縁領域が形成される部分にSiＯ2膜２が成膜された基
板５上に、図４(d)に示すようＹ1Ba2Cu3Ｏ7-X酸化物超
電導薄膜１を成膜する。Ｙ1Ba2Cu3Ｏ7-X酸化物超電導薄
膜１の基板５の表面が露出している部分に堆積した部分
は、超電導領域10となり、Ｙ1Ba2Cu3Ｏ7-X酸化物超電導
薄膜１のSiＯ2 膜２上に堆積した部分は、SiＯ2膜２か
らSiが拡散して絶縁体となり、絶縁領域11を形成する。
さらに、超電導領域10を加工して超電導素子等を作製す
ることにより、集積化された超電導回路が作製できる。
【０００８】
【発明が解決しようとする課題】しかしながら、酸化物
超電導体を使用したデバイスの製造プロセスは未熟であ
り、上記のＭＩＣに適した集中定数型の平面型インピー
ダンス素子を実現するのには十分ではない。特に、集中
定数型の平面型インピーダンス素子を製造するためには
微細加工が必須であり、また、酸化物超電導体は大気に
触れると、その特性が劣化するので、大気に触れないin
-situ のプロセスが必要である。
超電導体を使用したデバイスの製造プロセスは未熟であ
り、上記のＭＩＣに適した集中定数型の平面型インピー
ダンス素子を実現するのには十分ではない。特に、集中
定数型の平面型インピーダンス素子を製造するためには
微細加工が必須であり、また、酸化物超電導体は大気に
触れると、その特性が劣化するので、大気に触れないin
-situ のプロセスが必要である。
【０００９】さらに、上記従来の方法で超電導領域が分
離された酸化物超電導薄膜においては、超電導領域の酸
化物超電導体の超電導特性が悪く、超電導性を示さない
場合もある。これは、従来の方法では、基板表面に直接
フォトレジスト膜を形成するので、フォトレジスト膜を
形成する際および／またはフォトレジスト膜を除去する
際に基板表面において化学反応が起こり、基板表面に欠
陥が導入されることがあるからである。
離された酸化物超電導薄膜においては、超電導領域の酸
化物超電導体の超電導特性が悪く、超電導性を示さない
場合もある。これは、従来の方法では、基板表面に直接
フォトレジスト膜を形成するので、フォトレジスト膜を
形成する際および／またはフォトレジスト膜を除去する
際に基板表面において化学反応が起こり、基板表面に欠
陥が導入されることがあるからである。
【００１０】そこで、本発明の目的は、上記従来技術の
問題点を解決した超電導領域が分離された超電導薄膜の
作製方法を提供すること、および酸化物超電導体を使用
したＭＩＣに適した集中定数型の平面型インピーダンス
素子の新規な製造方法を提供することにある。
問題点を解決した超電導領域が分離された超電導薄膜の
作製方法を提供すること、および酸化物超電導体を使用
したＭＩＣに適した集中定数型の平面型インピーダンス
素子の新規な製造方法を提供することにある。
【００１１】
【課題を解決するための手段】本発明に従うと、基板上
に配置され、絶縁領域で分離された超電導領域を備え、
前記超電導領域が酸化物超電導体で構成され、前記絶縁
領域が前記酸化物超電導体と等しい構成元素を含む非超
電導酸化物で構成されている超電導薄膜を作製する方法
において、前記基板の前記超電導領域が形成される部分
に、減圧下で容易に蒸発または昇華する金属層を形成す
る工程と、前記基板上にSiを含む材料の層を形成する工
程と、前記基板の絶縁領域が形成される部分以外のSiを
含む材料の層を除去する工程と、前記金属層を除去する
工程と、前記基板上に酸化物超電導薄膜の成膜を行う工
程とを含むことを特徴とする超電導薄膜の作製方法が提
供される。
に配置され、絶縁領域で分離された超電導領域を備え、
前記超電導領域が酸化物超電導体で構成され、前記絶縁
領域が前記酸化物超電導体と等しい構成元素を含む非超
電導酸化物で構成されている超電導薄膜を作製する方法
において、前記基板の前記超電導領域が形成される部分
に、減圧下で容易に蒸発または昇華する金属層を形成す
る工程と、前記基板上にSiを含む材料の層を形成する工
程と、前記基板の絶縁領域が形成される部分以外のSiを
含む材料の層を除去する工程と、前記金属層を除去する
工程と、前記基板上に酸化物超電導薄膜の成膜を行う工
程とを含むことを特徴とする超電導薄膜の作製方法が提
供される。
【００１２】本発明の方法では、前記金属層をBi、Se、
Te、Pb、TlまたはSbで形成することが好ましく、前記基
板を減圧下で加熱することで前記金属層を除去すること
が好ましい。さらに、本発明の方法においては、前記基
板を減圧下で加熱して前記金属層を除去する工程を、前
記酸化物超電導薄膜の成膜を行う装置を使用して行い、
連続して酸化物超電導薄膜の成膜を行うことが好まし
い。
Te、Pb、TlまたはSbで形成することが好ましく、前記基
板を減圧下で加熱することで前記金属層を除去すること
が好ましい。さらに、本発明の方法においては、前記基
板を減圧下で加熱して前記金属層を除去する工程を、前
記酸化物超電導薄膜の成膜を行う装置を使用して行い、
連続して酸化物超電導薄膜の成膜を行うことが好まし
い。
【００１３】本発明の方法においては、酸化物超電導薄
膜を所定の形状に加工する工程をさらに含むことが好ま
しく、酸化物超電導薄膜の加工を酸化物超電導薄膜の成
膜に連続して酸化物超電導薄膜の成膜を行う装置を使用
して行うことが好ましい。
膜を所定の形状に加工する工程をさらに含むことが好ま
しく、酸化物超電導薄膜の加工を酸化物超電導薄膜の成
膜に連続して酸化物超電導薄膜の成膜を行う装置を使用
して行うことが好ましい。
【００１４】
【作用】本発明の方法では、基板上の超電導領域が形成
される部分上に減圧下で容易に蒸発または昇華する金属
層を形成した後、基板上にSi、SiＯ2等Siを含む材料の
層を形成する。上記の金属層のパターニングはＨＮＯ3
等の酸または常温におけるイオンビームスパッタリング
等を使用することが好ましい。次に、基板上の超電導領
域が形成される部分、即ち上記金属層上に堆積したSiを
含む材料の層を除去し、さらに上記の金属層も除去した
後に酸化物超電導薄膜の成膜を行う。基板の超電導領域
が形成される部分は、Siを含む材料の層のパターニング
の際、上記の金属層で覆われている。従って、基板のこ
の部分は、このパターニングで使用されるフォトレジス
トから保護されていて劣化しない。よって、酸化物超電
導薄膜の、基板のこの部分上に成長する部分、即ち、超
電導領域を構成する部分の結晶性、超電導特性は優れた
ものになる。また、酸化物超電導薄膜のSiを含む材料の
層上の部分は、Siが拡散して超電導性が失われ、絶縁領
域となる。本発明の方法では、この絶縁領域で外周が定
められた酸化物超電導薄膜を所定の形状にさらに加工し
て平面型素子を製造する。
される部分上に減圧下で容易に蒸発または昇華する金属
層を形成した後、基板上にSi、SiＯ2等Siを含む材料の
層を形成する。上記の金属層のパターニングはＨＮＯ3
等の酸または常温におけるイオンビームスパッタリング
等を使用することが好ましい。次に、基板上の超電導領
域が形成される部分、即ち上記金属層上に堆積したSiを
含む材料の層を除去し、さらに上記の金属層も除去した
後に酸化物超電導薄膜の成膜を行う。基板の超電導領域
が形成される部分は、Siを含む材料の層のパターニング
の際、上記の金属層で覆われている。従って、基板のこ
の部分は、このパターニングで使用されるフォトレジス
トから保護されていて劣化しない。よって、酸化物超電
導薄膜の、基板のこの部分上に成長する部分、即ち、超
電導領域を構成する部分の結晶性、超電導特性は優れた
ものになる。また、酸化物超電導薄膜のSiを含む材料の
層上の部分は、Siが拡散して超電導性が失われ、絶縁領
域となる。本発明の方法では、この絶縁領域で外周が定
められた酸化物超電導薄膜を所定の形状にさらに加工し
て平面型素子を製造する。
【００１５】上記本発明の方法では、上記の金属層をB
i、Se、Te、Pb、TlまたはSbで形成することが好まし
い。これらの金属は、酸化物超電導薄膜の成膜に使用す
る基板に悪影響を与えることがなく、また、後述するよ
う減圧下で基板を加熱することにより容易に蒸発または
昇華して除去可能であるので好ましい。
i、Se、Te、Pb、TlまたはSbで形成することが好まし
い。これらの金属は、酸化物超電導薄膜の成膜に使用す
る基板に悪影響を与えることがなく、また、後述するよ
う減圧下で基板を加熱することにより容易に蒸発または
昇華して除去可能であるので好ましい。
【００１６】本発明の方法では、上記金属層を、減圧下
で基板を加熱して蒸発または昇華させて除去することが
好ましい。この方法によれば、基板を一切傷めずに金属
層を除去できるからである。また、特に、酸化物超電導
薄膜を成膜する真空装置を使用して、上記の金属層の除
去を行うと、金属層の除去に連続して酸化物超電導薄膜
の成膜を行うことが可能である。この場合、基板の金属
層で覆われていた部分は、極めて清浄な状態のまま酸化
物超電導薄膜が成膜されるので、高品質の酸化物超電導
薄膜が得られる。上記の金属層を昇華、除去する際の圧
力は１×10-7Torr以下が好ましく、基板温度は400〜500
℃が好ましい。しかしながら、特に基板温度に関して
は、400℃以上で、酸化物超電導薄膜の成膜温度である7
00℃以下ならば、任意の温度が選択できる。
で基板を加熱して蒸発または昇華させて除去することが
好ましい。この方法によれば、基板を一切傷めずに金属
層を除去できるからである。また、特に、酸化物超電導
薄膜を成膜する真空装置を使用して、上記の金属層の除
去を行うと、金属層の除去に連続して酸化物超電導薄膜
の成膜を行うことが可能である。この場合、基板の金属
層で覆われていた部分は、極めて清浄な状態のまま酸化
物超電導薄膜が成膜されるので、高品質の酸化物超電導
薄膜が得られる。上記の金属層を昇華、除去する際の圧
力は１×10-7Torr以下が好ましく、基板温度は400〜500
℃が好ましい。しかしながら、特に基板温度に関して
は、400℃以上で、酸化物超電導薄膜の成膜温度である7
00℃以下ならば、任意の温度が選択できる。
【００１７】さらに、本発明の方法では、上記の酸化物
超電導薄膜を所定の形状に加工して例えば平面型素子を
製造する。この加工には、例えば集束イオンビームエッ
チング法、スパッタエッチング法等の荷電粒子を照射し
て加工を行う方法を使用することが好ましい。この加工
は、やはり酸化物超電導薄膜を成膜する真空装置を使用
して、酸化物超電導薄膜の成膜に続けて行うことが好ま
しい。この場合、酸化物超電導薄膜は、大気に全く触れ
ずに加工されるので、酸化物超電導薄膜の特性を劣化さ
せることなく平面型素子が完成する。
超電導薄膜を所定の形状に加工して例えば平面型素子を
製造する。この加工には、例えば集束イオンビームエッ
チング法、スパッタエッチング法等の荷電粒子を照射し
て加工を行う方法を使用することが好ましい。この加工
は、やはり酸化物超電導薄膜を成膜する真空装置を使用
して、酸化物超電導薄膜の成膜に続けて行うことが好ま
しい。この場合、酸化物超電導薄膜は、大気に全く触れ
ずに加工されるので、酸化物超電導薄膜の特性を劣化さ
せることなく平面型素子が完成する。
【００１８】本発明は、任意の酸化物超電導体に適用す
ることが可能であるが、特にＹ−Ba−Cu−Ｏ系酸化物超
電導体、Bi−Sr−Ca−Cu−Ｏ系酸化物超電導体、Tl−Ba
−Ca−Cu−Ｏ系酸化物超電導体に適用することが好まし
い。これらの酸化物超電導体は、臨界温度を始めとする
各種の超電導特性が現在のところ最も優れているからで
ある。また、本発明に使用する基板としては、MgＯ、Sr
TiＯ3等が好ましい。これらの基板上には、優れた特性
の酸化物超電導薄膜が成膜可能であるからである。
ることが可能であるが、特にＹ−Ba−Cu−Ｏ系酸化物超
電導体、Bi−Sr−Ca−Cu−Ｏ系酸化物超電導体、Tl−Ba
−Ca−Cu−Ｏ系酸化物超電導体に適用することが好まし
い。これらの酸化物超電導体は、臨界温度を始めとする
各種の超電導特性が現在のところ最も優れているからで
ある。また、本発明に使用する基板としては、MgＯ、Sr
TiＯ3等が好ましい。これらの基板上には、優れた特性
の酸化物超電導薄膜が成膜可能であるからである。
【００１９】以下、本発明を実施例によりさらに詳しく
説明するが、以下の開示は本発明の単なる実施例に過ぎ
ず、本発明の技術的範囲をなんら制限するものではな
い。
説明するが、以下の開示は本発明の単なる実施例に過ぎ
ず、本発明の技術的範囲をなんら制限するものではな
い。
【００２０】
【実施例】図１および図２を参照して、本発明の方法に
より、超電導領域が絶縁領域で分離された超電導薄膜を
作製し、さらにそれを加工して酸化物超電導体を使用し
た櫛型キャパシタを製造する方法を説明する。まず、図
１(a)に示すようSrTiＯ3基板５の表面に、厚さ10〜50nm
のBi層４を真空蒸着法で形成する。次に図１(b)に示す
よう、Bi層４の超電導領域となる部分上にフォトレジス
ト膜３を形成し、Bi層４の露出している部分を除去す
る。Bi層４の除去には、ＨＮＯ3等の酸を使用するか、
または常温におけるイオンビームスパッタリングを使用
することが好ましい。次いで図１(c)に示すよう、全体
の上にSiＯy（０＜ｙ＜２、蒸着材料はSiＯであるが、
基板上に堆積するとSiＯyになる）層２を真空蒸着法で
形成する。SiＯyに代えてSiを使用してもよい。SiＯy層
２の膜厚は、50〜60nmが好ましい。
より、超電導領域が絶縁領域で分離された超電導薄膜を
作製し、さらにそれを加工して酸化物超電導体を使用し
た櫛型キャパシタを製造する方法を説明する。まず、図
１(a)に示すようSrTiＯ3基板５の表面に、厚さ10〜50nm
のBi層４を真空蒸着法で形成する。次に図１(b)に示す
よう、Bi層４の超電導領域となる部分上にフォトレジス
ト膜３を形成し、Bi層４の露出している部分を除去す
る。Bi層４の除去には、ＨＮＯ3等の酸を使用するか、
または常温におけるイオンビームスパッタリングを使用
することが好ましい。次いで図１(c)に示すよう、全体
の上にSiＯy（０＜ｙ＜２、蒸着材料はSiＯであるが、
基板上に堆積するとSiＯyになる）層２を真空蒸着法で
形成する。SiＯyに代えてSiを使用してもよい。SiＯy層
２の膜厚は、50〜60nmが好ましい。
【００２１】次に、フォトレジスト膜３を除去して、そ
の上のSiＯy層２をリフトオフにより取り除き、図１(d)
に示すよう、基板５の絶縁領域が形成される部分のみに
SiＯy層２が残るようパターニングする。基板５を真空
装置内に搬送し、圧力１×10-9Torrで、400℃、５分間
加熱し、Bi層４を昇華させ、図２(e)に示すよう除去す
る。続いて、図２(f)に示すよう、基板５上に厚さ20〜4
0nmのＹ1Ba2Cu3Ｏ7-X酸化物超電導薄膜１をオフアクシ
ススパッタリング法、反応性蒸着法、ＭＢＥ法、ＣＶＤ
法、レーザアブレーション法等の方法で成膜する。オフ
アクシススパッタリング法でＹ1Ba2Cu3Ｏ7-X酸化物超電
導薄膜１を成膜する場合の成膜条件を以下に示す。
の上のSiＯy層２をリフトオフにより取り除き、図１(d)
に示すよう、基板５の絶縁領域が形成される部分のみに
SiＯy層２が残るようパターニングする。基板５を真空
装置内に搬送し、圧力１×10-9Torrで、400℃、５分間
加熱し、Bi層４を昇華させ、図２(e)に示すよう除去す
る。続いて、図２(f)に示すよう、基板５上に厚さ20〜4
0nmのＹ1Ba2Cu3Ｏ7-X酸化物超電導薄膜１をオフアクシ
ススパッタリング法、反応性蒸着法、ＭＢＥ法、ＣＶＤ
法、レーザアブレーション法等の方法で成膜する。オフ
アクシススパッタリング法でＹ1Ba2Cu3Ｏ7-X酸化物超電
導薄膜１を成膜する場合の成膜条件を以下に示す。
【００２２】このとき、酸化物超電導薄膜１のSiＯy層
２上の部分には、SiＯy層２からSiが拡散し、非超電導
体の絶縁領域11となる。酸化物超電導薄膜１の基板５上
の部分には、ｃ軸配向の結晶性のよい酸化物超電導体に
よる超電導領域10が形成される。最後に、Gaイオンを使
用した集束イオンビームエッチングにより、図２(g)に
示すよう、酸化物超電導薄膜１の超電導領域10の部分に
溝12を形成し、交互に並べた枝部13を有する一対の超電
導電極 101および102 を作製して、櫛型キャパシタが完
成する。また、図３に完成した櫛型キャパシタの主要部
の平面図を示す。この加工では、集束イオンビーム装置
に備えられた走査型電子顕微鏡で観察を行い、溝12の位
置を正確に決定するとともに、高い寸法精度の加工を行
った。溝12の幅は 200nmで、深さは酸化物超電導薄膜１
が完全に除去できる50nmとした。また、Gaイオンビーム
の加速電圧は100kＶ、イオン電流は500pＡ、ビーム径は
0.1μｍとした。以上のように作製された櫛型キャパシ
タの容量Ｃは、酸化物超電導薄膜１の厚さをｄ、溝12の
長さをｌ、溝12の幅をｓ、基板の誘電率をεとすると、
以下の式で表される。
２上の部分には、SiＯy層２からSiが拡散し、非超電導
体の絶縁領域11となる。酸化物超電導薄膜１の基板５上
の部分には、ｃ軸配向の結晶性のよい酸化物超電導体に
よる超電導領域10が形成される。最後に、Gaイオンを使
用した集束イオンビームエッチングにより、図２(g)に
示すよう、酸化物超電導薄膜１の超電導領域10の部分に
溝12を形成し、交互に並べた枝部13を有する一対の超電
導電極 101および102 を作製して、櫛型キャパシタが完
成する。また、図３に完成した櫛型キャパシタの主要部
の平面図を示す。この加工では、集束イオンビーム装置
に備えられた走査型電子顕微鏡で観察を行い、溝12の位
置を正確に決定するとともに、高い寸法精度の加工を行
った。溝12の幅は 200nmで、深さは酸化物超電導薄膜１
が完全に除去できる50nmとした。また、Gaイオンビーム
の加速電圧は100kＶ、イオン電流は500pＡ、ビーム径は
0.1μｍとした。以上のように作製された櫛型キャパシ
タの容量Ｃは、酸化物超電導薄膜１の厚さをｄ、溝12の
長さをｌ、溝12の幅をｓ、基板の誘電率をεとすると、
以下の式で表される。
【式１】Ｃ＝ε×ｄ×ｌ／ｓ
【００２３】また、上記の櫛型キャパシタにおいては、
溝12の部分に基板と異なる誘電率を有する誘電体層を形
成することにより、容量Ｃを容易に変更することができ
る。さらに、溝12上に絶縁体層を介して電極を配置し、
この電極に電圧を印加して電界効果により、誘電率ε、
線路のインピーダンス等の特性を変調することができ
る。
溝12の部分に基板と異なる誘電率を有する誘電体層を形
成することにより、容量Ｃを容易に変更することができ
る。さらに、溝12上に絶縁体層を介して電極を配置し、
この電極に電圧を印加して電界効果により、誘電率ε、
線路のインピーダンス等の特性を変調することができ
る。
【００２４】
【発明の効果】以上説明したように、本発明に従えば、
超電導領域が絶縁領域で分離された超電導薄膜の作製方
法が提供される。本発明の方法によれば、基板の超電導
領域が形成される部分がBi層により被覆されるので、基
板がフォトレジストと反応せず、基板上に形成された層
に微細加工を行った後でも、高品質の酸化物超電導体結
晶で構成された超電導領域が形成される。また、Bi層を
除去する場合には、Bi層が昇華する際に基板上の不純物
が除去され、基板表面が清浄になる。これは、特に炭素
等の不純物に有効である。さらに、従来は、基板を有機
溶剤や無水ＨClで洗浄してから、成膜を行っても、実際
に酸化物超電導薄膜を成膜するまでのパターニング工程
までの取扱いおよびその間の大気との反応で、基板表面
が再度汚染されてしまった。本発明の方法によれば、洗
浄直後の清浄な表面がBi層で保護され、酸化物超電導薄
膜の成膜直前までその状態が保持される。従って、本発
明を超電導素子、超電導集積回路の作製に応用すること
により、従来得られなかった高性能な超電導装置が作製
可能である。
超電導領域が絶縁領域で分離された超電導薄膜の作製方
法が提供される。本発明の方法によれば、基板の超電導
領域が形成される部分がBi層により被覆されるので、基
板がフォトレジストと反応せず、基板上に形成された層
に微細加工を行った後でも、高品質の酸化物超電導体結
晶で構成された超電導領域が形成される。また、Bi層を
除去する場合には、Bi層が昇華する際に基板上の不純物
が除去され、基板表面が清浄になる。これは、特に炭素
等の不純物に有効である。さらに、従来は、基板を有機
溶剤や無水ＨClで洗浄してから、成膜を行っても、実際
に酸化物超電導薄膜を成膜するまでのパターニング工程
までの取扱いおよびその間の大気との反応で、基板表面
が再度汚染されてしまった。本発明の方法によれば、洗
浄直後の清浄な表面がBi層で保護され、酸化物超電導薄
膜の成膜直前までその状態が保持される。従って、本発
明を超電導素子、超電導集積回路の作製に応用すること
により、従来得られなかった高性能な超電導装置が作製
可能である。
【００２５】また、本発明の方法で平面型素子を製造す
ると、従来よりも簡単なプロセスで平面型素子が製造で
きるだけでなく、すべての工程を一括してその場（in-s
itu)で処理することが可能である。従って、酸化物超電
導薄膜が劣化することがない。さらに、微細加工が容易
であるので、マイクロ波回路用の平面型インピーダンス
素子を設計が容易な集中定数型の素子として作製でき
る。
ると、従来よりも簡単なプロセスで平面型素子が製造で
きるだけでなく、すべての工程を一括してその場（in-s
itu)で処理することが可能である。従って、酸化物超電
導薄膜が劣化することがない。さらに、微細加工が容易
であるので、マイクロ波回路用の平面型インピーダンス
素子を設計が容易な集中定数型の素子として作製でき
る。
【図１】本発明の方法により、超電導薄膜を作製し、さ
らに平面型素子を製造する工程の前半部分の概念図であ
る。
らに平面型素子を製造する工程の前半部分の概念図であ
る。
【図２】本発明の方法により、超電導薄膜を作製し、さ
らに平面型素子を製造する工程の後半部分の概念図であ
る。
らに平面型素子を製造する工程の後半部分の概念図であ
る。
【図３】本発明の方法により製造された櫛型キャパシタ
の主要部の平面図である。
の主要部の平面図である。
【図４】従来の方法により超電導領域が分離された酸化
物超電導薄膜を作製する工程の概念図である。
物超電導薄膜を作製する工程の概念図である。
【図５】マイクロ波回路用の集積化素子の例の断面図で
ある。
ある。
【図６】マイクロ波回路用の平面型素子の例の平面図で
ある。
ある。
１ 酸化物超電導薄膜 ２ SiＯy層 ３ フォトレジスト ４ Bi層 ５ 基板 10 超電導領域 11 絶縁領域 12 溝 13、43 枝部 31、32、41 ストリップ線路 33 誘電体膜 35 誘電体層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−282877（ＪＰ，Ａ) 特開 昭64−86577（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 39/00 H01L 39/22 - 39/24
Claims (6)
- 【請求項１】 基板上に配置され、絶縁領域で分離され
た超電導領域を備え、前記超電導領域が酸化物超電導体
で構成され、前記絶縁領域が前記酸化物超電導体と等し
い構成元素を含む非超電導酸化物で構成されている超電
導薄膜を作製する方法において、前記基板の前記超電導
領域が形成される部分に、減圧下で容易に蒸発または昇
華する金属層を形成する工程と、前記基板上にSiを含む
材料の層を形成する工程と、前記基板の絶縁領域が形成
される部分以外のSiを含む材料の層を除去する工程と、
前記金属層を除去する工程と、前記基板上に酸化物超電
導薄膜の成膜を行う工程とを含むことを特徴とする超電
導薄膜の作製方法。 - 【請求項２】 前記金属層をBi、Se、Te、Pb、Tlまたは
Sbで形成することを特徴とする請求項１に記載の超電導
薄膜の作製方法。 - 【請求項３】 前記基板を減圧下で加熱することで前記
金属層を除去することを特徴とする請求項１または２に
記載の超電導薄膜の作製方法。 - 【請求項４】 前記基板を減圧下で加熱して前記金属層
を除去する工程を、前記酸化物超電導薄膜の成膜を行う
装置を使用して行い、連続して酸化物超電導薄膜の成膜
を行うことを特徴とする請求項３に記載の超電導薄膜の
作製方法。 - 【請求項５】 前記酸化物超電導薄膜を所定の形状に加
工する工程をさらに含むことを特徴とする請求項１〜４
のいずれか１項に記載の超電導薄膜の作製方法。 - 【請求項６】 前記酸化物超電導薄膜の加工を酸化物超
電導薄膜の成膜に連続して酸化物超電導薄膜の成膜を行
う装置を使用して行うことを特徴とする請求項５に記載
の超電導薄膜の作製方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5279091A JP2853532B2 (ja) | 1993-02-15 | 1993-10-12 | 絶縁領域と超電導領域とを有する超電導薄膜の作製方法 |
| DE69403104T DE69403104T2 (de) | 1993-02-15 | 1994-02-14 | Verfahren zum Erzeugen einer strukturierten oxydsupraleitenden Dünnschicht |
| EP94400313A EP0612114B1 (en) | 1993-02-15 | 1994-02-14 | Method for forming a patterned oxide superconductor thin film |
| CA002115716A CA2115716C (en) | 1993-02-15 | 1994-02-15 | Method for forming a patterned oxide superconductor thin film |
| US08/196,541 US5446016A (en) | 1993-02-15 | 1994-02-15 | Method for forming a patterned oxide superconductor thin film |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4861893 | 1993-02-15 | ||
| JP5-48618 | 1993-02-15 | ||
| JP5279091A JP2853532B2 (ja) | 1993-02-15 | 1993-10-12 | 絶縁領域と超電導領域とを有する超電導薄膜の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06296047A JPH06296047A (ja) | 1994-10-21 |
| JP2853532B2 true JP2853532B2 (ja) | 1999-02-03 |
Family
ID=26388917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5279091A Expired - Lifetime JP2853532B2 (ja) | 1993-02-15 | 1993-10-12 | 絶縁領域と超電導領域とを有する超電導薄膜の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2853532B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10068184B1 (en) * | 2017-10-27 | 2018-09-04 | International Business Machines Corporation | Vertical superconducting capacitors for transmon qubits |
-
1993
- 1993-10-12 JP JP5279091A patent/JP2853532B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06296047A (ja) | 1994-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3278638B2 (ja) | 高温超伝導ジョセフソン接合およびその製造方法 | |
| EP0612114B1 (en) | Method for forming a patterned oxide superconductor thin film | |
| EP0421889B1 (en) | Method for forming a continuous oxide superconductor layer having different thickness portions for superconductor device | |
| US5525582A (en) | Josephson junction device formed of oxide superconductor and process for preparing the same | |
| US5560836A (en) | Method for forming a step on a deposition surface of a substrate for a superconducting device utilizing an oxide superconductor | |
| EP0468868A2 (en) | Superconducting device having a layered structure composed of oxide superconductor thin film and insulator thin film and method for manufacturing the same | |
| JP2853532B2 (ja) | 絶縁領域と超電導領域とを有する超電導薄膜の作製方法 | |
| EP0419361B2 (en) | Method for forming an electrode for electrical connection to oxide superconductor | |
| US5219834A (en) | Process for producing a superconducting transistor | |
| EP0508844B1 (en) | Superconducting thin film having at least one isolated superconducting region formed of oxide superconductor material and method for manufacturing the same | |
| US5462919A (en) | Method for manufacturing superconducting thin film formed of oxide superconductor having non superconducting region and device utilizing the superconducting thin film | |
| US5607900A (en) | Process for cleaning a surface of thin film of oxide superconductor | |
| JP2958054B2 (ja) | 酸化物超伝導薄膜の表面処理方法および表面処理装置 | |
| EP0517560B1 (en) | Method of manufacturing a superconducting microwave component substrate | |
| JP3186035B2 (ja) | 電界効果素子用積層薄膜および該積層薄膜を用いた電界効果トランジスター | |
| JP2850562B2 (ja) | 超電導基板の製造方法 | |
| JP2647279B2 (ja) | 積層膜の作製方法 | |
| JP2647251B2 (ja) | 超電導素子および作製方法 | |
| JP2647277B2 (ja) | 積層膜の作製方法 | |
| JP2517081B2 (ja) | 超伝導素子およびその製造方法 | |
| JP2976904B2 (ja) | 超電導電界効果型素子およびその作製方法 | |
| JP2680960B2 (ja) | 超電導電界効果型素子およびその作製方法 | |
| JP2599500B2 (ja) | 超電導素子および作製方法 | |
| JP2647280B2 (ja) | 積層膜の作製方法 | |
| JP2835203B2 (ja) | 超電導素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981020 |