JP2852078B2 - Focused energy beam irradiation method and apparatus - Google Patents

Focused energy beam irradiation method and apparatus

Info

Publication number
JP2852078B2
JP2852078B2 JP1224406A JP22440689A JP2852078B2 JP 2852078 B2 JP2852078 B2 JP 2852078B2 JP 1224406 A JP1224406 A JP 1224406A JP 22440689 A JP22440689 A JP 22440689A JP 2852078 B2 JP2852078 B2 JP 2852078B2
Authority
JP
Japan
Prior art keywords
stage
sample
energy beam
height
focused energy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1224406A
Other languages
Japanese (ja)
Other versions
JPH0389523A (en
Inventor
隆 上村
幹雄 本郷
克郎 水越
秀造 佐野
貴彦 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1224406A priority Critical patent/JP2852078B2/en
Publication of JPH0389523A publication Critical patent/JPH0389523A/en
Application granted granted Critical
Publication of JP2852078B2 publication Critical patent/JP2852078B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7023Aligning or positioning in direction perpendicular to substrate surface
    • G03F9/7026Focusing
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、試料表面にレーザビームやイオンビーム、
電子ビーム等の集束エネルギビームを照射する方法及び
その装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention provides a laser beam, an ion beam,
The present invention relates to a method and an apparatus for irradiating a focused energy beam such as an electron beam.

〔従来の技術〕[Conventional technology]

半導体集積回路(LSI)の高性能化、高速化を目差し
て、その微細化、高集積化が行われているが、これに伴
い、LSIの開発が難しくなっており、開発期間の長期化
を招いている。このような状況下においては、試作した
LSIチップ上の不良部分を特定し、当該部分に存在する
配線を切断したり、任意の部分に配線を形成して不良配
線の補修を行って、暫定的に完全な動作が得られるLSI
を製造すれば、それに引き続く特性評価や設計変更が迅
速に行えることになる。
Semiconductor integrated circuits (LSIs) are being miniaturized and highly integrated in order to achieve higher performance and higher speed. However, this has made LSI development more difficult, and the development period has been prolonged. Has been invited. Under these circumstances, a prototype was
An LSI in which a defective part on an LSI chip is specified, the wiring existing in the part is cut, or the wiring is formed in an arbitrary part and the defective wiring is repaired.
If it is manufactured, subsequent characteristic evaluation and design change can be performed quickly.

LSIの補修に関する従来技術としては、例えばエック
ステンデド・アブストラクツ・オブ・ザ・セブンティー
ンズ・コンファレンス・オン・ソリッドステイト・デバ
イセズ・アンド・マテリアルズ、東京、1985年、第193
頁から第196頁(Extended Abstracts of the 17th Conf
erence on Solid State Devices and Materials,Tokyo,
1985,pp193〜196)なる文献に記載された任意の箇所を
接続する方法を論じたものがある。これには、X−Yス
テージ上に設置されたLSIチップに対し、Mo(CO)
気を導入し、レーザ光照射による光化学反応によりMo膜
を折出させ、X−Yステージの移動によりMo配線を形成
するレーザCVD(Chemical Vapor Deposition)技術が示
されている。
Conventional techniques for repairing LSIs include, for example, X-Extended Abstracts of the Seventeens Conference on Solid State Devices and Materials, Tokyo, 1985, 193rd.
Page to page 196 (Extended Abstracts of the 17th Conf
erence on Solid State Devices and Materials, Tokyo,
1985, pp. 193 to 196) discusses a method of connecting arbitrary points described in the literature. To this end, Mo (CO) 6 vapor is introduced into an LSI chip placed on an XY stage, a Mo film is deposited by a photochemical reaction by laser light irradiation, and the Mo film is moved by moving the XY stage. A laser CVD (Chemical Vapor Deposition) technique for forming wiring is disclosed.

また、例えば特開昭59−119853号公報には、レーザCV
D技術を用いてスルーホールを導電材料で埋め込む技術
が示されている。
Further, for example, Japanese Patent Application Laid-Open No.
A technique of filling a through hole with a conductive material using the D technique is shown.

保護膜下あるいは多層配線が形成されている場合は、
その層間絶縁膜に窓あけを行い、前記レーザCVD技術を
利用して穴(窓あけ部)に導電性物質を埋め込み、その
後配線を形成することにより、任意箇所を接続すること
ができる。
If under the protective film or multilayer wiring is formed,
By opening a window in the interlayer insulating film, burying a conductive material in a hole (a window opening portion) using the laser CVD technique, and then forming a wiring, an arbitrary portion can be connected.

レーザCVDは、レーザ照射箇所での局所的な熱化学反
応であり、成膜速度が速いので、とくにLSI補修に要す
る時間を短縮できることで注目されている。形成される
膜(導電膜)は信号伝達の観点から低抵抗であること
が、また、LSIデバッグ期間の使用に耐え得る必要性か
ら、断切れ、クラックは、はがれのないことが要求され
ている。これら膜質に対する信頼性を向上させるには、
膜形成のプロセス条件(ステージ送り速度・レーザ・パ
ワー・下地膜の形成条件等)を最適にすることともに、
装置面からはレーザをLSI表面に効率良く照射するため
のオートフォーカス機能が必要である。
Laser CVD is a local thermochemical reaction at a laser irradiation location, and has been attracting attention because it can shorten the time required for repairing LSIs in particular because the deposition rate is high. The formed film (conductive film) is required to have low resistance from the viewpoint of signal transmission, and is required to be able to withstand use during the LSI debugging period, and it is required that breaks and cracks do not peel off. . To improve the reliability of these film properties,
While optimizing the film formation process conditions (stage feed speed, laser power, base film formation conditions, etc.),
From the device side, an autofocus function is required to efficiently irradiate the laser to the LSI surface.

オートフォーカスに関する従来技術としては、例えば
特開昭57−53923公報に開示されているように、顕微鏡
の自動焦点装置が知られている。
As a conventional technique relating to autofocus, for example, as disclosed in Japanese Patent Application Laid-Open No. 57-53923, an automatic focusing device for a microscope is known.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

上記従来技術(顕微鏡の自動焦点装置)は、LSI製造
工程におけるホトマスクもしくはウェハの検査工程にお
いて、試料に照明光(レーザ光)を照射し、反射光から
焦点ずれを検知して試料を載置したステージの高さを調
整して合焦点位置に合わせるものである。
In the above-described conventional technology (automatic focusing device of a microscope), in a photomask or wafer inspection process in an LSI manufacturing process, a sample is illuminated with illumination light (laser light), and the sample is placed by detecting a defocus from reflected light. The height of the stage is adjusted to match the focus position.

焦点合わせの手順は次のとおりである。試料に照明光
を照射し、反射光をプリズムで2系統に分け、2個の受
光部に導く。焦点ずれを起こした場合は、2個の受光部
での反射光量にアンバランスが生じ、その変化具合から
焦点ずれの方向を検知することができる。ステージはサ
ーボモータで制御されており、受光部での焦点ずれの電
気信号の差をサーボモータに入力することにより、ステ
ージが高さ方向に微小移動し、常に焦点が合った状態に
維持される。
The focusing procedure is as follows. The sample is irradiated with illumination light, and the reflected light is divided into two systems by a prism and guided to two light receiving units. When defocusing occurs, imbalance occurs in the amounts of light reflected by the two light receiving units, and the direction of defocusing can be detected from the degree of change. The stage is controlled by a servomotor, and by inputting the difference of the electric signal of the defocus at the light receiving section to the servomotor, the stage moves minutely in the height direction and is always kept in focus. .

このように顕微鏡の自動焦点装置は、検査工程に用い
るように、ステージをXY方向にわずかな距離だけ移動
し、停止させるような場合は、非常に精度よく、かつ追
従性よく焦点を合わせることができる。一方、レーザCV
Dでは配線形成のために、レーザを試料表面に照射した
状態で、X−Yステージを所定速度(例えば20μm/s)
で長寸法距離(最大10mm)を移動する。この場合、X−
Yステージ上の試料の押え方にバラツキがあるためX−
Yステージ面と試料表面とが平行でない。そこでX−Y
ステージ移動時に試料表面に焦点を合わせるとオートフ
ォーカス機能が必要不可欠である。レーザCVDの配線形
成に従来の顕微鏡の自動焦点装置を適用した場合は、X
−Y方向に常に移動している試料を対象としているので
その追従性に問題がある。すなわち、仮に配線形成の途
中で焦点ずれを起こし、Zステージの移動方向や移動量
を誤った場合は、それ以降焦点合わせ動作が行えず、従
ってLSI表面へレーザビームが効率よく照射されず、形
成中の配線に断切れが生じてしまう問題がある。すなわ
ち、レーザCVDにおいては、配線形成中、常時試料表面
に追従性よく焦点を合わせることが課題となっていた。
In this way, the microscope's autofocus device can move the stage by a small distance in the XY direction and stop it, as is used in the inspection process, to achieve very accurate and good tracking. it can. On the other hand, laser CV
In D, the XY stage is driven at a predetermined speed (for example, 20 μm / s) while irradiating the laser to the sample surface to form wiring.
To move the long distance (up to 10mm). In this case, X-
Because the method of holding the sample on the Y stage varies, X-
The Y stage surface and the sample surface are not parallel. So XY
An auto-focus function is indispensable when focusing on the sample surface when moving the stage. When a conventional microscope autofocus device is applied to the laser CVD wiring formation, X
Since the target is a sample that is constantly moving in the -Y direction, there is a problem in its followability. That is, if the focus shifts during the wiring formation and the moving direction and the moving amount of the Z stage are erroneous, the focusing operation cannot be performed thereafter, so that the laser surface is not efficiently irradiated with the laser beam on the LSI surface. There is a problem that disconnection occurs in the inner wiring. That is, in the laser CVD, it has been a problem to always focus on the sample surface with good followability during wiring formation.

本発明の目的は、レーザCVDやイオンビームCVD等のエ
ネルギビームを用いた配線形成中に、試料表面上に追従
性よく焦点を合わせることを可能にする集束エネルギビ
ーム照射方法及びその装置を提供することにある。
An object of the present invention is to provide a focused energy beam irradiation method and apparatus capable of focusing on a sample surface with good tracking during wiring formation using an energy beam such as laser CVD or ion beam CVD. It is in.

〔課題を解決するための手段〕[Means for solving the problem]

上記目的は、停止しているステージ上に載置された試
料(LSIチップ)表面の任意の点に焦点が合ったことを
検出できる合焦点検出手段と、試料の高さを調整するZ
ステージと、チップ表面のある点に対し、この点のステ
ージ座標を読み込むX,Y,Zの3個のリニアスケールと、
このリニアスケールの値の入力をうけて、チップ表面と
X−Yステージ表面との傾きを算出するコンピュータ
と、チップ上の任意の点を与えたときに、上記コンピュ
ータにおいて、この点のXYZ座標での座標値に変換し、
この値に従って前記X−Y及びZステージが駆動制御さ
れるよう構成されたX−Yステージ及びZステージによ
って達成される。
The above-mentioned object is to provide an in-focus detection means capable of detecting that an arbitrary point on the surface of a sample (LSI chip) mounted on a stationary stage is in focus, and a Z for adjusting the height of the sample.
For a stage and a point on the chip surface, three linear scales of X, Y, Z that read the stage coordinates of this point,
A computer that calculates the inclination between the chip surface and the XY stage surface by receiving the input of the value of the linear scale, and when an arbitrary point on the chip is given, the computer calculates the XYZ coordinates of this point. To the coordinate values of
This is achieved by an XY stage and a Z stage configured to drive and control the XY and Z stages according to this value.

〔作用〕[Action]

上記構成において、レーザを照射する前に、試料(チ
ップ)上の異なる3点で、その表面に焦点を合わせ、こ
の各点でX,Y,Zステージ上の座標をコンピュータに読み
込む。コンピュータにおいては、前記3点のステージ上
の座標(三次元上の座標)をもとに、チップ表面とX−
Yステージの面の傾きを算出する。そしてレーザを照射
してチップ上の任意の点間を配線形成する際に、上記傾
きの算出結果をもとにX−Yステージ及びZステージを
駆動制御する。これによって、レーザCVDでチップ上の
任意の点に配線を形成するときは、常にチップ表面に焦
点を合わせるとができ、信頼性の高い配線を形成するこ
とができる。
In the above configuration, before irradiating the laser, the surface is focused on three different points on the sample (chip), and the coordinates on the X, Y, and Z stages are read into the computer at each of these points. In the computer, based on the coordinates of the three points on the stage (three-dimensional coordinates), the chip surface and the X-
The inclination of the surface of the Y stage is calculated. When irradiating a laser to form wiring between arbitrary points on the chip, the XY stage and the Z stage are drive-controlled based on the calculation result of the inclination. Thus, when wiring is formed at an arbitrary point on the chip by laser CVD, the focus can always be focused on the chip surface, and a highly reliable wiring can be formed.

〔実施例〕〔Example〕

以下、本発明の実施例を、LSIの配線補修の場合を例
に挙げ、第1図乃至第6図により説明する。
Hereinafter, an embodiment of the present invention will be described with reference to FIGS. 1 to 6 by taking a case of repairing wiring of an LSI as an example.

第1図は本発明による試料表面への焦点合わせ装置の
一実施例の構成図、第2図はLSIのチップの表面図、第
3図はX−Yステージ上に載置されたLSIチップの模式
図、第4図はチップ表面とX−Yステージ表面との関係
を示した図、第5図は第1図中のコンピュータ15の処理
フローを示す図、第6図は第1図に示す試料表面への焦
点合わせ装置を応用したLSI配線形成装置の構成図であ
る。また第7図はLSIのAl配線へ窓あけした接続穴の説
明図であり、第8図は位置補正のフローチャートであ
る。
FIG. 1 is a block diagram of an embodiment of a focusing apparatus for a sample surface according to the present invention, FIG. 2 is a surface view of an LSI chip, and FIG. 3 is a view of an LSI chip mounted on an XY stage. FIG. 4 is a diagram showing the relationship between the chip surface and the XY stage surface, FIG. 5 is a diagram showing the processing flow of the computer 15 in FIG. 1, and FIG. 6 is a diagram shown in FIG. FIG. 2 is a configuration diagram of an LSI wiring forming apparatus to which a focusing device for a sample surface is applied. FIG. 7 is an explanatory view of a connection hole opened in the Al wiring of the LSI, and FIG. 8 is a flowchart of position correction.

まず、第1図乃至第5図により本発明の一実施例の構
成と動作を説明する。第1図において、X−Yステージ
1上にLSIチップ3が載置されている。照明ランプ10か
らの照明光をレンズ9、ハーフミラー5、対物レンズ4
を介してLSIチップ3表面に照射する一方、チップ3表
面は、対物レンズ4を通してTVカメラ6に結像される。
撮像装置6からの画像信号は画像処理装置7を通してモ
ニタ装置8に写し出される一方、画像処理装置7は、モ
ニタ装置8上に基準マークCを出力する。またコンピュ
ータ15と接続されている。そしてZステージ2を上下さ
せることにより、モニタ装置8を見ながらLSIチップ3
の表面に焦点を合わせる構成となっている。また、11,1
2,13は、XYステージ1、Zステージ2の位置を読み込む
変位検出器であり、インターフェース回路14を通してコ
ンピュータ15でLSIチップ3上の任意の位置のXYZ座標系
での値が読み込まれる。またインターフェース回路14を
介してコンピュータ15からの指令で、XYステージ1、Z
ステージ2が制御される構成となっている。
First, the configuration and operation of one embodiment of the present invention will be described with reference to FIGS. In FIG. 1, an LSI chip 3 is mounted on an XY stage 1. The illumination light from the illumination lamp 10 is transmitted through a lens 9, a half mirror 5, and an objective lens 4.
Irradiates the surface of the LSI chip 3 through the objective lens 4 and forms an image on the TV camera 6 through the objective lens 4.
The image signal from the imaging device 6 is displayed on the monitor device 8 through the image processing device 7, and the image processing device 7 outputs the reference mark C on the monitor device 8. It is also connected to a computer 15. By moving the Z stage 2 up and down, the LSI chip 3
Is configured to focus on the surface. Also, 11,1
Numerals 2 and 13 denote displacement detectors for reading the positions of the XY stage 1 and the Z stage 2. The computer 15 reads a value in the XYZ coordinate system at an arbitrary position on the LSI chip 3 through the interface circuit 14 by the computer. The XY stage 1 and Z are controlled by a command from the computer 15 through the interface circuit 14.
The stage 2 is configured to be controlled.

第2図に示すように、X−Yステージ1に載置された
LSIチップ3は、載置したときのチップの押え方や、X
−Yステージ1上に存在する異物19(例えばチップダイ
シング時の切り片)が原因で傾いたり浮いたりした状態
で固定される。チップ自体、厚さむら、そりがあった
り、X−Yステージ側にも平坦度や直交度の精度が問わ
れるが、これらは1/1000〜1/10000程度でその影響は無
視できるほど小さい。またチップ表面の段差は最大で10
μmと小さい。一方異物19は、直径50μmもあり、10mm
のチップの中央にあることを想定するとチップ両端で
100μmの差が生じ、チップ表面とX−Yステージ面と
は0.6゜の傾きをもつ。このような状態でレーザ光を照
射してレーザCVDによる配線形成を行う場合、チップ表
面に焦点を合わせるには高さ方向(Z方向)にも制御す
ることが必要である。
As shown in FIG. 2, it was placed on the XY stage 1.
The LSI chip 3 can be used to hold the chip when
-Fixed in a state of being tilted or floated due to foreign matter 19 (for example, a piece at the time of chip dicing) existing on the Y stage 1. The chip itself has uneven thickness and warpage, and the accuracy of flatness and orthogonality is also required on the XY stage side, but these are about 1/1000 to 1 / 10,000, and their influence is negligibly small. Also, the maximum step on the chip surface is 10
μm, small. On the other hand, the foreign matter 19 has a diameter of 50 μm,
In both ends of the chip Assuming that □ is the the center of the chip
A difference of 100 μm occurs, and the chip surface and the XY stage surface have an inclination of 0.6 °. When wiring is formed by laser CVD by irradiating a laser beam in such a state, it is necessary to control in the height direction (Z direction) in order to focus on the chip surface.

チップ3上の座標系をx,yと小文字で、ステージ2上
の座標系をX,Y,Zと大文字で表わすとして、第3図に示
すようにチップ3上の3点、20,21,22を考える。20はチ
ップの基準点であり、21,22はアライメントマークでLSI
設計時に決定されている座標である。以下の説明のた
め、20,21,22のO−x,y座標での値を(x0,y0),(xf,y
f),(xs,ys)とする。
Assuming that the coordinate system on the chip 3 is represented by lowercase letters x and y and the coordinate system on the stage 2 is represented by uppercase letters X, Y and Z, as shown in FIG. Consider 22. 20 is the reference point of the chip, 21 and 22 are the alignment marks and the LSI
These coordinates are determined at the time of design. For the following description, the values of the O-x, y coordinates of 20, 21, and 22 are (x 0 , y 0 ), (x f , y
f), and (x s, y s).

第1図において、まずX−Yステージ1を移動し基準
点20のモニタ装置8の基準マークCに合わせ、チップ表
面に焦点が合うようZステージ2の調整を行う。そして
このときのステージ座標(X0,Y0,Z0)を変位検出器11,1
2,13で読み、インターフェース装置14を通してコンピュ
ータ15に入力する。これを第5図処理フローのステップ
31に示す。次に同様にアライメントマーク21(チップ座
標(xf,yf))、及び22(チップ座標(xs,ys))の位置
にX−Yステージ1を移動し、モニタ8の基準マークC
に合わせ、チップ表面に焦点が合うようZステージ2の
調整を行い、そのときのステージ座標(Xf,Yf,Zf)及び
(Xs,Ys,Zs)をそれぞれコンピュータ15に読み込む。
(第5図ステップ32,33)空間上の3点が与えられれ
ば、その3点を含む平面は一義的に決まるので、コンピ
ュータ15は、(X0,Y0,Z0),(Xf,Yf,Zf),(Xs,Ys,
Zs)の3点から次のようにXYZ座標系におけるチップ表
面を表わす平面の方程式 AX+BY+CZ+D=0 ……(1) を決定することができる。
In FIG. 1, first, the XY stage 1 is moved to be aligned with the reference mark C of the monitor device 8 at the reference point 20, and the Z stage 2 is adjusted so that the chip surface is focused. The stage coordinates (X 0 , Y 0 , Z 0 ) at this time are determined by displacement detectors 11, 1
Read at 2 and 13 and input to computer 15 through interface device 14. This is the step in the processing flow of FIG.
See Figure 31. Then Similarly alignment marks 21 (the chip coordinates (x f, y f)) , and 22 (chip coordinates (x s, y s)) to move the X-Y stage 1 to the position of the reference mark C of the monitor 8
, The Z stage 2 is adjusted so that the chip surface is in focus, and the stage coordinates (X f , Y f , Z f ) and (X s , Y s , Z s ) at that time are read into the computer 15. .
(Steps 32 and 33 in FIG. 5) If three points in the space are given, the plane including the three points is uniquely determined, and the computer 15 calculates (X 0 , Y 0 , Z 0 ), (X f , Y f , Z f ), (X s , Y s ,
From the three points of Z s ), it is possible to determine the equation AX + BY + CZ + D = 0 (1) of the plane representing the chip surface in the XYZ coordinate system as follows.

すなわち、 A2+B2+C2=1 ……(3) AXf+BYf+CZf+D=0 ……(4) が成立し、これからA,B,C,Dが決まる。A,B,Cは第4図に
示すようにLSIチップ3の表面3aの方向ベクトルを表わ
し、チップ表面とX,Y,Z軸とのなす角をα,β,γとし
たとき、A,B,Cは方向余弦となる。すなわち このようにしてコンピュータ15は(2),(3),
(5)式により、A,B,C及びα,β,γを算出する。
(第5図ステップ15a) これによってLSIチップ3上の任意の点(x,y)が与え
られたとき、(第5図ステップ34)、コンピュータ15は
この点のX,Y,Z座標を によって求め(第5図ステップ15b)X−Yステージ1,Z
ステージ2へ指定することによってチップ3のいかなる
点においてもその表面に焦点を合わせることができる。
That is, A 2 + B 2 + C 2 = 1 (3) AX f + BY f + CZ f + D = 0 (4) holds, and A, B, C, and D are determined from this. A, B, and C represent the direction vectors of the surface 3a of the LSI chip 3 as shown in FIG. 4, and when the angles between the chip surface and the X, Y, and Z axes are α, β, and γ, B and C are the direction cosine. Ie In this way, the computer 15 is (2), (3),
A, B, C and α, β, γ are calculated by equation (5).
(Step 15a in FIG. 5) When an arbitrary point (x, y) on the LSI chip 3 is given (Step 34 in FIG. 5), the computer 15 calculates the X, Y, and Z coordinates of this point. (Step 15b in FIG. 5) XY stage 1, Z
By assigning to the stage 2, any point of the chip 3 can be focused on its surface.

以上の説明において(xf,yf),(xs,ys)はアライメ
ントマークの座標としたが、これに限定される必要はな
く、基準点(x0,y0)も含めてチップ上での座標値が明
確であればよい。尚、これら3点はお互い距離が離れて
いる方が算出の精度がよいことは言うまでもない。
In the above description, (x f , y f ) and (x s , y s ) are the coordinates of the alignment mark. However, the coordinates are not limited to these, and the chip including the reference point (x 0 , y 0 ) may be used. It is only necessary that the above coordinate values are clear. Needless to say, the greater the distance between these three points, the better the calculation accuracy.

以上の実施例をレーザCVDにおける配線形成に適用す
れば、長距離の配線形成に対してもチップ表面にレーザ
の合焦点位置を常に合わせることができるので、形成し
た配線の信頼性を向上することができる。これを次に説
明する。
If the above embodiment is applied to the formation of wiring in laser CVD, the focus position of the laser can always be adjusted to the chip surface even for the formation of long-distance wiring, thereby improving the reliability of the formed wiring. Can be. This will be described below.

第6図は、上記実施例の試料表面への焦点合わせ装置
を備えたLSI配線形成装置の全体構成を示す図である。
図中において第1図と同一符号を付したものは、すでに
説明したものと同一もしくは等価のものを示し、その説
明は省略する。
FIG. 6 is a diagram showing an overall configuration of an LSI wiring forming apparatus including the apparatus for focusing on a sample surface according to the above embodiment.
In the figure, the components denoted by the same reference numerals as those in FIG. 1 indicate the same or equivalent components as those already described, and the description thereof will be omitted.

まず、配線形成について説明する。第6図において、
ロードロック室41はゲートバルブ42を介してメインチャ
ンバ43と連結されており、各々真空ポンプ44,44′によ
り配管45,45′およびバルブ46,46′を介して排気できる
構成となっている。メインチャンバ43内には、試料台47
上に試料(LSIチップあるいは場合によってはウェハの
こともある)3が載置され、X−Yステージ1と駆動装
置1aにより移動可能に構成されている。チップ(あるい
はウェハ)3は、試料台47と共に搬送機構51によりメイ
ンチャンバ43内に供給される。また、メインチャンバ43
には、配管52、バルブ53を介してCVD材料ガスボンベ54
が結合されている。レーザ発振器55から出力されたレー
ザ光56は、シャッタ機構57、出力調整機構58を介してミ
ラー59で曲げられた後、対物レンズ4で集光しつつウィ
ンド61を介してウェハ3上に照射される。また、照明光
源10からの照明光63は、フィルタ64を介してミラー5で
曲げられた後、対物レンズ4、ウィンド61を介してLSI
チップ3上を照明する。LSIチップ3表面は、ミラー6
6、接眼レンズ67により観察可能であり、また撮像装置
6およびそれに接続した画像処理装置7及びモニタ装置
8によっても観察可能である。ここで、レーザ光56がチ
ップ表面へ集束する対物レンズ4の位置で、チップ表面
が撮像装置6に結像するように光学的調整されているも
のとする。また、コンピュータ15により、シャッタ機構
57、出力調整機構58、フィルタ64などの制御が行える構
成となっている。
First, wiring formation will be described. In FIG.
The load lock chamber 41 is connected to the main chamber 43 via a gate valve 42, and can be evacuated by vacuum pumps 44, 44 'through pipes 45, 45' and valves 46, 46 ', respectively. A sample table 47 is provided in the main chamber 43.
A sample (which may be an LSI chip or a wafer in some cases) 3 is mounted thereon, and is configured to be movable by an XY stage 1 and a driving device 1a. The chip (or wafer) 3 is supplied into the main chamber 43 by the transport mechanism 51 together with the sample table 47. Also, the main chamber 43
, A CVD material gas cylinder 54 via a pipe 52 and a valve 53
Are combined. The laser light 56 output from the laser oscillator 55 is bent by a mirror 59 via a shutter mechanism 57 and an output adjustment mechanism 58, and then is irradiated onto the wafer 3 via a window 61 while being focused by the objective lens 4. You. The illumination light 63 from the illumination light source 10 is bent by the mirror 5 via the filter 64, and then is passed through the objective lens 4 and the window 61 through the LSI.
Illuminate the chip 3. The surface of the LSI chip 3 is mirror 6
6. Observation is possible by the eyepiece 67, and also by the imaging device 6 and the image processing device 7 and the monitor device 8 connected thereto. Here, it is assumed that the chip surface is optically adjusted so that the image of the chip surface is formed on the image pickup device 6 at the position of the objective lens 4 where the laser beam 56 is focused on the chip surface. In addition, a shutter mechanism is provided by the computer 15.
57, an output adjustment mechanism 58, a filter 64 and the like can be controlled.

次に、各部の機能および配線形成の手順について説明
する。
Next, the function of each part and the procedure of wiring formation will be described.

配線を形成すべきLSIチップ(あるいはウェハ)3を
試料台47上に固定し、これらを搬送機構51によりメイン
チェンバ43内のX−Yステージ1上に載置する。メイン
チャンバ43内を真空ポンプ44′により十分排気した後、
バルブ46′を閉じるとともにバルブ54を開いて、ボンベ
54内のガス、例えばMo(CO)を配管52を介してメイン
チャンバ43内に導入する。Mo(CO)のガス圧が所定の
圧力、例えば0.1Torrとなった時点で、バルブ53を閉じ
る。
An LSI chip (or wafer) 3 on which wiring is to be formed is fixed on a sample table 47, and these are mounted on an XY stage 1 in a main chamber 43 by a transfer mechanism 51. After the inside of the main chamber 43 is sufficiently evacuated by the vacuum pump 44 ',
Close valve 46 'and open valve 54 to close cylinder
The gas in 54, for example, Mo (CO) 6 is introduced into the main chamber 43 through the pipe 52. When the gas pressure of Mo (CO) 6 reaches a predetermined pressure, for example, 0.1 Torr, the valve 53 is closed.

そして、あらかじめモニタ装置8上の基準点C(例え
ば視野中心)とレーザスポットの中心とが一致するよう
に調整しておき、コンピュータ15からの指令で、出力調
整機構58を適当な値に設定した後、シャッタ機構57を駆
動して、レーザ発振器55から出力されたレーザ光56をチ
ップ(あるいはウェハ)3に照射する。照射位置(すな
わちLSIチップ上の配線形成位置)は、上位コンピュー
タ16からの座標データをコンピュータ15に入力し、座標
データに従ってXYステージ1が移動することによって位
置出しされる。照射された箇所は、レーザ光56により加
熱され、Mo(CO)が分解してMoが析出する。このとき
座標データに従ってX−Yステージ1を移動させると、
析出したMoがウェハ(あるいはチップ)3の表面上に付
着して、配線が形成される。以上の手順によって、LSI
チップ内の不良箇所を補修(接続)できる。
Then, the reference point C (for example, the center of the field of view) on the monitor device 8 is adjusted in advance so as to coincide with the center of the laser spot, and the output adjustment mechanism 58 is set to an appropriate value by a command from the computer 15. Thereafter, the shutter mechanism 57 is driven to irradiate the chip (or wafer) 3 with the laser light 56 output from the laser oscillator 55. The irradiation position (that is, the wiring formation position on the LSI chip) is determined by inputting coordinate data from the host computer 16 to the computer 15 and moving the XY stage 1 according to the coordinate data. The irradiated portion is heated by the laser light 56, and Mo (CO) 6 is decomposed to deposit Mo. At this time, when the XY stage 1 is moved according to the coordinate data,
The deposited Mo adheres to the surface of the wafer (or chip) 3 to form a wiring. By the above procedure, LSI
Repairs (connects) defective parts in the chip.

以上が配線形成の説明であるが、配線形成中のLSI表
面に焦点を合わせるのに、前記した試料表面への焦点合
わせ装置が応用されており、その動作は次のとおりであ
る。
The above is the description of the wiring formation. To focus on the LSI surface during the wiring formation, the above-described device for focusing on the sample surface is applied, and the operation is as follows.

すなわち、第6図において、レーザを照射する前にチ
ップ3上の3点(但し、この3点のチップ座標は、上位
コンピュータ16で与えられるなどして、座標値がわかっ
ているものとする。)で、モニタ装置8で観察しながら
X−Yステージ1、Zステージ2を移動し、基準マーク
Cに位置合わせし、かつ結像の焦点合わせをしたときの
XYZ座標をコンピュータ15で読み取る。コンピュータ15
では、図5の処理フローのとおり、LSIチップ表面とXY
ステージ面との傾きを求め、LSIチップ座標からXYZ座標
へ変換するためのパラメータ((6)式におけるα,
β,γ)を求める。これによってLSIチップ上の任意の
点が、上位コンピュータ16からコンピュータ15に入力さ
れたとき、その点のXYZ座標をコンピュータ15が求めて
X−Yステージ1,Zステージ2に駆動装置1aを通して指
令を与える。これにより、常にチップ表面に焦点を合わ
せながら配線形成を行うことができる。
In other words, in FIG. 6, three points on the chip 3 before the laser irradiation (provided that the coordinate values of the three points are known, for example, given by the host computer 16). ), The XY stage 1 and the Z stage 2 are moved while observing with the monitor device 8, and are aligned with the reference mark C, and the image is focused.
The XYZ coordinates are read by the computer 15. Computer 15
Then, as shown in the processing flow of FIG.
Parameters for calculating the inclination from the stage surface and converting the LSI chip coordinates to the XYZ coordinates (α,
β, γ). Thus, when an arbitrary point on the LSI chip is input from the upper computer 16 to the computer 15, the computer 15 obtains the XYZ coordinates of the point, and issues a command to the XY stage 1 and Z stage 2 through the driving device 1a. give. Thus, the wiring can be formed while always focusing on the chip surface.

次に配線形成の位置の補正について、第7図,第8図
を用いて説明する。第7図においてLSIのAl配線に窓あ
けした穴3aは、5μmほどの大きさである。この穴位
置(穴中心)のチップ座標を(x1,y1)としたとき、本
発明の試料表面への焦点合わせ装置によってXYZ座標系
に変換(第8図ステップ71)し、XYステージ,Zステージ
を駆動した場合を考える。(第8図ステップ72)このと
き、ステージ座標(X1,Y1,Z1)に対して、モニタ装置8
上で基準マークCすなわちレーザ照射位置が第7図
(a)のようにΔX,ΔYだけずれていたとする。ΔX,Δ
YはXYステージの追い込み精度や、座標変換での演算ま
るめ誤差、LSIの窓あけ加工時のずれなどの原因が積算
されて生じ、そのずれは最大1μmにもなる。この状態
でレーザを照射してAl配線との接続(穴埋め)を行う
と、接続不良をひきおこす。そこでこのようなずれを検
知した場合は、モニタ装置8を見ながら、ΔX,ΔYを目
視で求めて(第8図ステップ73)XYステージ1を移動
(第8図ステップ74)し、第7図(b)のように穴3aの
中心と基準マークCを一致させる。ステップ73の処理は
目視でなく、パターン認識等の画像処理を手法を用いて
ΔX,ΔYを算出してもよい。その後、レーザを照射し、
穴埋め(第8図ステップ75)を行う。尚、Z方向につい
ては、ΔX,ΔYが1μm以下と小さい値であるので、補
正の必要はない。次に配線形成であるが、たとえば、第
7図(c)に示すように、チップ座標(x1,y1)から(x
2,y2)へ配線を引き出す場合は、第8図ステップ73で求
めた補正値ΔX,ΔYをもとに、点(x2,y2)についても
座標変換後補正し、(X1+ΔX,Y1+ΔY,Z1)から(X2
ΔX,Y2+ΔY,Z2)へXYステージ1,Zステージ2を駆動制
御することにより、穴3aから接続不良のない配線3bを形
成することができる。
Next, the correction of the wiring formation position will be described with reference to FIGS. 7 and 8. FIG. In FIG. 7, a hole 3a opened in the Al wiring of the LSI is about 5 μm square . Assuming that the chip coordinates of the hole position (hole center) are (x 1 , y 1 ), it is converted into an XYZ coordinate system by the apparatus for focusing on the sample surface of the present invention (step 71 in FIG. 8), and the XY stage, Consider the case where the Z stage is driven. (Step 72 in FIG. 8) At this time, the monitor device 8 is controlled with respect to the stage coordinates (X 1 , Y 1 , Z 1 ).
It is assumed that the reference mark C, that is, the laser irradiation position is shifted by ΔX and ΔY as shown in FIG. ΔX, Δ
Y is caused by multiplying factors such as the XY stage drive-in accuracy, the calculation rounding error in coordinate transformation, and the deviation at the time of opening the window of the LSI, and the deviation is as large as 1 μm at the maximum. In this state, when a connection (filling of a hole) with an Al wiring is made by irradiating a laser, a connection failure is caused. If such a deviation is detected, ΔX and ΔY are visually determined while looking at the monitor device 8 (step 73 in FIG. 8), and the XY stage 1 is moved (step 74 in FIG. 8). The center of the hole 3a is aligned with the reference mark C as shown in FIG. In the process of step 73, ΔX and ΔY may be calculated by using a technique of image processing such as pattern recognition instead of visual observation. After that, irradiate the laser,
Fill in the holes (step 75 in FIG. 8) is performed. In the Z direction, since ΔX and ΔY are small values of 1 μm or less, there is no need for correction. Next, as for wiring formation, for example, as shown in FIG. 7 (c), the chip coordinates (x 1 , y 1 ) to (x
2 , y 2 ), the point (x 2 , y 2 ) is also corrected after the coordinate transformation based on the correction values ΔX, ΔY obtained in step 73 in FIG. 8, and (X 1 + ΔX , Y 1 + ΔY, Z 1 ) to (X 2 +
By controlling the driving of the XY stage 1 and the Z stage 2 to ΔX, Y 2 + ΔY, Z 2 ), it is possible to form the wiring 3b free from the connection failure from the hole 3a.

以上本発明の応用例としてレーザCVDによる配線形成
装置について説明したが、イオンビームCVDによる配線
形成に適用することも、イオンビームによる配線を切断
する装置、また電子ビームによる加工装置であっても、
本発明の試料表面への焦点合わせ装置が応用可能である
ことは言うまでもない。
Although the wiring forming apparatus using laser CVD has been described as an application example of the present invention, the present invention can also be applied to wiring formation using ion beam CVD, an apparatus for cutting wiring using ion beam, and a processing apparatus using electron beam.
It goes without saying that the apparatus for focusing on a sample surface according to the present invention is applicable.

〔発明の効果〕〔The invention's effect〕

以上説明したように、本発明によれば、加工前のチッ
プ上3点での焦点合わせ結果から、チップ上の任意点で
の焦点合わせが可能であるため、不良部分をもつLSIチ
ップを補修する際に、信頼性の高い配線形成を達成する
ことができる。これによりLSI開発におけるデバッグを
迅速に行うことができる。
As described above, according to the present invention, it is possible to perform focusing at an arbitrary point on the chip based on the results of focusing at three points on the chip before processing, so that an LSI chip having a defective portion is repaired. In this case, highly reliable wiring formation can be achieved. As a result, debugging in LSI development can be performed quickly.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の試料表面への焦点合わせ装置の一実施
例の構成図、第2図はXYステージ上に載置されたLSIチ
ップの模式図、第3図はLSIチップの表面図、第4図は
チップ表面とX−Yステージ表面との関係を示した図、
第5図は第1図中のコンピュータの処理フローを示す
図、第6図は第1図に示す試料表面への焦点合わせ装置
を応用したLSIの配線形成装置の構成図、第7図はLSIの
Al配線へ窓あけした接続穴の説明図、第8図は位置補正
のフローチャート図である。 1……X−Yステージ、2……Zステージ 3……試料(LSIチップあるいはウェハ) 4……対物レンズ、6……撮像装置 8……モニタ装置、11,12,13……変位検出器 15……コンピュータ
FIG. 1 is a configuration diagram of an embodiment of a focusing apparatus for a sample surface according to the present invention, FIG. 2 is a schematic view of an LSI chip mounted on an XY stage, FIG. 3 is a surface view of the LSI chip, FIG. 4 is a diagram showing the relationship between the chip surface and the XY stage surface;
FIG. 5 is a diagram showing a processing flow of the computer in FIG. 1, FIG. 6 is a block diagram of an LSI wiring forming apparatus to which the apparatus for focusing on the sample surface shown in FIG. 1 is applied, and FIG. of
FIG. 8 is an explanatory view of a connection hole opened in an Al wiring, and FIG. 8 is a flowchart of position correction. DESCRIPTION OF SYMBOLS 1 ... XY stage, 2 ... Z stage 3 ... Sample (LSI chip or wafer) 4 ... Objective lens 6 ... Imaging device 8 ... Monitor device 11,12,13 ... Displacement detector 15 ... Computer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐野 秀造 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内 (72)発明者 高橋 貴彦 東京都青梅市今井2326番地 株式会社日 立製作所デバイス開発センタ内 (56)参考文献 特開 昭64−13723(JP,A) (58)調査した分野(Int.Cl.6,DB名) G02B 7/11──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Hidezo Sano 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Yokohama, Japan Inside the Manufacturing Research Laboratory, Hitachi, Ltd. (56) References JP-A-64-13723 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) G02B 7/11

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】試料を搭載してXYZの三次元方向に移動可
能なステージ手段と、該ステージ手段に搭載した試料の
表面の高さを検出する高さ検出手段と、前記ステージ手
段のXYZの三次元方向の位置を検出する位置検出手段
と、前記ステージ手段に搭載した試料の表面に光学系を
介して集束させたエネルギビームを照射する集束エネル
ギビーム照射手段と、前記高さ検出手段で検出した前記
試料表面の複数点の高さに基づいて前記位置検出手段で
検出したXY平面内で連続的に移動する前記ステージ手段
の位置に対応させて前記ステージ手段のZ方向の位置を
制御して前記集束エネルギビーム照射手段で照射する集
束させたエネルギビームの焦点の高さに前記試料表面の
高さを合わせる制御手段とを備えたことを特徴とする集
束エネルギビーム照射装置。
A stage mounted on the stage and movable in three-dimensional directions of XYZ; a height detector for detecting a height of a surface of the sample mounted on the stage; Position detecting means for detecting a position in a three-dimensional direction, focused energy beam irradiating means for irradiating the surface of the sample mounted on the stage means with an energy beam focused via an optical system, and detection by the height detecting means The position of the stage means in the Z direction is controlled in accordance with the position of the stage means which continuously moves in the XY plane detected by the position detection means based on the height of a plurality of points on the sample surface. Control means for adjusting the height of the sample surface to the height of the focal point of the focused energy beam irradiated by the focused energy beam irradiation means. .
【請求項2】前記高さ検出手段は、前記集束エネルギビ
ーム照射手段と同じ光軸方向から前記試料表面に光を照
射し、その反射光を検出して前記試料表面の高さを検出
することを特徴とする請求項1記載の集束エネルギビー
ム照射装置。
2. The apparatus according to claim 1, wherein said height detecting means irradiates said sample surface with light in the same optical axis direction as said focused energy beam irradiating means, and detects reflected light to detect the height of said sample surface. The focused energy beam irradiation apparatus according to claim 1, wherein:
【請求項3】前記集束エネルギビーム照射手段が照射す
るエネルギビームがレーザビームであることを特徴とす
る請求項1記載の集束エネルギビーム照射装置。
3. The focused energy beam irradiation apparatus according to claim 1, wherein the energy beam emitted by said focused energy beam irradiation means is a laser beam.
【請求項4】移動可能なステージ上に搭載した試料の表
面の複数の点の高さを検出し、該検出した複数の点の高
さから前記試料表面の傾きを算出し、前記試料を搭載し
たステージをXY平面内で連続的に移動させながら前記ス
テージのXY方向の位置を測定し、前記算出した試料表面
の傾きと前記測定した連続的に移動するステージのXY方
向の位置の情報に基づいて前記ステージを制御して前記
試料に照射する集束エネルギビームの焦点に前記試料表
面の高さを合わせることを特徴とする集束エネルギビー
ム照射方法。
4. A method for detecting a height of a plurality of points on a surface of a sample mounted on a movable stage, calculating an inclination of the sample surface from the detected heights of the plurality of points, and mounting the sample. The position of the stage in the XY direction is measured while continuously moving the stage in the XY plane, and the calculated inclination of the sample surface and the information of the measured position of the continuously moving stage in the XY direction are measured. Controlling the stage to adjust the height of the surface of the sample to the focal point of the focused energy beam irradiating the sample.
【請求項5】前記試料表面の高さの検出を、前記試料表
面に照射する前記集束エネルギビームの光軸と同軸方向
から光を照射してその反射光を検出することにより行う
ことを特徴とする請求項4記載の集束エネルギビーム照
射方法。
5. The method according to claim 1, wherein the detection of the height of the surface of the sample is performed by irradiating light from a direction coaxial with an optical axis of the focused energy beam irradiating the surface of the sample and detecting the reflected light. The focused energy beam irradiation method according to claim 4.
【請求項6】前記集束エネルギビームが、レーザビーム
であることを特徴とする請求項4記載の集束エネルギビ
ーム照射方法。
6. The method according to claim 4, wherein said focused energy beam is a laser beam.
JP1224406A 1989-09-01 1989-09-01 Focused energy beam irradiation method and apparatus Expired - Lifetime JP2852078B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1224406A JP2852078B2 (en) 1989-09-01 1989-09-01 Focused energy beam irradiation method and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1224406A JP2852078B2 (en) 1989-09-01 1989-09-01 Focused energy beam irradiation method and apparatus

Publications (2)

Publication Number Publication Date
JPH0389523A JPH0389523A (en) 1991-04-15
JP2852078B2 true JP2852078B2 (en) 1999-01-27

Family

ID=16813264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1224406A Expired - Lifetime JP2852078B2 (en) 1989-09-01 1989-09-01 Focused energy beam irradiation method and apparatus

Country Status (1)

Country Link
JP (1) JP2852078B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864504A (en) * 1994-08-26 1996-03-08 Nikon Corp Stage system
JP2006039317A (en) * 2004-07-28 2006-02-09 Hamamatsu Photonics Kk Automatic focusing device and microscope using the same
JP2006159396A (en) * 2004-11-15 2006-06-22 Fanuc Ltd Wire electric discharge machine and wire electric discharge machining method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6413723A (en) * 1987-07-08 1989-01-18 Nec Corp Reductive projection exposure device

Also Published As

Publication number Publication date
JPH0389523A (en) 1991-04-15

Similar Documents

Publication Publication Date Title
US6038029A (en) Method and apparatus for alignment of a wafer
US6373070B1 (en) Method apparatus for a coaxial optical microscope with focused ion beam
JP2020535445A (en) Systems and methods for measuring beam stabilization
CN106772923B (en) Automatic focusing method and system based on inclined slit
JPH10199467A (en) Charged particle beam system having optical microscope
KR20010007394A (en) Apparatus and method for reviewing defects on an object
JPH08298240A (en) Wafer aligner and pre-alignment method of wafer
US20080292177A1 (en) System and Method for Providing Backside Alignment in a Lithographic Projection System
US5747202A (en) Projection exposure method
TW200903183A (en) Angularly resolved scatterometer and inspection method
US20100204820A1 (en) Apparatus and method for substrate handling
TWI749481B (en) Method of automatically focusing a charged particle beam on a surface region of a sample, method of calculating a converging set of sharpness values of images of a charged particle beam device and charged particle beam device for imaging a sample
CN114793466A (en) Wafer bonding apparatus and method
US7660696B1 (en) Apparatus for auto focusing a workpiece using two or more focus parameters
US9595094B2 (en) Measuring form changes of a substrate
JP2852078B2 (en) Focused energy beam irradiation method and apparatus
US6791686B1 (en) Apparatus for integrated monitoring of wafers and for process control in the semiconductor manufacturing and a method for use thereof
JP5096852B2 (en) Line width measuring apparatus and inspection method of line width measuring apparatus
US10197390B2 (en) Pre-alignment measurement device and method
JP4892294B2 (en) Microhole depth measurement method
JP2886957B2 (en) Automatic focusing device
JP2725659B2 (en) Charged beam drawing equipment
JP2004325217A (en) Conveyance device
US7948630B2 (en) Auto focus of a workpiece using two or more focus parameters
JPH0613282A (en) Autofocus, mask wafer gap measuring method and its equipment