JP2851791B2 - Lead frame and method of manufacturing semiconductor device using the same - Google Patents
Lead frame and method of manufacturing semiconductor device using the sameInfo
- Publication number
- JP2851791B2 JP2851791B2 JP10719794A JP10719794A JP2851791B2 JP 2851791 B2 JP2851791 B2 JP 2851791B2 JP 10719794 A JP10719794 A JP 10719794A JP 10719794 A JP10719794 A JP 10719794A JP 2851791 B2 JP2851791 B2 JP 2851791B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- frame
- tie bar
- semiconductor device
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】[0001]
【産業上の利用分野】この発明は、主として半導体装置
の製造に用いられるリードフレーム及びそれを用いた半
導体装置の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead frame mainly used for manufacturing a semiconductor device and a method for manufacturing a semiconductor device using the same.
【０００２】[0002]
【従来の技術】図３(a)〜(e)に、従来の樹脂封止形ＩＣ
パッケージの、樹脂封止後の半導体装置の製造工程を示
す。図３(a)は、半導体チップ７とインナーリード８等
をモールド樹脂で封止した樹脂封止工程後の状態を表し
ている。この図において、符号１０はリードフレームで
ある。５はリードフレーム１０の外枠であり、この外枠
５に吊りリード６を介してサポート・タブ１２が設けら
れ、このサポート・タブ１２に半導体チップ７が搭載さ
れている。１はアウターリードであり、このアウターリ
ード１に連続してインナーリード８が形成され、このイ
ンナーリード８と半導体チップ７がボンディングワイヤ
によって接続されている。そして、上述した半導体チッ
プ７、吊りリード６、インナーリード８を含む領域に樹
脂モールドが行われてパッケージボデイ２が形成されて
いる。また、アウターリード１のパッケージボデイ２近
傍には、各アウターリード１間を接続する樹脂ダム用タ
イバー４が形成されている。また、各アウターリード１
の端部は、外枠５に接続されている。2. Description of the Related Art FIGS. 3A to 3E show a conventional resin-encapsulated IC.
4 shows a manufacturing process of the semiconductor device after the package is sealed with a resin. FIG. 3A shows a state after a resin sealing step in which the semiconductor chip 7 and the inner leads 8 and the like are sealed with a mold resin. In this figure, reference numeral 10 is a lead frame. Reference numeral 5 denotes an outer frame of the lead frame 10. A support tab 12 is provided on the outer frame 5 via suspension leads 6, and the semiconductor chip 7 is mounted on the support tab 12. Reference numeral 1 denotes an outer lead, and an inner lead 8 is formed continuously with the outer lead 1, and the inner lead 8 and the semiconductor chip 7 are connected by a bonding wire. Then, the package including the semiconductor chip 7, the suspension leads 6, and the inner leads 8 is subjected to resin molding to form the package body 2. Further, a tie bar 4 for a resin dam which connects between the outer leads 1 is formed near the package body 2 of the outer leads 1. In addition, each outer lead 1
Is connected to the outer frame 5.
【０００３】上述した樹脂封止工程後、図３(b)に示す
ように、封止材料の流れを防止するために設けられた樹
脂ダム用タイバー４が切断され、さらに、リードフレー
ム１０全体に電着鍍金によって予備半田を実施する表面
処理（はんだ鍍金処理）が行われる。次に、図３(c)に
示すように、アウターリード１の先端が切断される。な
お、アウターリード１が切断された状態では、パッケー
ジボディ２は、吊りリード６によって、外枠５に支持さ
れている。次に、図３(d)に示すように、アウターリー
ド１の成形が行われる。その後、図３(e)に示すよう
に、外枠５からパッケージボディ２が切り離されて、半
導体装置の製造工程が終了する。After the above-described resin sealing step, as shown in FIG. 3B, the resin dam tie bar 4 provided to prevent the flow of the sealing material is cut, and furthermore, the entirety of the lead frame 10 is cut. A surface treatment (solder plating) for performing preliminary soldering by electrodeposition plating is performed. Next, as shown in FIG. 3C, the tip of the outer lead 1 is cut. When the outer lead 1 is cut, the package body 2 is supported by the outer frame 5 by the suspension lead 6. Next, as shown in FIG. 3D, the outer lead 1 is formed. Thereafter, as shown in FIG. 3E, the package body 2 is separated from the outer frame 5, and the manufacturing process of the semiconductor device ends.
【０００４】[0004]
【発明が解決しようとする課題】ところで、上述した電
着鍍金によるはんだ鍍金処理の際には、アウターリード
１を陰極に、また、はんだ鍍金液側を陽極にする必要が
ある。そのため、外枠５に電極を接触させることで、ア
ウターリード１を陰極にするためには、はんだ鍍金処理
の際に、アウターリード１が外枠５につながれている必
要がある。従って、アウターリード１の外枠５からの切
り離しは、はんだ鍍金処理の後に行われなければならな
い。一方、アウターリード１の成形は、図３(b)に示す
アウターリード１が外枠５に直接つながれた状態で実施
することは困難であり、そのため、アウターリード１が
外枠５から切り離された後の工程、すなわち、上述のは
んだ鍍金処理後の工程、で行われなければならない。By the way, in the above-mentioned solder plating by electroplating, it is necessary to use the outer lead 1 as a cathode and the solder plating solution side as an anode. Therefore, in order to make the outer lead 1 a cathode by bringing the electrode into contact with the outer frame 5, the outer lead 1 needs to be connected to the outer frame 5 at the time of solder plating. Therefore, the separation of the outer lead 1 from the outer frame 5 must be performed after the solder plating process. On the other hand, it is difficult to form the outer lead 1 in a state in which the outer lead 1 shown in FIG. 3B is directly connected to the outer frame 5, and therefore, the outer lead 1 is separated from the outer frame 5. It must be performed in a later step, that is, a step after the above-mentioned solder plating process.
【０００５】しかし、はんだ鍍金処理後にアウターリー
ド１の成形を行う場合、成形時に、はんだ鍍金が成形金
型の接触抵抗によって削り剥がされてしまったり、ま
た、アウターリード１に発生する応力および歪によっ
て、樹脂ダム用タイバー４の切断の切り残し屑等が剥が
れ、さらにそれがアウターリード１のはんだ鍍金処理後
の表面に圧着してしまうという不具合が生じることがあ
る。また、アウターリード１各々の先端を図３(c)に示
すように外枠５から切り離した後、アウターリード１の
成形を行う場合、アウターリード１がパッケージボディ
２側でのみ固定されているため、成形後のアウターリー
ド１の先端部の間隔等の寸法や成形形状が不揃いなって
しまったり、成形時にパッケージボディ２に加わる応力
がリードによってばらついたりするという不具合が生じ
ることがある。However, when the outer lead 1 is formed after the solder plating process, the solder plating is shaved off due to the contact resistance of the forming die during the forming, and the stress and strain generated in the outer lead 1 cause the solder plating to be removed. In addition, there is a case where the uncut debris or the like from the cutting of the tie bar 4 for resin dam is peeled off, and furthermore, there is a problem that the debris is pressure-bonded to the surface of the outer lead 1 after the solder plating process. When the outer leads 1 are formed after the ends of the outer leads 1 are cut off from the outer frame 5 as shown in FIG. 3C, the outer leads 1 are fixed only on the package body 2 side. In some cases, the dimensions such as the distance between the tips of the outer leads 1 after molding and the molded shape may be irregular, or the stress applied to the package body 2 during molding may vary depending on the leads.
【０００６】これらのアウターリードリードの成形工程
における不具合は、半導体装置のボード実装時に接合不
良等を発生したり、また、実装後の信頼性にも大きく影
響を及ぼす。[0006] These defects in the process of forming the outer lead leads may cause a bonding failure or the like at the time of mounting the semiconductor device on a board, and greatly affect the reliability after mounting.
【０００７】この発明は、このような背景の下になされ
たもので、半導体装置の製造工程における、上述のアウ
タリードのはんだ鍍金剥れ、異物の圧着、または、成形
不揃いといった不具合を防止することができる、リード
フレーム及びそれを用いた半導体装置の製造方法を提供
することを目的としている。The present invention has been made under such a background, and it is possible to prevent the above-mentioned problems in the manufacturing process of a semiconductor device, such as peeling of the outer lead by solder plating, compression of foreign matter, or irregular molding. It is an object of the present invention to provide a lead frame and a method of manufacturing a semiconductor device using the same.
【０００８】[0008]
【課題を解決するための手段】請求項１記載の発明は、
半導体装置の製造に用いられるリードフレームにおい
て、外枠と、この外枠内に配置され、かつ、半導体装置
内部に配置されるインナーリードと、インナーリードに
連接されたアウターリードと、アウターリードのインナ
ーリード近傍を連結する第１のタイバーと、アウターリ
ードの先端部を連結する第２のタイバーと、アウターリ
ードと並列して延びる部分を有し、第２のタイバーと外
枠とを連結する連結部材とを具備することを特徴とする
リードフレームである。また、請求項２記載の発明は、
前記連結部材において、前記アウターリードと並列して
延びる部分は、該連結部材の前記第２のタイバーとの接
続部分から、前記インナーリードの方向へ向かって、前
記アウターリードと平行に延びる部分であることを特徴
とする請求項１記載のリードフレームである。 According to the first aspect of the present invention,
In a lead frame used for manufacturing a semiconductor device, an outer frame, an inner lead disposed in the outer frame and disposed inside the semiconductor device, an outer lead connected to the inner lead, and an inner lead a first tie bar for connecting the lead near a second tie bars for connecting the tip of the outer lead, Autari
A lead frame having a portion that extends in parallel with the lead and a connecting member that connects the second tie bar and the outer frame. The invention according to claim 2 is
In the connecting member, in parallel with the outer lead
The extending portion is in contact with the second tie bar of the connecting member.
From the continuation, toward the inner lead,
It is a part that extends in parallel with the outer lead
The lead frame according to claim 1.
【０００９】請求項３記載の発明は、請求項１記載のリ
ードフレームに半導体チップを搭載した後、ボンディン
グ等の処理を行い、次いで、前記インナーリードを含む
所定領域に樹脂モールドを行う第１の工程と、上記第１
のタイバーを切断除去する第２の工程と、アウターリー
ドの成形を行う第３の工程と、リードフレームに鍍金を
行う第４の工程と、リードフレームの外枠、第２のタイ
バー、連結部材を各々除去する第５の工程とを有するこ
とを特徴とする半導体装置の製造方法である。また、請
求項４記載の発明は、前記第３の工程において、前記連
結部材が前記アウターリードと同時に成形されることを
特徴とする請求項３記載の半導体装置の製造方法であ
る。 According to a third aspect of the present invention, a semiconductor chip is mounted on the lead frame according to the first aspect, a process such as bonding is performed, and then a resin molding is performed on a predetermined region including the inner lead. Process and the first
The second step of cutting and removing the tie bar, the third step of forming the outer lead, the fourth step of plating the lead frame, and the outer frame of the lead frame, the second tie bar, and the connecting member. And a fifth step of removing each of them. In addition,
The invention according to claim 4, wherein the third step includes the step of:
That the binding member is formed simultaneously with the outer lead.
4. The method for manufacturing a semiconductor device according to claim 3, wherein
You.
【００１０】[0010]
【作用】本発明の半導体装置の製造方法によれば、第１
の工程で所定領域に樹脂モールドが行われた後、第２の
工程において第１のタイバーが切断除去される。次い
で、第３の工程でアウターリードの成形が行われる。こ
こで、上記リードフレームの構成によれば、アウターリ
ードの先端が第２のタイバーによって連結されているの
で、第３の工程において、各アウターリード間の間隔は
一定に保持される。従って、上述の各アウターリード間
の、寸法の不揃い、形状の不揃い、および、成形歪の不
揃い、等の不具合の発生が防止される。According to the method of manufacturing a semiconductor device of the present invention, the first
After the resin molding is performed on the predetermined area in the step, the first tie bar is cut and removed in the second step. Next, an outer lead is formed in a third step. Here, according to the configuration of the lead frame, since the distal ends of the outer leads are connected by the second tie bar, the distance between the outer leads is kept constant in the third step. Therefore, the occurrence of problems such as irregular dimensions, irregular shapes, and irregular molding distortion between the outer leads described above is prevented.
【００１１】次いで、第４の工程でリードフレームに鍍
金が行われる。上記の構成によれば、各アウターリード
は、第２のタイバーおよび連結部材によってリードフレ
ームの外枠と連結されている。従って、リードフレーム
の外枠に電極を接触させることによって、各アウターリ
ードに電着鍍金による鍍金処理を実施することが出来
る。Next, in a fourth step, the lead frame is plated. According to the above configuration, each outer lead is connected to the outer frame of the lead frame by the second tie bar and the connecting member. Therefore, by bringing the electrodes into contact with the outer frame of the lead frame, it is possible to perform plating by electroplating on each outer lead.
【００１２】次いで、第５の工程で、リードフレームの
外枠、第２のタイバー、連結部材の各々が除去されて、
一連の製造工程が完了する。上記のように、アウターリ
ードの成形工程である第３の工程が、アウターリードの
鍍金処理を実施する第４の工程に先だって行われるの
で、成形工程で発生するはんだ鍍金の剥がれ、または、
異物がはんだ鍍金処理後のアウターリードの表面に圧着
するといった不具合が防止される。Next, in a fifth step, the outer frame of the lead frame, the second tie bar, and the connecting member are removed, and
A series of manufacturing steps are completed. As described above, since the third step of forming the outer lead is performed prior to the fourth step of performing the plating of the outer lead, the peeling of the solder plating generated in the forming step, or
It is possible to prevent such a problem that foreign matter is pressed against the surface of the outer lead after the solder plating.
【００１３】[0013]
【実施例】以下、図面を参照し、この発明の一実施例に
ついて説明する。図１(a)〜(e)は同実施例による半導体
装置の製造工程を示す図であり、同図(a)はモールド樹
脂封止工程が終了した状態を示す図である。図１(a)に
おいて、符号１１はリードフレームである。５はリード
フレーム１１の外枠であり、この外枠５に吊りリード６
（図３(a)参照）を介してサポート・タブ１２（図３(a)
参照）が設けられ、このサポート・タブ１２に半導体チ
ップ７（図３(a)参照）が搭載されている。１はアウタ
ーリードであり、このアウターリード１に連続してイン
ナーリード８（図３(a)参照）が形成され、このインナ
ーリード８と半導体チップ７がボンディングワイヤによ
って接続されている。そして、上述した半導体チップ
７、吊りリード６、インナーリード８を含む領域に樹脂
モールドが行われてパッケージボデイ２が形成されてい
る。An embodiment of the present invention will be described below with reference to the drawings. 1 (a) to 1 (e) are views showing a manufacturing process of the semiconductor device according to the embodiment, and FIG. 1 (a) is a view showing a state after a molding resin sealing step is completed. In FIG. 1A, reference numeral 11 denotes a lead frame. Reference numeral 5 denotes an outer frame of the lead frame 11, and a hanging lead 6 is attached to the outer frame 5.
The support tab 12 (see FIG. 3 (a))
The support tab 12 is provided with the semiconductor chip 7 (see FIG. 3A). Reference numeral 1 denotes an outer lead, and an inner lead 8 (see FIG. 3A) is formed continuously with the outer lead 1, and the inner lead 8 and the semiconductor chip 7 are connected by a bonding wire. Then, the package including the semiconductor chip 7, the suspension leads 6, and the inner leads 8 is subjected to resin molding to form the package body 2.
【００１４】上記アウターリード１のパッケージボデイ
２近傍には、各アウターリード１間を接続する樹脂ダム
用タイバー４が形成され、また、各アウターリード１の
端部は連結用タイバー９によって連結されている。そし
て、この連結用タイバー９から僅かな間隙をおいて外枠
５が配置されている。端部に位置するアウターリード１
の側方には、アウターリード１とほぼ同型の連結リード
３が形成され、この連結リード３の一端が連結用タイバ
ー９に、他端が外枠５に接続され、また、この連結リー
ド３のパッケージボデイ２の近傍が樹脂ダム用タイバー
４を介してアウターリード１に接続されている。In the vicinity of the package body 2 of the outer lead 1, a resin dam tie bar 4 for connecting the outer leads 1 is formed, and ends of the outer leads 1 are connected by connecting tie bars 9. I have. The outer frame 5 is arranged with a slight gap from the connecting tie bar 9. Outer lead 1 located at the end
A connection lead 3 having substantially the same shape as the outer lead 1 is formed on one side of the connection lead 3. One end of the connection lead 3 is connected to the connection tie bar 9, and the other end is connected to the outer frame 5. The vicinity of the package body 2 is connected to the outer lead 1 via a resin dam tie bar 4.
【００１５】なお、図１の実施例は、アウターリード１
がパッケージボディ２の２つの面より突き出た形のＳＯ
Ｐ（スモールアウトラインパッケージ）タイプのプラス
チック樹脂封止形ＩＣパッケージを表している。また、
リードフレーム１１は、Ｆｅ−Ｎｉ４２アロイ合金等の
金属板によって形成されている。The embodiment shown in FIG.
SO projecting from two surfaces of the package body 2
It shows a P (small outline package) type plastic resin-sealed IC package. Also,
The lead frame 11 is formed of a metal plate such as an Fe-Ni42 alloy.
【００１６】次に、半導体装置の製造工程を説明する。
第１の工程で、サポートタブ１２に半導体チップ７が搭
載される。次に、半導体チップ７の各端子がボンディン
グによって各インナーリード８に接続される。次いで、
図１(a)に示すように、インナーリード８を含む所定領
域に樹脂モールドが行われる。Next, the manufacturing process of the semiconductor device will be described.
In the first step, the semiconductor chip 7 is mounted on the support tab 12. Next, each terminal of the semiconductor chip 7 is connected to each inner lead 8 by bonding. Then
As shown in FIG. 1A, resin molding is performed on a predetermined area including the inner lead 8.
【００１７】次に、上述した樹脂モールド終了後、図１
(b)に示すように、封止材料の流れを防止するために設
けられた樹脂ダム用タイバー４が金型等によって切断除
去される。Next, after the above-described resin molding is completed, FIG.
As shown in (b), the resin dam tie bar 4 provided to prevent the flow of the sealing material is cut and removed by a mold or the like.
【００１８】次いで、アウターリード１が金型等によ
り、図１(c)に示すようなガルウィングリード形状に成
形される。ここで、連結リード３もアウターリード１と
同時に成形される。次に、各アウターリード１にはんだ
鍍金処理が行われる。このはんだ鍍金処理は、はんだ液
側を陽極、リードフレーム１１側を陰極とする電着鍍金
によって行われる。電着鍍金が行われる際、リードフレ
ーム１１を陰極とするため、外枠５に電極が接触してい
る。また、各アウターリード１は連結用タイバー９およ
び連結リード３によって外枠５に結合されているので、
各アウターリード１は外枠５と同電位になる。従って、
すべてのアウターリード１を含むリードフレーム１１の
全体に、はんだ鍍金処理が行われる。Next, the outer lead 1 is formed into a gull wing lead shape as shown in FIG. Here, the connection lead 3 is formed simultaneously with the outer lead 1. Next, each outer lead 1 is subjected to solder plating. This solder plating is performed by electrodeposition plating using the solder liquid side as an anode and the lead frame 11 side as a cathode. When the electrodeposition plating is performed, the electrode is in contact with the outer frame 5 in order to use the lead frame 11 as a cathode. Also, since each outer lead 1 is connected to the outer frame 5 by the connecting tie bar 9 and the connecting lead 3,
Each outer lead 1 has the same potential as the outer frame 5. Therefore,
The entire lead frame 11 including all the outer leads 1 is subjected to solder plating.
【００１９】次に、図１(d)に示すように、連結用タイ
バー９および連結リード３の一部が切断除去されて、ア
ウターリード１が各々に分割される。Next, as shown in FIG. 1D, a part of the connecting tie bar 9 and the connecting lead 3 are cut and removed, and the outer lead 1 is divided into respective parts.
【００２０】次に、図１(e)に示すように、パッケージ
ボディ２と外枠５が金型等によって切り離されて、一連
の半導体装置の製造工程が完了する。Next, as shown in FIG. 1E, the package body 2 and the outer frame 5 are separated by a mold or the like, and a series of semiconductor device manufacturing steps are completed.
【００２１】図２は、本発明の他の実施例を示す図であ
る。この図はＱＦＰ（クアッドフラットパッケージ）タ
イプの樹脂封止型ＩＣパッケージのモールド樹脂封止工
程後の状態を示している。リードフレーム１１の主な構
成要素である、アウターリード１と、連結用タイバー９
と、連結リード３と、外枠５、および、パッケージボデ
ィ２は、アウターリード１がパッケージボディ２の４方
向から突き出していることを除いて、上述したＳＯＰの
実施例と同様の機能を有している。FIG. 2 is a diagram showing another embodiment of the present invention. This figure shows a QFP (quad flat package) type resin-sealed IC package after a mold resin sealing step. Outer lead 1 and connection tie bar 9 which are main components of lead frame 11
, The connection lead 3, the outer frame 5, and the package body 2 have the same functions as those of the above-described SOP embodiment, except that the outer lead 1 protrudes from four directions of the package body 2. ing.
【００２２】なお、上述の２つの実施例においては、い
ずれも封止材料は樹脂であり、またパッケージ形状はＦ
ＬＡＴ（フラット）パッケージタイプとしているが、本
発明においては、特に封止材料およびパッケージ形状を
上述の構成に限定する必要はない。また、上記２実施例
において、連結リード３はいずれも、１つの連結用タイ
バー９によって連結された１組のアウターリード１の両
方の端部に形成されているが、どちらか一方の端部に形
成されるだけでも良い。In each of the above two embodiments, the sealing material is resin and the package shape is F.
Although the LAT (flat) package type is used, in the present invention, it is not particularly necessary to limit the sealing material and the package shape to the above-described configurations. Further, in the above two embodiments, the connection leads 3 are formed at both ends of the set of outer leads 1 connected by one connection tie bar 9, but are provided at either one end. It may be just formed.
【００２３】[0023]
【発明の効果】本発明によれば、アウターリードの先端
が連結用タイバー（第２のタイバー）によって連結され
ている状態でアウターリードの成形が行われる。したが
って、アウターリードの成形工程において、各アウター
リード間の間隔は一定に保持され、これにより、各アウ
ターリード間の、寸法の不揃い、形状の不揃い、およ
び、成形歪の不揃い、等の不具合の発生が防止される効
果が得られる。According to the present invention, the outer lead is formed while the tip of the outer lead is connected by the connecting tie bar (second tie bar). Accordingly, in the outer lead forming step, the intervals between the outer leads are kept constant, which causes defects such as irregular dimensions, irregular shapes, and irregular molding distortion between the outer leads. Is obtained.
【００２４】また、本発明によれば、アウターリードの
成形の工程が、アウターリードの鍍金処理の工程に先だ
って行われるので、成形の際に発生するはんだ鍍金剥が
れ、または、異物がはんだ鍍金処理後のアウターリード
の表面に圧着するといった不具合が防止されるという効
果が得られる。Further, according to the present invention, since the step of forming the outer leads is performed prior to the step of plating the outer leads, the solder plating peeling generated during the molding or the foreign matter is removed after the solder plating. The effect of preventing a problem such as pressure bonding to the surface of the outer lead is obtained.
【図１】この発明の一実施例によるリードフレームの構
成およびそれを用いた半導体装置の製造工程における以
下の各状態を表す斜視図である。 （ａ）は、樹脂封止工程後の状態 （ｂ）は、樹脂ダム用タイバー切断除去加工後の状態 （ｃ）は、アウターリード成形後に鍍金を実施した後の
状態 （ｄ）は、アウターリード先端部を切断除去した後の状
態 （ｅ）は、外枠からパッケージボディを切り離した後の
状態FIG. 1 is a perspective view showing a configuration of a lead frame according to an embodiment of the present invention and the following respective states in a manufacturing process of a semiconductor device using the same. (A) is the state after the resin sealing step. (B) is the state after cutting and removing the tie bar for the resin dam. (C) is the state after plating is performed after forming the outer lead. (D) is the outer lead. (E) shows the state after cutting off the tip, and the state after the package body is cut off from the outer frame.
【図２】この発明の他の一実施例のリードフレーム及び
それを用いた半導体装置の樹脂封止工程後の状態を表す
斜視図である。FIG. 2 is a perspective view showing a state after a resin sealing step of a lead frame and a semiconductor device using the same according to another embodiment of the present invention.
【図３】従来のリードフレームの構成およびそれを用い
た半導体装置の製造工程における以下の各状態を表す斜
視図である。 （ａ）は、樹脂封止工程後の状態 （ｂ）は、樹脂ダムリード切断除去加工後にはんだ鍍金
処理を実施した後のの状態 （ｃ）は、アウターリード先端部を切断除去した後の状
態 （ｄ）は、アウターリード成形後の状態 （ｅ）は、外枠からパッケージボディを切り離した後の
状態FIG. 3 is a perspective view showing the configuration of a conventional lead frame and the following states in a manufacturing process of a semiconductor device using the same. (A) is a state after the resin sealing step. (B) is a state after performing solder plating after cutting and removing the resin dam lead. (C) is a state after cutting and removing the outer lead tip ( d) shows the state after molding the outer lead. (e) shows the state after the package body is separated from the outer frame.
１……アウターリード、２……パッケージボディ、３…
…連結リード、４……樹脂ダム用タイバー（第１のタイ
バー）、５……外枠、９……連結用タイバー（第２のタ
イバー）、１１……リードフレーム1 ... Outer lead, 2 ... Package body, 3 ...
... connecting lead, 4 ... tie bar for resin dam (first tie bar), 5 ... outer frame, 9 ... connecting tie bar (second tie bar), 11 ... lead frame
Claims (4)
レームにおいて、 外枠と、 前記外枠内に配置され、かつ、前記半導体装置内部に配
置されるインナーリードと、 前記インナーリードに連接されたアウターリードと、 前記アウターリードの前記インナーリード近傍を連結す
る第１のタイバーと、 前記アウターリードの先端部を連結する第２のタイバー
と、前記アウターリードと並列して延びる部分を有し、 前記
第２のタイバーと前記外枠とを連結する連結部材と、 を具備してなるリードフレーム。1. A lead frame used for manufacturing a semiconductor device, comprising: an outer frame; an inner lead disposed in the outer frame and disposed inside the semiconductor device; and an outer connected to the inner lead. A first tie bar connecting the outer lead near the inner lead, a second tie bar connecting the tip of the outer lead, and a portion extending in parallel with the outer lead; A connecting member for connecting the tie bar and the outer frame to each other.
ードと並列して延びる部分は、該連結部材の前記第２のThe part extending in parallel with the mode is the second part of the connecting member.
タイバーとの接続部分から、前記インナーリードの方向From the connection with the tie bar, the direction of the inner lead
へ向かって、前記アウターリードと平行に延びる部分でToward the outer lead,
あることを特徴とする請求項１記載のリードフレーム。The lead frame according to claim 1, wherein:
チップを搭載した後、ボンディング等の処理を行い、次
いで、前記インナーリードを含む所定領域に樹脂モール
ドを行う第１の工程と、 前記第１のタイバーを切断除去する第２の工程と、 前記アウターリードの成形を行う第３の工程と、 前記リードフレームに鍍金を行う第４の工程と、 前記リードフレームの外枠、第２のタイバー、連結部材
を各々除去する第５の工程とを有することを特徴とする
半導体装置の製造方法。3. A first step of performing a process such as bonding after mounting the semiconductor chip on the lead frame according to claim 1, and then performing resin molding on a predetermined area including the inner lead; A second step of cutting and removing the tie bar, a third step of forming the outer lead, a fourth step of plating the lead frame, an outer frame of the lead frame, a second tie bar, And a fifth step of removing each of the connecting members.
が前記アウターリードと同時に成形されることを特徴とIs molded simultaneously with the outer lead.
する請求項３記載の半導体装置の製造方法。The method for manufacturing a semiconductor device according to claim 3.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10719794A JP2851791B2 (en) | 1994-05-20 | 1994-05-20 | Lead frame and method of manufacturing semiconductor device using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10719794A JP2851791B2 (en) | 1994-05-20 | 1994-05-20 | Lead frame and method of manufacturing semiconductor device using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07321276A JPH07321276A (en) | 1995-12-08 |
| JP2851791B2 true JP2851791B2 (en) | 1999-01-27 |
Family
ID=14452946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10719794A Expired - Fee Related JP2851791B2 (en) | 1994-05-20 | 1994-05-20 | Lead frame and method of manufacturing semiconductor device using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2851791B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3664045B2 (en) * | 2000-06-01 | 2005-06-22 | セイコーエプソン株式会社 | Manufacturing method of semiconductor device |
| JP2007194421A (en) * | 2006-01-19 | 2007-08-02 | Rohm Co Ltd | Lead frame |
| JP2016018821A (en) * | 2014-07-04 | 2016-02-01 | 新電元工業株式会社 | Method of manufacturing semiconductor device, semiconductor device, and lead frame |
-
1994
- 1994-05-20 JP JP10719794A patent/JP2851791B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07321276A (en) | 1995-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11340409A (en) | Lead frame and its manufacture and resin encapsulated semiconductor device and its manufacture | |
| JPS6396947A (en) | Lead frame semiconductor device | |
| JP2003209216A (en) | Lead frame, resin sealed die and method for manufacturing semiconductor device using them | |
| JPH1050920A (en) | Manufacture of chip size semiconductor package and lead frame therefor | |
| JP2000012758A (en) | Lead frame, resin sealed type semiconductor device using the same and manufacture thereof | |
| JPH08125097A (en) | Lead frame | |
| JP2851791B2 (en) | Lead frame and method of manufacturing semiconductor device using the same | |
| JP2586352B2 (en) | Lead cutting equipment for semiconductor devices | |
| JPH0233959A (en) | Lead frame for semiconductor device | |
| JPS63131557A (en) | Lead frame for resin seal type semiconductor device and resin type semiconductor device | |
| US6150712A (en) | Lead frame for semiconductor device, and semiconductor device | |
| JP4570797B2 (en) | Manufacturing method of semiconductor device | |
| JPS60136248A (en) | Manufacture of lead frame | |
| US20240145351A1 (en) | Method of manufacturing semiconductor devices, corresponding semiconductor device, assembly and support substrate | |
| JPS58124256A (en) | Manufacture of semiconductor device | |
| JPH0730042A (en) | Lead frame, for semiconductor device, semiconductor device using same, and manufacture thereof | |
| JP2002164496A (en) | Semiconductor device and method for manufacturing the same | |
| JPH02197158A (en) | Manufacture of lead frame | |
| JPS63209152A (en) | Lead frame | |
| JPH04346257A (en) | Manufacture of lead frame for semiconductor | |
| JPH11220087A (en) | Lead frame, semiconductor device using the same and its manufacture | |
| JPH0766231A (en) | Manufacture of face mounting-type semiconductor device | |
| JPH01150346A (en) | Lead frame for resin-sealed semiconductor device | |
| JPS63131558A (en) | Lead frame for resin seal type semiconductor device | |
| JP2946775B2 (en) | Resin sealing mold |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981013 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |