JP2851045B2 - Video digital transmission system and its receiving device - Google Patents
Video digital transmission system and its receiving deviceInfo
- Publication number
- JP2851045B2 JP2851045B2 JP63095010A JP9501088A JP2851045B2 JP 2851045 B2 JP2851045 B2 JP 2851045B2 JP 63095010 A JP63095010 A JP 63095010A JP 9501088 A JP9501088 A JP 9501088A JP 2851045 B2 JP2851045 B2 JP 2851045B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- digital
- clock
- digital video
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、映像信号をデジタル化して例えば光伝送路
により伝送する映像デジタル伝送方式とその受信装置に
関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a digital video transmission system for digitizing a video signal and transmitting the digitalized video signal through, for example, an optical transmission line, and a receiving apparatus therefor.
（従来の技術） 従来この種の方式は、例えば送信側で映像信号をその
色副搬送波周波数fSCに同期したクロック周波数（例え
ば4fSC＝14.31818MHz）でデジタル化し、このデジタル
映像信号を別途デジタル化された映像音声信号と時分割
多重したのち、上記色副搬送波周波数fSCに同期した伝
送速度（例えば40fSC＝143.1818Mbps）で通信回線へ送
出し、受信側で受信信号から再生したクロック周波数で
受信デジタル映像信号の逆変換を行なって元の映像信号
および映像音声信号を再生するように構成されている。(Prior art) Conventionally, in this type of system, for example, a video signal is digitized on a transmission side at a clock frequency (for example, 4f SC = 14.31818 MHz) synchronized with its color subcarrier frequency f SC , and this digital video signal is separately digitized. After time-division multiplexing with the multiplexed video / audio signal, the signal is transmitted to a communication line at a transmission speed synchronized with the chrominance subcarrier frequency f SC (for example, 40 f SC = 143.1818 Mbps), and the clock frequency reproduced from the received signal on the receiving side And performs inverse conversion of the received digital video signal to reproduce the original video signal and video / audio signal.
（発明が解決しようとする課題） ところが、この様な従来の伝送方式は、通信回線の伝
送速度を映像信号のデジタル化クロック周波数に同期し
た速度に設定しているため、モデムなどの送受信部に上
記伝送速度に対応する特殊なものを用いなければなら
ず、例えばデジタル３次群（伝送速度f0＝32.064Mbps）
やデジタル４次群（伝送速度f0＝97.728Mbps）等の汎用
な通信回線を使用することができないという問題点があ
った。(Problems to be Solved by the Invention) However, in such a conventional transmission system, since the transmission speed of the communication line is set to a speed synchronized with the digitized clock frequency of the video signal, a transmission / reception unit such as a modem is required. A special device corresponding to the above transmission speed must be used. For example, a digital tertiary group (transmission speed f 0 = 32.064 Mbps)
And a general-purpose communication line such as a digital quaternary group (transmission speed f 0 = 97.728 Mbps) cannot be used.
一方、この問題点を解決するために、映像信号を汎用
の通信回線の伝送速度に同期したクロック周波数により
デジタル化し、このデジタル映像信号を上記汎用の通信
回線により伝送する方式も考えられているが、このよう
な方式では映像信号を適切にデジタル化することができ
ないため映像信号の品質劣化を招く問題点があり、実用
に適さなかった。On the other hand, in order to solve this problem, a method of digitizing a video signal with a clock frequency synchronized with the transmission speed of a general-purpose communication line and transmitting this digital video signal through the general-purpose communication line has been considered. However, in such a system, the video signal cannot be properly digitized, so that there is a problem that the quality of the video signal is degraded, which is not suitable for practical use.
また、上記いずれの方式も受信側では受信信号からク
ロックを再生してデジタル映像信号のDA変換を行なって
いるので、変換後の映像信号が通信回線のジッタの影響
を受け、これにより再生映像の品質劣化を招いていた。In each of the above methods, the receiving side reproduces the clock from the received signal and performs DA conversion of the digital video signal. Therefore, the converted video signal is affected by the jitter of the communication line, and as a result, the reproduced video is reproduced. The quality was degraded.
本発明はこの点に着目し、映像信号の品質劣化を生じ
ることなく汎用のデジタル通信回線を使用でき、かつ通
信回線のジッタの影響を無くして映像信号の品質向上を
図り得る映像デジタル伝送方式とその受信装置を提供す
ることにある。The present invention pays attention to this point, and a video digital transmission system that can use a general-purpose digital communication line without deteriorating the quality of the video signal and can improve the quality of the video signal without affecting the jitter of the communication line. It is to provide the receiving device.
［発明の構成］ （課題を解決するための手段） 本発明は、送信側において、映像信号をその信号周波
数に同期した所定の映像クロック周波数でデジタル化
し、かつこのデジタル映像信号の映像クロック周波数を
デジタル通信回線の伝送速度に同期した伝送クロック周
波数に変換するとともに、この変換後のデジタル映像信
号に上記映像クロックと伝送クロックとの位相差を零に
近付けるためのスタッフビットを付加し、さらにこのス
タッフビットが付加されたデジタル映像信号に上記スタ
ッフビットの付加状態を表わすスタッフビット付加情報
を多重化してデジタル通信回線へ送出するようにし、一
方受信側において、上記デジタル通信回線を介して送信
側から到来した多重化デジタル映像信号からスタッフビ
ット付加情報を分離して、このスタッフビット付加情報
に従ってデジタル映像信号中のスタッフビットを除去す
るとともに、送信側から到来した多重化デジタル映像信
号とは独立して映像クロックを発生し、スタッフビット
除去後のデジタル映像信号を多重化デジタル映像信号か
ら再生した伝送クロックに同期してバッファメモリに書
き込むと共に、この書き込んだデジタル映像信号を上記
映像クロックに同期してバッファメモリから読み出すこ
とで、上記デジタル映像信号のクロック周波数を伝送ク
ロック周波数から映像クロック周波数に変換するように
し、かつ上記バッファメモリにおけるデジタル映像信号
の書き込み及び読み出し動作中に、１フィールド上の書
き込み位置とその読み出し位置との位相差を検出し、こ
の位相差が一定量以上接近した場合には１フィールド前
のデジタル映像信号を繰り返し読み出し、一方位相差が
一定量以上離れた場合にはデジタル映像信号を１フィー
ルド分飛び越して読み出すように制御するようにし、さ
らに上記バッファメモリから読み出されたデジタル映像
信号を、上記独立して発生した映像クロックによりアナ
ログ映像信号に変換し、これにより映像信号を再生する
ようにしたものである。[Means for Solving the Problems] According to the present invention, on the transmitting side, a video signal is digitized at a predetermined video clock frequency synchronized with the signal frequency, and the video clock frequency of the digital video signal is changed. The digital video signal is converted into a transmission clock frequency synchronized with the transmission speed of the digital communication line, and a stuff bit for making the phase difference between the video clock and the transmission clock close to zero is added to the converted digital video signal. The stuff bit addition information indicating the addition state of the stuff bit is multiplexed to the digital video signal to which the bit has been added, and the stuff bit additional information is transmitted to the digital communication line. The stuff bit additional information is separated from the multiplexed digital video signal The stuff bits in the digital video signal are removed according to the stuff bit addition information, and a video clock is generated independently of the multiplexed digital video signal arriving from the transmitting side. By writing to the buffer memory in synchronization with the transmission clock reproduced from the video signal and reading out the written digital video signal from the buffer memory in synchronization with the video clock, the clock frequency of the digital video signal is changed from the transmission clock frequency. The phase difference between the write position and the read position on one field is detected during the writing and reading operations of the digital video signal in the buffer memory, and the phase difference is equal to or more than a predetermined amount. 1 fee when approaching The digital video signal before reading is repeatedly read out. On the other hand, when the phase difference is more than a predetermined amount, the digital video signal is controlled so as to skip one field and read out. The signal is converted into an analog video signal by the independently generated video clock, thereby reproducing the video signal.
（作用） この結果、映像信号はそのデジタル化に最適なクロッ
ク周波数でデジタル化され、かつ伝送路上では通信回線
の伝送速度に従って伝送されることになるので、映像信
号の品質劣化を生じることなく汎用の通信回線を使用し
て映像信号をデジタル伝送することが可能になる。ま
た、受信側でのデジタル・アナログ変換は、伝送路のク
ロックではなく独立して発生した安定な映像クロックに
従って行なわれるので、通信回線のジッタの影響はなく
なってこれにより再生映像の品質を高めることができ
る。(Operation) As a result, the video signal is digitized at the clock frequency most suitable for the digitization, and is transmitted on the transmission line according to the transmission speed of the communication line. It is possible to digitally transmit a video signal using the communication line. Also, since the digital-to-analog conversion on the receiving side is performed according to a stable video clock generated independently instead of the clock on the transmission line, the effect of jitter on the communication line is eliminated, thereby improving the quality of reproduced video. Can be.
またこの発明であれば、受信側において、デジタル映
像信号のクロック周波数の変換とともにフィールド同期
化を行っているので、伝送クロックと映像クロックとの
周波数差をフィールド単位で適宜吸収して最適な映像再
生を実現できる。また、上記デジタル映像信号のクロッ
ク周波数の変換とフィールド同期化とを共通のバッファ
メモリを用いてそれぞれ行っているので、上記クロック
周波数の変換とフィールド同期化とをそれぞれ別個の回
路で行う場合に比べて、簡単な回路構成で実現できる利
点がある。According to the present invention, on the receiving side, the field synchronization is performed together with the conversion of the clock frequency of the digital video signal, so that the frequency difference between the transmission clock and the video clock is appropriately absorbed in units of fields to achieve optimal video reproduction. Can be realized. Further, since the conversion of the clock frequency of the digital video signal and the field synchronization are performed using a common buffer memory, the conversion of the clock frequency and the field synchronization are performed by separate circuits. Therefore, there is an advantage that it can be realized with a simple circuit configuration.
（実施例） 第１図は本発明の一実施例における映像デジタル伝送
方式を適用した映像伝送システムの構成を示すもので、
図中１は送信装置を、また３はこの送信装置１に対し光
伝送路等の通信回線２を介して接続される受信装置を示
している。(Embodiment) FIG. 1 shows a configuration of a video transmission system to which a video digital transmission system according to an embodiment of the present invention is applied.
In the figure, reference numeral 1 denotes a transmitting device, and 3 denotes a receiving device connected to the transmitting device 1 via a communication line 2 such as an optical transmission line.
送信装置１は、アナログ・デジタル変換器（A/D）11
と、映像信号ＶINの色副搬送波周波数fSCの４倍の映像
クロック周波数4fSCを発生する映像クロック発生器12と
を備えている。そして、図示しない例えば撮像装置や映
像再生装置から出力された映像信号ＶINを先ず上記A/D1
1で上記映像クロック4fSCに従ってデジタル化してい
る。また送信装置１は、バッファメモリ13と、デジタル
通信回線２の伝送速度に同期した伝送クロックf1を発生
する伝送クロック発生器14とを備えている。バッファメ
モリ13は、上記A/D11から出力されたデジタル映像信号
を上記映像クロック4fSCに同期して書込んだ後、上記伝
送クロックf1に同期して読出すもので、これによりデジ
タル映像信号の非同期変換を行なっている。またバッフ
ァメモリ13はスタッフビット挿入部を有しており、これ
により上記非同期変換したデジタル映像信号に上記映像
クロック4fSCと伝送クロックf1との位相差に相当するス
タッフビットを付加している。さらに送信装置１は、上
記伝送クロックf1に基づいてフレーム信号を発生するフ
レーム発生部15と、多重化部（MUX）16とを備えてい
る。この多重化部16は、上記バッファメモリ13から出力
されたスタッフビット付加後のデジタル映像信号と、同
じくバッファメモリ13から出力されるスタッフビットの
付加の有無を表わす情報と、別途デジタル化された映像
音声信号ＤINとを、上記フレーム信号に従って時分割多
重するもので、この多重化映像情報をデジタル通信回線
２へ送出している。The transmitting device 1 includes an analog / digital converter (A / D) 11
And a video clock generator 12 for generating a video clock frequency 4f SC four times the color subcarrier frequency f SC of the video signal VIN. Then, a video signal VIN output from, for example, an imaging device or a video playback device (not shown) is
In step 1, digitization is performed in accordance with the video clock 4f SC . The transmitting device 1 includes a buffer memory 13, and a transmission clock generator 14 for generating a transmission clock f 1 in synchronism with the transmission rate of the digital communication line 2. Buffer memory 13, after writing the digital video signal outputted from the A / D11 in synchronism with the video clock 4f SC, in which read in synchronism with the transmission clock f 1, thereby the digital video signal Is performing asynchronous conversion. The buffer memory 13 has a stuff bit insertion portion, thereby added stuff bits corresponding to the phase difference between the digital video signal described above asynchronous conversion and the video clock 4f SC and the transmission clock f 1. Further transmitter 1 includes a frame generator 15 for generating a frame signal based on the transmission clock f 1, multiplexer and (MUX) 16. The multiplexing unit 16 includes a digital video signal to which stuff bits have been added, output from the buffer memory 13, information indicating whether or not stuff bits have been added, also output from the buffer memory 13, and a separately digitized video signal. The audio signal DIN is time-division multiplexed in accordance with the frame signal, and the multiplexed video information is transmitted to the digital communication line 2.
一方受信装置３は、デジタル通信回線２を介して上記
送信装置１から到来した多重化映像情報からフレームを
検出するフレーム検出部31と、分離部（DMUX）32とを備
えており、この分離部32により上記多重化映像情報をデ
ジタル映像信号と、スタッフビットの付加の有無を表わ
す情報と、デジタル化映像音声信号とに分離している。
また受信装置３は、スタッフビット除去用のアンドゲー
ト33と、バッファメモリ34と、映像クロック4fSCを発生
する映像クロック発生器35と、デジタル・アナログ変換
器（D/A）36とを備えている。このうちアンドゲート33
は、上記分離部32により分離されたスタッフビットの有
無を表わす情報が出力されている期間にゲート閉成状態
となり、この期間にフレーム検出部31から出力される伝
送クロックf1の通過を禁止するものである。バッファメ
モリ34は、上記分離部32から出力されたデジタル映像信
号を上記アンドゲート33から供給される伝送クロックf1
に同期して書込んだのち、上記映像クロック発生器35か
ら発生される映像クロックf1に同期して読出すもので、
これによりスタッフビットの除去と、デジタル映像信号
のフィールド同期化とを行なっている。またD/A36は、
上記バッファメモリ34から出力されたデジタル映像信号
を上記映像クロックf1に従ってアナログ信号に変換する
もので、この変換した再生映像信号ＶOUTを図示しない
例えばモニタ装置に供給している。尚、ＤOUTは上記分
離部32により分離されたデジタル映像音声信号である。On the other hand, the receiving device 3 includes a frame detecting unit 31 for detecting a frame from the multiplexed video information arriving from the transmitting device 1 via the digital communication line 2, and a separating unit (DMUX) 32. 32 separates the multiplexed video information into a digital video signal, information indicating whether a stuff bit is added, and a digitized video / audio signal.
The receiving device 3 includes an AND gate 33 for removing stuff bits, a buffer memory 34, a video clock generator 35 for generating a video clock 4f SC , and a digital / analog converter (D / A) 36. I have. Of which AND gate 33
Becomes a gate closed state during a period in which information indicating the presence or absence of a stuff bits separated by the separating portion 32 is outputted, prohibiting the passage of the transmission clock f 1 output from the frame detector 31 in the period Things. The buffer memory 34 converts the digital video signal output from the separation unit 32 into a transmission clock f 1 supplied from the AND gate 33.
After written in synchronism with, but reading in synchronism with the video clock f 1 generated from the video clock generator 35,
Thus, stuff bits are removed and digital video signals are field-synchronized. D / A36 is
The digital video signal outputted from the buffer memory 34 and converts the analog signal in accordance with said video clock f 1, and supplies this converted reproduced video signal not shown VOUT for example, a monitor device. DOUT is a digital video / audio signal separated by the separation unit 32.
このような構成であるから、図示しない撮像装置等か
ら出力された映像信号ＶINは、先ずA/D11でその色副搬
送波周波数の４倍の映像クロック4fSCによりデジタル化
され、しかるのちバッファメモリ13でデジタル通信回線
２の伝送速度に同期した信号に変換される。そして、多
重化部16でスタッフビットの付加の有無を表わす情報お
よびデジタル映像音声信号と時分割多重されたのち、多
重化映像情報としてデジタル通信回線２へ送出される。
すなわち、デジタル映像信号は最適なクロック周波数で
デジタル化された上、さらに汎用のデジタル通信回線２
の伝送速度で送出されることになる。With such a configuration, the video signal VIN output from an imaging device or the like (not shown) is first digitized by the A / D 11 by the video clock 4f SC whose frequency is four times the color subcarrier frequency. Is converted into a signal synchronized with the transmission speed of the digital communication line 2. Then, it is time-division multiplexed with the information indicating the presence or absence of the stuff bit and the digital video / audio signal by the multiplexing unit 16 and then transmitted to the digital communication line 2 as multiplexed video information.
That is, the digital video signal is digitized at an optimum clock frequency, and furthermore, a general-purpose digital communication line 2
Will be transmitted at the transmission speed.
これに対し受信装置３では、デジタル通信回線２を介
して上記送信装置１から多重化映像情報が到来すると、
この多重化映像情報は分離部32でデジタル映像信号と、
スタッフビットの付加の有無を表わす情報と、デジタル
映像音声信号とに分離される。そしてこのうちのデジタ
ル映像信号は、アンドゲート33を介して出力される再生
伝送クロックf1に同期してバッファメモリ34に書込まれ
る。このときアンドゲート33は、分離部32からスタッフ
ビット有りを表わす情報が出力されている期間にはゲー
ト閉成状態となり、これにより伝送クロックf1に通過を
禁止させる。このため、デジタル映像信号は上記期間に
はバッファメモリ34への書込みが禁止され、これにより
スタッフビットが除去される。On the other hand, in the receiving device 3, when multiplexed video information arrives from the transmitting device 1 via the digital communication line 2,
This multiplexed video information is converted into a digital video signal by the separation unit 32,
It is separated into information indicating whether a stuff bit is added or not and a digital video / audio signal. The digital video signal of which is written into the buffer memory 34 in synchronism with the reproduced transmission clock f 1 output through the AND gate 33. In this case the AND gate 33 becomes a gate closed state during a period in which information from the separation unit 32 represent there stuff bits are output, thereby to prohibit the passage to the transmission clock f 1. For this reason, the writing of the digital video signal to the buffer memory 34 is prohibited during the above period, and the stuff bit is thereby removed.
一方、そうしてバッファメモリ34に書込まれたデジタ
ル映像信号は、映像クロック発生器35から発生される映
像クロック4fSCに同期して読み出される。すなわち、こ
れによりデジタル映像信号の伝送クロック周波数から映
像クロック周波数への変換とともに、フィールド同期化
が行なわれる。例えば、書き込みクロックと読み出しク
ロックの各カウント値をもとに検出されるフィールド位
相差、つまりバッファメモリへデジタル映像信号の任意
のフィールドを書き込み、この書き込まれたフィールド
を並行して読み出す際の、書き込みアドレスと読み出し
アドレスとの差が一定量以上接近した場合には、１フィ
ールド前のデジタル映像信号を繰返し出力し、逆に一定
量以上離れた場合には、デジタル映像信号を１フィール
ド分飛越して出力する。そうしてバッファメモリ34から
出力されたデジタル映像信号は、D/A36で上記映像クロ
ック4fSCによりアナログ信号に変換され、再生映像信号
ＶOUTとして出力される。On the other hand, the digital video signal written in the buffer memory 34 is read out in synchronization with the video clock 4f SC generated from the video clock generator 35. That is, thereby, the digital video signal is converted from the transmission clock frequency to the video clock frequency, and the field synchronization is performed. For example, a field phase difference detected based on each count value of a write clock and a read clock, that is, an arbitrary field of a digital video signal is written to a buffer memory, and a write when reading the written field in parallel is performed. When the difference between the address and the read address approaches by a certain amount or more, the digital video signal one field before is repeatedly output, and when the difference is more than a certain amount, the digital video signal is skipped by one field. Output. The digital video signal output from the buffer memory 34 is converted into an analog signal by the video clock 4f SC at the D / A 36, and is output as a reproduced video signal VOUT.
このように本実施例であれば、送信装置１で、映像信
号を映像クロック4fSCでデジタル化したのちバッファメ
モリ13により伝送クロックf1に変換するとともにスタッ
フビットを付加してデジタル通信回線２へ送出し、かつ
受信装置３において、受信デジタル映像信号からスタッ
フビットを除去したのち、バッファメモリ34で伝送クロ
ックから映像クロックへの変換およびフィールド同期化
をそれぞれ行ない、しかるのちD/A36でアナログ信号に
戻して出力するようにしたので、映像信号を最適なクロ
ック周波数によりデジタル化し、しかも汎用のデジタル
通信回線２の伝送速度で伝送することができる。したが
って、映像信号の品質劣化を生じることなく汎用の安価
なシステムを用いて映像デジタル伝送を行なうことがで
きる。また受信装置３に映像クロック発生器35を設け
て、これより発生される映像クロックによりクロック周
波数の変換およびD/Aを行なっているので、伝送路のジ
ッタの影響をなくして高品質の再生映像信号を得ること
ができる。さらに本実施例であれば、受信装置３におい
てデジタル映像信号のクロック周波数の変換とフィール
ド同期化とを１個のバッファメモリ34により行なったの
で、回路構成を簡単化することができる。If this way an embodiment, the transmitting apparatus 1, the digital communication line 2 by adding a stuff bit and converts the buffer memory 13 After digitizing the video signal by the video clock 4f SC to the transmission clock f 1 After transmitting and removing the stuff bit from the received digital video signal in the receiving device 3, conversion from the transmission clock to the video clock and field synchronization are performed in the buffer memory 34, and then the analog signal is converted into the analog signal in the D / A 36. Since the video signal is returned and output, the video signal can be digitized at the optimum clock frequency and transmitted at the transmission speed of the general-purpose digital communication line 2. Therefore, video digital transmission can be performed using a general-purpose and inexpensive system without deteriorating the quality of the video signal. Further, since the receiving apparatus 3 is provided with the video clock generator 35, and the clock frequency conversion and D / A are performed by the video clock generated from the video clock generator 35, the effect of the jitter on the transmission line is eliminated, and the high quality reproduced video is eliminated. A signal can be obtained. Further, according to the present embodiment, the conversion of the clock frequency of the digital video signal and the field synchronization are performed by the single buffer memory 34 in the receiving device 3, so that the circuit configuration can be simplified.
尚、本発明は上記実施例に限定されるものではなく、
例えば映像クロック周波数や伝送クロック周波数の値、
送信側および受信側のクロック周波数変換手段の構成、
スタッフビットを付加および除去する回路の構成等につ
いては、本発明の要旨を逸脱しない範囲で種々変形して
実施できる。The present invention is not limited to the above embodiment,
For example, the value of video clock frequency or transmission clock frequency,
Configuration of clock frequency conversion means on the transmission side and reception side,
The configuration and the like of the circuit for adding and removing stuff bits can be variously modified and implemented without departing from the gist of the present invention.
［発明の効果］ 以上詳述したように本発明によれば、送信側におい
て、映像信号をその信号周波数に同期した所定映像クロ
ック周波数でデジタル化し、かつこのデジタル映像信号
の映像クロック周波数をデジタル通信回線の伝送速度に
同期した伝送クロック周波数に変換するとともに、この
変換後のデジタル映像信号に上記映像クロックと伝送ク
ロックとの位相差を零に近付けるためのスタッフビット
を付加し、さらにこのスタッフビットが付加されたデジ
タル映像信号に上記スタッフビットの付加状態を表わす
スタッフビット付加情報を多重化してデジタル通信回線
へ送出するようにし、一方受信側において、上記デジタ
ル通信回線を介して送信側から到来した多重化デジタル
映像信号からスタッフビット付加情報を分離して、この
スタッフビット付加情報に従ってデジタル映像信号中の
スタッフビットを除去するとともに、送信側から到来し
た多重化デジタル映像信号とは独立して映像クロックを
発生し、スタッフビット除去後のデジタル映像信号を多
重化デジタル映像信号から再生した伝送クロックに同期
してバッファメモリに書き込むと共に、この書き込んだ
デジタル映像信号を上記映像クロックに同期してバッフ
ァメモリから読み出すことで、上記デジタル映像信号の
クロック周波数を伝送クロック周波数から映像クロック
周波数に変換するようにし、かつ上記バッファメモリに
おけるデジタル映像信号の書き込み及び読み出し動作中
に、１フィールド上の書き込み位置とその読み出し位置
との位相差を検出し、この位相差が一定量以上接近した
場合には１フィールド前のデジタル映像信号を繰り返し
読み出し、一方位相差が一定量以上離れた場合にはデジ
タル映像信号を１フィールド分飛び越して読み出すよう
に制御するようにし、さらに上記バッファメモリから読
み出されたデジタル映像信号を、上記独立して発生した
映像クロックによりアナログ映像信号に変換し、これに
より映像信号を再生するようにしたことによって、映像
信号の品質劣化を生じることなく汎用のデジタル通信回
線を使用でき、かつ通信回線のジッタの影響を無くして
映像信号の品質向上を図り得る映像デジタル伝送方式と
その受信装置を提供することができる。[Effects of the Invention] As described above in detail, according to the present invention, on the transmission side, a video signal is digitized at a predetermined video clock frequency synchronized with the signal frequency, and the video clock frequency of the digital video signal is digitally communicated. In addition to converting to a transmission clock frequency synchronized with the transmission speed of the line, a stuff bit for making the phase difference between the video clock and the transmission clock close to zero is added to the converted digital video signal. The stuff bit additional information indicating the stuff bit addition state is multiplexed with the added digital video signal and transmitted to the digital communication line. On the other hand, on the receiving side, the multiplex signal received from the transmitting side via the digital communication line is transmitted. The stuff bit additional information is separated from the digitized digital video signal, In addition to removing stuff bits in the digital video signal according to the additional bit information, a video clock is generated independently of the multiplexed digital video signal arriving from the transmitting side, and the digital video signal after the stuff bit removal is multiplexed into a multiplexed digital video signal. By writing the digital video signal into the buffer memory in synchronization with the transmission clock reproduced from the signal and reading out the written digital video signal from the buffer memory in synchronization with the video clock, the clock frequency of the digital video signal is changed from the transmission clock frequency to the video clock. A clock frequency is converted, and a phase difference between a write position on one field and a read position on one field is detected during the writing and reading operations of the digital video signal in the buffer memory. One field before The digital video signal is repeatedly read, and if the phase difference is separated by a certain amount or more, the digital video signal is controlled so as to be skipped by one field and read out. Further, the digital video signal read out from the buffer memory is By converting the independently generated video clock into an analog video signal and thereby reproducing the video signal, a general-purpose digital communication line can be used without deteriorating the quality of the video signal, and the communication line It is possible to provide a video digital transmission system capable of improving the quality of a video signal by eliminating the influence of the jitter of the video signal and a receiver thereof.
第１図は本発明の一実施例における映像デジタル伝送方
式を適用した映像デジタル伝送システムの構成を示す回
路ブロック図である。 １……送信装置、２……デジタル通信回線、３……受信
装置、11……アナログ・デジタル変換器（A/D）、12,35
……映像クロック発生器、13,34……バッファメモリ、1
4……伝送クロック発生器、15……フレーム発生部、16
……多重化部（MUX）、31……フレーム検出部、32……
分離部（DMUX）、33……アンドゲート、36……デジタル
・アナログ変換器（D/A）。FIG. 1 is a circuit block diagram showing a configuration of a video digital transmission system to which a video digital transmission system according to an embodiment of the present invention is applied. 1 ... transmitting device, 2 ... digital communication line, 3 ... receiving device, 11 ... analog-to-digital converter (A / D), 12, 35
…… Video clock generator, 13,34 …… Buffer memory, 1
4 ... Transmission clock generator, 15 ... Frame generator, 16
...... Multiplexer (MUX), 31 ... Frame detector, 32 ...
Separator (DMUX), 33 ... AND gate, 36 ... Digital / analog converter (D / A).
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04N 7/00 - 7/088 H04N 7/10 H04J 3/07──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) H04N 7/00-7/088 H04N 7/10 H04J 3/07
Claims (2)
の通信回線を介して伝送する映像デジタル伝送方式にお
いて、 送信側に、 前記映像信号をその信号周波数に同期した所定の映像ク
ロック周波数でデジタル化するアナログ・デジタル変換
手段と、 このアナログ・デジタル変換手段から出力されたデジタ
ル映像信号の映像クロック周波数を前記デジタル通信回
線の伝送速度に同期した伝送クロック周波数に変換する
とともに、この変換後のデジタル映像信号に前記映像ク
ロックと伝送クロックとの位相差を零に近づけるための
スタッフビットを付加する送信クロック周波数変換手段
と、 この送信クロック周波数変換手段から出力されたデジタ
ル映像信号に前記スタッフビットの付加状態を表すスタ
ッフビット付加情報を多重化して前記デジタル通信回線
へ送出する多重手段とを備え、 受信側に、 前記デジタル通信回線を介して送信側から到来した多重
化デジタル映像信号からスタッフビット付加情報を分離
する分離手段と、 前記送信側から到来した多重化デジタル映像信号とは独
立して映像クロックを発生する映像クロック発生手段
と、 前記分離手段によりスタッフビット付加情報が分離され
たのちのデジタル映像信号から前記スタッフビット付加
情報に応じてスタッフビットを除去するスタッフビット
除去手段と、 このスタッフビット除去手段によるスタッフビット除去
後のデジタル映像信号を前記多重化デジタル映像信号か
ら再生した伝送クロックに同期してバッファメモリに書
き込むと共に、この書き込んだデジタル映像信号を前記
映像クロック発生手段から発生された映像クロックに同
期してバッファメモリから読み出すことで、前記デジタ
ル映像信号のクロック周波数を伝送クロック周波数から
映像クロック周波数に変換する受信クロック周波数変換
手段と、 前記バッファメモリにおけるデジタル映像信号の書き込
み及び読み出し動作中に１フィールド上の書き込み位置
とその読み出し位置との位相差を検出し、この位相差が
一定量以上接近した場合には１フィールド前のデジタル
映像信号を繰り返し読み出し、一方位相差が一定量以上
離れた場合にはデジタル映像信号を１フィールド分飛び
越して読み出すように制御するフィールド同期化手段
と、 前記バッファメモリから読み出されたデジタル映像信号
を、前記映像クロック発生手段から発生される映像クロ
ックによりアナログ映像信号に変換するデジタル・アナ
ログ変換手段とを備えたことを特徴とする映像デジタル
伝送方式。1. A video digital transmission system for digitizing a video signal and transmitting the digitized video signal via a communication line having a predetermined transmission rate, the transmission side transmits the video signal at a predetermined video clock frequency synchronized with the signal frequency. Analog-to-digital conversion means for converting a digital video signal output from the analog-to-digital conversion means into a transmission clock frequency synchronized with the transmission speed of the digital communication line; Transmission clock frequency conversion means for adding a stuff bit for making the phase difference between the video clock and the transmission clock close to zero to the video signal; and adding the stuff bit to the digital video signal output from the transmission clock frequency conversion means. The stuff bit additional information indicating the status is multiplexed to Multiplexing means for transmitting the stuff bit additional information from the multiplexed digital video signal arriving from the transmission side via the digital communication line; and A video clock generating means for generating a video clock independently of the multiplexed digital video signal; and a stuff bit according to the stuff bit additional information from the digital video signal after the stuff bit additional information is separated by the separating means. Means for removing the stuff bit by the stuff bit removing means and writing the digital video signal into the buffer memory in synchronization with the transmission clock reproduced from the multiplexed digital video signal, and A signal is generated from the video clock generating means. Receiving clock frequency conversion means for converting the clock frequency of the digital video signal from the transmission clock frequency to the video clock frequency by reading from the buffer memory in synchronization with the received video clock, and writing and reading the digital video signal in the buffer memory During operation, a phase difference between a write position on one field and a read position thereof is detected, and when the phase difference approaches by a certain amount or more, the digital video signal of one field before is repeatedly read, while the phase difference is a certain amount. A field synchronization means for controlling the digital video signal so as to skip one field when it is separated, and a video clock generated by the video clock generation means for transmitting the digital video signal read from the buffer memory To analog video signal Digital video transmission system, characterized in that a digital-to-analog conversion means.
同期した所定の映像クロック周波数でデジタル化したの
ち、このデジタル映像信号の映像クロック周波数をデジ
タル通信回線の伝送速度に同期した伝送クロック周波数
に速度変換し、さらにこの速度変換後のデジタル映像信
号に、前記映像クロックと伝送クロックとの位相差を零
に近づけるためのスタッフビットおよびこのスタッフビ
ットの付加状態を表すスタッフビット付加情報を多重化
し、この多重化デジタル映像信号をデジタル通信回線を
介して受信装置へ伝送するシステムで使用される前記受
信装置において、 前記デジタル通信回線を介して送信装置から到来した多
重化デジタル映像信号からスタッフビット付加情報を分
離する分離手段と、 前記送信装置から到来した多重化デジタル映像信号とは
独立して受信映像クロックを発生する映像クロック発生
手段と、 前記分離手段によりスタッフビット付加情報が分離され
たのちのデジタル映像信号から前記スタッフビット付加
情報に応じてスタッフビットを除去するスタッフビット
除去手段と、 このスタッフビット除去手段によるスタッフビット除去
後のデジタル映像信号を前記多重化デジタル映像信号か
ら再生した伝送クロックに同期してバッファメモリに書
き込むと共に、この書き込んだデジタル映像信号を前記
映像クロック発生手段から発生された映像クロック周波
数に同期してバッファメモリから読み出すことで、前記
デジタル映像信号のクロック周波数を伝送クロック周波
数から映像クロック周波数に変換する受信クロック周波
数変換手段と、 前記バッファメモリにおけるデジタル映像信号の書き込
み及び読み出し動作中に、１フィールド上の書き込み位
置とその読み出し位置との位相差を検出し、この位相差
が一定量以上接近した場合には１フィールド前のデジタ
ル映像信号を繰り返し読み出し、一方位相差が一定量以
上離れた場合にはデジタル映像信号を１フィールド分飛
び越して読み出すように制御するフィールド同期化手段
と、 前記バッファメモリから読み出されたデジタル映像信号
を、前記映像クロック発生手段から発生される映像クロ
ックによりアナログ映像信号に変換するデジタル・アナ
ログ変換手段とを備えたことを特徴とする受信装置。2. A transmitting apparatus, wherein a video signal is digitized at a predetermined video clock frequency synchronized with the signal frequency, and the video clock frequency of the digital video signal is converted into a transmission clock frequency synchronized with a transmission speed of a digital communication line. The stuff bit for bringing the phase difference between the video clock and the transmission clock close to zero and stuff bit additional information indicating the additional state of the stuff bit are multiplexed with the digital video signal after the speed conversion. The receiving apparatus used in a system for transmitting the multiplexed digital video signal to a receiving apparatus via a digital communication line, wherein a stuff bit is added from the multiplexed digital video signal arriving from the transmitting apparatus via the digital communication line. Demultiplexing means for demultiplexing information; and multiplexing coming from the transmitting device. A video clock generating means for generating a received video clock independently of the digital video signal; and removing a stuff bit from the digital video signal after the stuff bit additional information is separated by the separating means in accordance with the stuff bit additional information. A stuff bit removing means for writing the digital video signal after the stuff bit removal by the stuff bit removing means into a buffer memory in synchronization with a transmission clock reproduced from the multiplexed digital video signal, and A reception clock frequency conversion unit that converts a clock frequency of the digital video signal from a transmission clock frequency to a video clock frequency by reading from a buffer memory in synchronization with a video clock frequency generated by the video clock generation unit; During the writing and reading operation of the digital video signal in the memory, the phase difference between the writing position on one field and the reading position is detected, and when this phase difference approaches by a certain amount or more, the digital video signal of the previous field is detected. Field synchronization means for controlling so that the digital video signal is skipped by one field when the phase difference is separated by a certain amount or more, and the digital video signal read from the buffer memory, A digital-to-analog converter for converting an analog video signal into an analog video signal by a video clock generated from the video clock generator.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63095010A JP2851045B2 (en) | 1988-04-18 | 1988-04-18 | Video digital transmission system and its receiving device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63095010A JP2851045B2 (en) | 1988-04-18 | 1988-04-18 | Video digital transmission system and its receiving device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01265794A JPH01265794A (en) | 1989-10-23 |
| JP2851045B2 true JP2851045B2 (en) | 1999-01-27 |
Family
ID=14125977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63095010A Expired - Fee Related JP2851045B2 (en) | 1988-04-18 | 1988-04-18 | Video digital transmission system and its receiving device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2851045B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3372994B2 (en) | 1993-06-11 | 2003-02-04 | 富士写真フイルム株式会社 | Processing method of silver halide color photographic light-sensitive material |
| US5903324A (en) * | 1994-06-30 | 1999-05-11 | Thomson Multimedia S.A. | Transport processor interface for a digital television system |
| US6081650A (en) * | 1994-06-30 | 2000-06-27 | Thomson Licensing S.A. | Transport processor interface and video recorder/playback apparatus in a field structured datastream suitable for conveying television information |
| GB9413169D0 (en) * | 1994-06-30 | 1994-08-24 | Thomson Consumer Electronics | Modulator data frame interfacing |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4544950A (en) * | 1984-01-03 | 1985-10-01 | At&T Bell Laboratories | Technique for the transmission of video and audio signals over a digital transmission system |
| JPS6276339A (en) * | 1985-09-28 | 1987-04-08 | Toshiba Corp | Local area network having line exchange function |
-
1988
- 1988-04-18 JP JP63095010A patent/JP2851045B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01265794A (en) | 1989-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100322979B1 (en) | Serial transmission method of multiplexed signal, serial transmission device of multiplexed signal, receiver and transmitter and receiver | |
| GB2210231A (en) | Synchroniser for television audio and video signals | |
| US4731646A (en) | Moving-image coder with self-identification of the stuffing characters | |
| JP2851045B2 (en) | Video digital transmission system and its receiving device | |
| US5408474A (en) | Apparatus for multiplexing digital video and a digital sub-signal and method thereof | |
| JP2848608B2 (en) | Video digital transmission system | |
| JP3010573B2 (en) | Video / audio signal multiplex transmission device, reception device, and transmission device | |
| JP2558730B2 (en) | Video transmission system | |
| JP2509590B2 (en) | Data transmission device | |
| JPH0738860A (en) | Transmission equipment and reception equipment for digital video signal | |
| JP3497676B2 (en) | AV combine receiver | |
| JP3229992B2 (en) | Audio mute method in image coding device | |
| JP2605435B2 (en) | PCM transmission device, PCM reception device, digital audio interface format data transmission device, and digital audio interface format data reception device | |
| KR100251451B1 (en) | Converter for i/o rate and format | |
| JP2812009B2 (en) | Digital audio transmission system | |
| JP3186556B2 (en) | Video signal multiplex transmission equipment | |
| JP2550053B2 (en) | Subcarrier signal regeneration circuit | |
| JP3459145B2 (en) | Digital signal recording / reproducing device | |
| JPH05145591A (en) | Transmission system for high speed data | |
| JP2871904B2 (en) | Octet multiplexer | |
| JP2959105B2 (en) | Audio signal digitizer | |
| JPH09298719A (en) | Method and device for multiplexing plural digital signals | |
| JP3087858B2 (en) | Video signal recording and playback device | |
| JPH01130686A (en) | Method and receiver for time information transmission | |
| JPH02123565A (en) | Recording and reproducing device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |