JP2846759B2 - Multilayer printed wiring board - Google Patents

Multilayer printed wiring board

Info

Publication number
JP2846759B2
JP2846759B2 JP4019227A JP1922792A JP2846759B2 JP 2846759 B2 JP2846759 B2 JP 2846759B2 JP 4019227 A JP4019227 A JP 4019227A JP 1922792 A JP1922792 A JP 1922792A JP 2846759 B2 JP2846759 B2 JP 2846759B2
Authority
JP
Japan
Prior art keywords
layer
power supply
information
clearance
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4019227A
Other languages
Japanese (ja)
Other versions
JPH05218657A (en
Inventor
健二 越智
登 大谷
武義 白川
秀之 棚橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4019227A priority Critical patent/JP2846759B2/en
Publication of JPH05218657A publication Critical patent/JPH05218657A/en
Application granted granted Critical
Publication of JP2846759B2 publication Critical patent/JP2846759B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、複数の内層を有してい
ると共に、複数の内層として電源層およびアース層を有
している多層プリント配線板、この多層プリント配線板
の製造情報を作成する製造情報作成装置、およびこの多
層プリント配線板の配線パターンを切断する配線パター
ンの切断方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer printed wiring board having a plurality of inner layers and a power supply layer and a ground layer as a plurality of inner layers, and to produce manufacturing information of the multilayer printed wiring board. The present invention relates to a manufacturing information creating apparatus and a wiring pattern cutting method for cutting a wiring pattern of the multilayer printed wiring board.

【0002】[0002]

【従来の技術】従来、製造後の多層プリント配線板に論
理変更等が発生し配線パターンを切断する必要が発生し
た場合、外層パターンカットまたは内層パターンカット
の何れかの方法で切断が行われている。
2. Description of the Related Art Conventionally, when a logical change or the like occurs in a multilayer printed wiring board after being manufactured and it becomes necessary to cut a wiring pattern, the cutting is performed by either an outer layer pattern cutting or an inner layer pattern cutting. I have.

【0003】外層パターンカットでは、切断対象パター
ンが外層に引き出されている個所を探し、その部分をカ
ッター等の切断治具で削ることにより、目的のパターン
を切断している。また、内層パターンカットでは、切断
対象パターンが外層に引き出されている個所がなく、内
層に配線されたパターンを切断しなければならない場
合、切断対象のパターンと接続する貫通バイアホールを
捜し、ドリル等の孔開け治具による貫通穴あけによりバ
イアホールの電気的接続を切断することによりパターン
切断を行なっている(以下、この方法をバイアホール破
壊と呼ぶ)。このとき、図8および図9に示すように、
パターン切断に利用可能な貫通バイアホールが見つから
ない場合は、ドリル等の穴開け治具によりプリント配線
板を外層14aから順に削り、目的のパターン17を切
断している(以下、この切断方法を座ぐりと呼ぶ)。な
お、配線切断方法に関するものとしては、特開平1−3
2696号公報、特開昭62−293380号公報およ
び特開昭62−247464号公報が挙げられる。
In the outer layer pattern cutting, a target pattern is cut by searching for a portion where the pattern to be cut is drawn out to the outer layer, and shaving the portion with a cutting jig such as a cutter. Also, in the inner layer pattern cut, when there is no place where the pattern to be cut is drawn out to the outer layer and the pattern wired in the inner layer must be cut, a through via hole connected to the pattern to be cut is searched for, drill etc. The pattern cutting is performed by cutting the electrical connection of the via hole by making a through hole with a hole making jig (hereinafter, this method is referred to as via hole destruction). At this time, as shown in FIGS. 8 and 9,
If a through via hole that can be used for pattern cutting is not found, the printed wiring board is cut in order from the outer layer 14a with a drilling jig such as a drill to cut the target pattern 17 (hereinafter, this cutting method will be referred to as a cutting method). Call it boring). In addition, as for the method of cutting the wiring, refer to
2696, JP-A-62-293380 and JP-A-62-247664.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、このよ
うな従来技術では、内層パターンカットを行う場合で、
バイアホール破壊可能な貫通バイアホールが無く、かつ
外層14aと切断対象パターン17のある層の間に電源
層15またはアース層16が有るとき、電源層15また
はアース層16をドリル等で切削したときの導電材の切
屑がドリルによる貫通孔内に拡散して、ショートする場
合があり、焼損事故を起こすことがあるという問題点が
ある。
However, in such a conventional technique, when the inner layer pattern is cut,
When the power supply layer 15 or the earth layer 16 is cut between the outer layer 14a and the layer having the pattern 17 to be cut by a drill or the like when there is no penetrating via hole capable of breaking the via hole and the outer layer 14a and the layer having the pattern 17 to be cut. However, there is a problem that chips of the conductive material may be diffused into the through-hole formed by the drill, causing a short circuit and causing a burnout accident.

【0005】本発明は、このような従来の問題点に着目
してなされたもので、内層の配線パターンを切断する際
に、貫通バイアホールが無いときでも、電源層またはア
ース層を形成する導電材の切削によるショート発生がな
く、焼損事故の起こらない多層プリント配線板、この多
層プリント配線板の製造情報を作成する製造情報作成装
置、およびこの多層プリント配線板の配線パターンを切
断する配線パターンの切断方法を提供することを目的と
する。
The present invention has been made in view of such a conventional problem. When cutting an inner wiring pattern, a conductive layer for forming a power supply layer or an earth layer even when there is no through via hole. A multilayer printed wiring board that does not cause a short circuit due to cutting of a material and does not cause a burnout accident, a manufacturing information creating device that creates manufacturing information of the multilayer printed wiring board, and a wiring pattern that cuts a wiring pattern of the multilayer printed wiring board. It is intended to provide a cutting method.

【0006】[0006]

【課題を解決するための手段】前記目的を達成するため
の多層プリント配線板は、電源層とアース層とのうち、
少なくとも一方の層の非貫通バイアホールの延長線上の
部分に、導電材が設けられておらず、かつ該非貫通バイ
アホールの径よりも径の大きいクリアランスランドを有
していることを特徴とするものである。
To achieve the above object, a multilayer printed wiring board comprises a power supply layer and an earth layer.
A conductive material is not provided in a portion of at least one layer on an extension of the non-penetrating via hole, and a clearance land having a diameter larger than the diameter of the non-penetrating via hole is provided. It is.

【0007】前記目的を達成するための他の多層プリン
ト配線板は、電源層とアース層とのうち、少なくとも一
方の層で、内層に形成されている配線パターンの所定位
置から層厚さ方向に向う仮想線上に有する部分に、導電
材が設けられておらず、かつ該配線パターンの幅よりも
大きい径のクリアランスランドを有し、前記クリアラン
スランドの中心から厚さ方向に向う仮想線上で、外部か
ら見える位置に、該クリアランスランドの中心位置を示
す印が形成されていることを特徴とするものである。
Another multi-layer printed wiring board for achieving the above object is a power supply layer and an earth layer, at least one of which is arranged in a layer thickness direction from a predetermined position of a wiring pattern formed in an inner layer. A conductive land is not provided in a portion having the imaginary line on the opposite side , and a clearance land having a diameter larger than the width of the wiring pattern is provided ;
On an imaginary line extending in the thickness direction from the center of the strand,
The center position of the clearance land
It is characterized in that a stamp is formed .

【0008】ここで、前記クリアランスランドは、前記
電源層と前記アース層との両方に有していることが好ま
しい
Here, it is preferable that the clearance land is provided in both the power supply layer and the ground layer .

【0009】[0009]

【作用】切断対象パターンが外層に引き出されている個
所がなく、内層に配線されたパターンを切断しなければ
ならない場合、配線パターン切断を行う作業者は、配線
パターン切断用のクリアランスランドの位置を穴開けす
る。この際、クリアランスランドの中心から層厚さ方向
に向う仮想線上で、外部から見える位置に、クリアラン
スランドの中心位置を示す印が多層プリント配線板に形
成されている場合は、この印の位置を層厚さ方向に向か
って穴開けする。
[Function] If there is no place where the pattern to be cut is pulled out to the outer layer and the pattern wired in the inner layer must be cut, the worker who cuts the wiring pattern needs to set the position of the clearance land for cutting the wiring pattern. Make a hole. At this time, if a mark indicating the center position of the clearance land is formed on the multilayer printed wiring board at a position visible from the outside on an imaginary line extending in the layer thickness direction from the center of the clearance land, the position of this mark is set. Drill holes in the layer thickness direction.

【0010】穴開けは、電源層とアース層とのうち、一
方にしかクリアランスランドが形成されていないときに
は、他方の層に穴が開かないように穴開けを行う。ま
た、電源層およびアース層の両方にクリアランスランド
が形成されているときには、他方の層に穴が開かないよ
うに注意する等の配慮すること無く、穴開けを行う。す
なわち、両方の層にクリアランスランドが形成されてい
るときには、層厚さ方向における、ドリル等の穴開け治
具の位置を配慮すること無く、穴開けを行うことができ
る。したがって、この場合には、クリアランスランドの
該当位置に穴開け作業が容易な貫通孔を形成してしまっ
てよい。
When a clearance land is formed on only one of the power supply layer and the earth layer, the hole is formed so that the hole is not formed on the other layer. Further, when clearance lands are formed on both the power supply layer and the earth layer, the holes are formed without taking care not to make holes in the other layer. That is, when clearance lands are formed in both layers, drilling can be performed without considering the position of a drilling jig such as a drill in the layer thickness direction. Therefore, in this case, a through-hole may be formed at a corresponding position of the clearance land so as to facilitate drilling.

【0011】クリアランスランドは、内層の切断対象パ
ターンの所定位置から層厚さ方向に向う仮想線上に有す
る部分に形成されているため、以上のような穴開けを実
施しても、電源層やアース層を形成する導電材が切屑と
なることはない。このため、内層の配線パターンを切断
する際に、貫通バイアホールが無いときでも、電源層ま
たはアース層を形成する導電材の切削によるショート発
生を防ぐことができる。
Since the clearance lands are formed on the imaginary line extending in the thickness direction from the predetermined position of the pattern to be cut in the inner layer, the power supply layer and the ground can be formed even if the above-described perforation is performed. The conductive material forming the layer does not become chips. Therefore, even when there is no through via hole when cutting the wiring pattern of the inner layer, it is possible to prevent the occurrence of a short circuit due to the cutting of the conductive material forming the power supply layer or the ground layer.

【0012】[0012]

【実施例】以下、本発明に係る実施例について図1から
図7を用いて説明する。まず、図6および図7を用い
て、本発明に係る一実施例の多層プリント配線板の電源
層・アース層の製造情報作成装置について説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment according to the present invention will be described below with reference to FIGS. First, a manufacturing information creation device for a power supply layer and an earth layer of a multilayer printed wiring board according to an embodiment of the present invention will be described with reference to FIGS.

【0013】本実施例の製造情報作成装置は、図6に示
すように、電源層・アース層の製造情報作成のための基
本情報を入力する入力装置1と、入力された基本情報等
を記憶する記憶装置4と、入力された基本情報に基づき
製造情報を作成する演算装置2と、作成された製造情報
を出力する出力装置3とを有して構成されている。な
お、基本情報を入力する入力装置1は、キーボードであ
っても良いが、ここでは、基本情報が記憶されているフ
ロッピーディスク装置等の外部記憶装置であるとする。
As shown in FIG. 6, the manufacturing information creating apparatus of this embodiment stores an input device 1 for inputting basic information for creating manufacturing information of a power supply layer and an earth layer, and stores the input basic information and the like. The storage device 4 includes a computing device 2 that creates manufacturing information based on the input basic information, and an output device 3 that outputs the created manufacturing information. The input device 1 for inputting the basic information may be a keyboard, but here, it is assumed that the input device 1 is an external storage device such as a floppy disk device in which the basic information is stored.

【0014】ここで、演算装置2および記憶装置4で構
成される情報作成装置本体5の機能構成について、図7
に基づき説明する。情報作成装置本体5は、非貫通バイ
アホール位置情報101を取得する非貫通バイアホール
位置情報入力部102と、この情報を記憶する非貫通バ
イアホール位置情報蓄積部103と、電源層・アース層
領域情報104を取得する電源・アース領域情報入力部
105と、この情報を記憶する電源層・アース領域情報
蓄積部106と、内層パターン位置情報107を取得す
る内層パターン位置情報入力部108と、この情報を記
憶する内層パターン位置情報蓄積部109と、非貫通バ
イアホール位置情報101と電源層・アース層領域情報
104とにより、電源層および/またはアース層に形成
するクリアランスランドの位置を決定する第1の決定部
110と、電源層・アース層領域情報104と内層パタ
ーン位置情報107とにより、電源層および/またはア
ース層に形成するクリアランスランドの位置を決定する
第2の決定部111と、決定されたクリアランスランド
の情報に基づき電源・アース層製造情報を作成し、これ
を出力装置3に出力する電源層・アース層製造情報出力
部112とを有している。
FIG. 7 shows a functional configuration of the information creating apparatus main body 5 composed of the arithmetic unit 2 and the storage unit 4.
It will be described based on. The information generating apparatus main body 5 includes a non-penetrating via-hole position information input unit 102 for acquiring the non-penetrating via-hole position information 101, a non-penetrating via-hole position information storage unit 103 for storing this information, a power supply layer / earth layer area. A power / ground region information input unit 105 for acquiring information 104; a power layer / ground region information storage unit 106 for storing this information; an inner layer pattern position information input unit 108 for acquiring inner layer position information 107; The position of the clearance land to be formed on the power supply layer and / or the earth layer is determined based on the inner layer pattern position information storage unit 109 storing the position information, the non-penetrating via hole position information 101, and the power supply layer / earth layer area information 104. , The power layer / earth layer region information 104 and the inner layer pattern position information 107 And / or a second determining unit 111 that determines the position of the clearance land to be formed on the ground layer, and creates power / ground layer manufacturing information based on the determined clearance land information, and outputs this to the output device 3. A power supply layer / earth layer manufacturing information output unit 112;

【0015】次に、プリント配線板の電源層・アース層
製造情報の作成について説明する。まず、外部記憶装置
である入力装置1から、基本情報である非貫通バイアホ
ール位置情報101、電源層・アース領域情報104お
よび内層パターン位置情報107を呼び出し、これを情
報作成装置本体5に入力する。
Next, creation of power supply layer / earth layer manufacturing information of a printed wiring board will be described. First, the non-penetrating via hole position information 101, the power supply layer / earth region information 104, and the inner layer pattern position information 107, which are basic information, are called from the input device 1 which is an external storage device, and are input to the information generating device main body 5. .

【0016】ここで、入力する基本情報について説明す
る。非貫通バイアホール位置情報101は、非貫通バイ
アホールが形成される層の位置と、この層上における非
貫通バイアホールの位置等で構成される。なお、層上に
おける非貫通バイアホールの位置は、例えば、X−Y座
標で与えられる。また、電源層・アース層領域情報10
4は、プリント配線板の厚み方向における電源層および
アース層の位置と、これらの層において実際に導電材が
施されている領域の位置と、サーマルパッド等の位置等
で構成されている。また、内層パターン位置情報107
は、配線パターンの起点位置および終点位置や、パター
ン幅等で構成されている。なお、この内層パターン位置
情報107は、配線パターンが形成されている各内層ご
とに与えられる。
Here, the basic information to be input will be described. The non-penetrating via hole position information 101 includes the position of the layer where the non-penetrating via hole is formed, the position of the non-penetrating via hole on this layer, and the like. The position of the non-penetrating via hole on the layer is given by, for example, XY coordinates. In addition, power supply layer / earth layer area information 10
Reference numeral 4 denotes the position of the power supply layer and the earth layer in the thickness direction of the printed wiring board, the position of the area where the conductive material is actually applied in these layers, the position of the thermal pad, and the like. Also, the inner layer pattern position information 107
Is composed of the starting position and the ending position of the wiring pattern, the pattern width, and the like. The inner layer pattern position information 107 is provided for each inner layer on which a wiring pattern is formed.

【0017】入力装置1から情報作成装置本体5に入力
した各情報101,104,107は、それぞれ、対応
する入力部102,105,108が取得し、各蓄積部
103,106,109に記憶される。
The information 101, 104, and 107 input from the input device 1 to the information generating device main body 5 are acquired by the corresponding input units 102, 105, and 108, and stored in the storage units 103, 106, and 109, respectively. You.

【0018】第1の決定部110では、非貫通バイアホ
ール位置情報101と電源層・アース層領域情報104
とにより、電源層および/またはアース層に形成するク
リアランスランドの位置を決定する。ここで、第1の決
定部110によるクリアランスランドの位置決定につい
て、図1および図2を用いて具体的に説明する。なお、
図1においては、プリント配線板内の構造が明確になる
よう、各層の絶縁部分を省いてプリント配線板を描いて
いる。
The first determination unit 110 determines the non-penetrating via hole position information 101 and the power supply layer / earth layer area information 104.
Thus, the position of the clearance land formed on the power supply layer and / or the ground layer is determined. Here, the determination of the position of the clearance land by the first determination unit 110 will be specifically described with reference to FIGS. 1 and 2. In addition,
In FIG. 1, the printed wiring board is drawn by omitting an insulating portion of each layer so that the structure inside the printed wiring board becomes clear.

【0019】例えば、図1および図2に示すように、部
品10のピン11と部品12のピン13とを接続する配
線パターン17を切断したい場合において、配線パター
ン17を横切る貫通バイアホールは無いが、非貫通バイ
アホール19がある場合には、非貫通バイアホール19
の延長線上における電源層15およびアース層16の部
分をクリアランスランド22,23として、クリアラン
スランド22,23の中心座標を決定する。
For example, as shown in FIGS. 1 and 2, when it is desired to cut the wiring pattern 17 connecting the pin 11 of the component 10 and the pin 13 of the component 12, there is no through via hole crossing the wiring pattern 17. , If there is a non-penetrating via hole 19,
The center coordinates of the clearance lands 22 and 23 are determined by using the portions of the power supply layer 15 and the earth layer 16 on the extension lines of the clearance lands 22 and 23 as clearance lands 22 and 23.

【0020】電源層・アース層製造情報出力部112で
は、決定したクリアランスランド22,23の中心座標
と、予め定められているクリアランスランド22,23
の径の大きさに基づき、クリアランスランド22,23
の大きさを定めて、クリアランスランド22,23の位
置および大きさを出力装置3に出力する。なお、予め定
められているクリアランスランド22,23の大きさ
は、非貫通バイアホール19の径よりも大きな径に定め
られている。電源層・アース層製造情報出力部112か
らは、さらに、入力装置1から入力された電源層・アー
ス層情報104である、プリント配線板の厚み方向にお
ける電源層およびアース層の位置と、サーマルパッド等
の位置等とが出力される。
In the power supply layer / earth layer manufacturing information output unit 112, the center coordinates of the determined clearance lands 22, 23 and the predetermined clearance lands 22, 23 are determined.
Clearance lands 22, 23 based on the diameter of
Is determined, and the positions and sizes of the clearance lands 22, 23 are output to the output device 3. The size of the predetermined clearance lands 22 and 23 is determined to be larger than the diameter of the non-penetrating via hole 19. From the power supply layer / ground layer manufacturing information output unit 112, the position of the power supply layer and the ground layer in the thickness direction of the printed wiring board, which is the power supply layer / ground layer information 104 input from the input device 1, and the thermal pad Are output.

【0021】一方、第2の決定部111では、電源層・
アース層領域情報104と内層パターン位置情報107
とにより、電源層および/またはアース層に形成するク
リアランスランドの位置を決定する。この位置決定につ
いて、前述と同様に、図3および図4を用いて具体的に
説明すると、例えば、部品10のピン11と部品12の
ピン13とを接続する配線パターン17を切断したい場
合において、配線パターン17を横切る貫通バイアホー
ルも非貫通バイアホールも無い場合には、配線パターン
17上の任意の点からプリント配線板の厚さ方向上にお
ける電源層15およびアース層16の部分をクリアラン
スランド22,23として、クリアランスランド22,
23の中心座標を決定する。
On the other hand, in the second determining unit 111, the power supply layer
Earth layer area information 104 and inner layer pattern position information 107
Thus, the position of the clearance land formed on the power supply layer and / or the ground layer is determined. This position determination will be specifically described with reference to FIGS. 3 and 4 in the same manner as described above. For example, when it is desired to cut the wiring pattern 17 connecting the pin 11 of the component 10 and the pin 13 of the component 12, If there are no through-holes or non-through-holes crossing the wiring pattern 17, the power supply layer 15 and the ground layer 16 in the thickness direction of the printed wiring board are separated from the arbitrary points on the wiring pattern 17 by the clearance lands 22. , 23 as clearance land 22,
23 are determined.

【0022】電源層・アース層製造情報出力部112で
は、前述と同様に、決定したクリアランスランド22,
23の中心座標と、予め定められているクリアランスラ
ンド22,23の大きさに基づき、クリアランスランド
22,23の大きさを定めて、クリアランスランド2
2,23の位置および大きさを出力装置3に出力する。
なお、予め定められているクリアランスランド22,2
3の大きさは、切断する配線パターン17の幅よりも大
きな径に定められている。
In the power supply layer / earth layer manufacturing information output unit 112, the determined clearance lands 22,
The size of the clearance lands 22 and 23 is determined based on the center coordinates of the clearance lands 23 and the predetermined sizes of the clearance lands 22 and 23, and the clearance lands 2 and 23 are determined.
The positions and the sizes of 2, 23 are output to the output device 3.
The predetermined clearance lands 22 and 2
The size of 3 is set to a diameter larger than the width of the wiring pattern 17 to be cut.

【0023】このようにして、作成された電源・アース
層製造情報に基づき、図1および図2、図3および図4
に示すようなプリント配線板を作成した場合、これらプ
リント配線板の作用について、次に説明する。例えば、
図1および図2に示すようなプリント配線板を作成し、
論理変更等により、内層14,14に形成されている配
線パターン17を切断したい場合には、クリアランスラ
ンド22の位置をドリルにより貫通孔を開けて、配線パ
ターン17を切断する。この際、電源層15およびアー
ス層16の導電材は、ドリル貫通位置にクリアランスラ
ンド22,23があり、ドリルによって切削されること
が無いので、電源層15およびアース層16の導電材の
切屑によって、ショートすることはない。
FIGS. 1 and 2, FIGS. 3 and 4 are based on the power / ground layer manufacturing information thus created.
In the case where the printed wiring boards as shown in FIG. For example,
A printed wiring board as shown in FIGS. 1 and 2 is prepared,
When it is desired to cut the wiring pattern 17 formed on the inner layers 14 and 14 due to a logical change or the like, a through hole is drilled at the position of the clearance land 22 and the wiring pattern 17 is cut. At this time, the conductive materials of the power supply layer 15 and the ground layer 16 have clearance lands 22 and 23 at the drill penetration positions and are not cut by the drill. , Never short.

【0024】また、図3および図4に示すようなプリン
ト配線板を作成し、内層14に形成されている配線パタ
ーン17を切断したい場合も、前述と同様に、クリアラ
ンスランド22の位置をドリルにより貫通穴開けして、
配線パターン17を切断する。この際においても、前述
同様、電源層15およびアース層16の導電材は、ドリ
ルによって切削されることが無いので、電源層15およ
びアース層16の導電材の切屑によって、ショートする
ことはない。
Also, when a printed wiring board as shown in FIGS. 3 and 4 is prepared and the wiring pattern 17 formed on the inner layer 14 is to be cut, the position of the clearance land 22 is drilled in the same manner as described above. Drill through holes,
The wiring pattern 17 is cut. Also at this time, as described above, since the conductive material of the power supply layer 15 and the ground layer 16 is not cut by the drill, there is no short circuit due to chips of the conductive material of the power supply layer 15 and the ground layer 16.

【0025】ところで、以上の実施例では、配線パター
ン17を切断するためにドリルで穴開けする位置を正確
に把握することが難しい。そこで、クリアランスランド
22,23の中心に、例えば、図5に示すように、
“+”のような中心を示す印31を印刷することによ
り、ドリルによる穴開けの際に、クリアランスランド2
2,23の中心位置にドリルを正しく位置決めすること
ができ、電源層15およびアース層16がショートする
ことなく、配線パターン17を切断することができる。
なお、ここでは、外層14aが透明であるため、クリア
ランスランド22,23自体にその中心を示す記号31
を印刷したが、外層等が不透明である場合には、当然、
外層に中心を示す記号を印刷する必要がある。
In the above-described embodiment, it is difficult to accurately grasp a position where a hole is to be drilled in order to cut the wiring pattern 17. Therefore, for example, as shown in FIG. 5, at the center of the clearance lands 22, 23,
By printing the mark 31 indicating the center such as “+”, the clearance land 2 can be formed when drilling.
The drill can be correctly positioned at the center positions of 2, 23, and the wiring pattern 17 can be cut without the power supply layer 15 and the ground layer 16 being short-circuited.
In this case, since the outer layer 14a is transparent, the clearance lands 22 and 23 themselves have symbols 31 indicating their centers.
Is printed, but if the outer layer is opaque,
It is necessary to print the center symbol on the outer layer.

【0026】なお、以上の実施例では、配線パターン1
7の切断の際には、ドリルにより貫通孔を形成すること
を考慮して、電源層15およびアース層16にクリアラ
ンスランド22,23を設けたが、例えば、部品10,
12が搭載される外層14a側から、内層14までドリ
ルで穴を開ける場合には、アース層16のクリアランス
ランド23が不要になるので、これを設ける必要はな
い。しかし、このような場合、プリント配線板の厚さ方
向におけるドリルの位置を正確に管理する必要があるた
め、このような管理を不要にするためにも、電源層15
とアース層16との両方にクリアランスランド22,2
3を設けることが好ましい。
In the above embodiment, the wiring pattern 1
At the time of cutting, the clearance lands 22 and 23 are provided on the power supply layer 15 and the earth layer 16 in consideration of forming a through hole by a drill.
In the case where a hole is drilled from the outer layer 14a side on which the 12 is mounted to the inner layer 14, there is no need to provide the clearance land 23 of the earth layer 16 since the hole is unnecessary. However, in such a case, it is necessary to accurately control the position of the drill in the thickness direction of the printed wiring board.
Clearance lands 22, 2 on both the ground layer 16
Preferably, 3 is provided.

【0027】[0027]

【発明の効果】本発明によれば、製造後の多層プリント
配線板に論理変更が発生して内層の配線パターンを切断
する必要が生じ、その際、貫通バイアホールが無い場合
でも、電源層またはアース層を形成する導電材の切削に
よるショート発生がなく、多層プリント配線板の焼損事
故を防ぐことができる。
According to the present invention, it is necessary to cut the wiring pattern of the inner layer due to a logical change in the multi-layer printed wiring board after manufacture, and in this case, even if there is no through via hole, the power supply layer or There is no short circuit caused by cutting the conductive material forming the ground layer, and it is possible to prevent the multilayer printed wiring board from being burned.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る第1の実施例の多層プリント配線
板の構造を示すための説明図である。
FIG. 1 is an explanatory diagram showing a structure of a multilayer printed wiring board according to a first embodiment of the present invention.

【図2】図1におけるII−II線断面図である。FIG. 2 is a sectional view taken along line II-II in FIG.

【図3】本発明に係る第2の実施例の多層プリント配線
板の構造を示すための説明図である。
FIG. 3 is an explanatory diagram showing a structure of a multilayer printed wiring board according to a second embodiment of the present invention.

【図4】図3におけるIV−IV線断面図である。FIG. 4 is a sectional view taken along line IV-IV in FIG. 3;

【図5】本発明に係る一実施例の電源層およびアース層
の斜視図である。
FIG. 5 is a perspective view of a power supply layer and an earth layer according to an embodiment of the present invention.

【図6】本発明に係る一実施例の多層プリント配線板の
電源層・アース層の製造情報作成装置のブロック図であ
る。
FIG. 6 is a block diagram of an apparatus for creating manufacturing information of a power supply layer and an earth layer of a multilayer printed wiring board according to one embodiment of the present invention.

【図7】本発明に係る一実施例の多層プリント配線板の
電源層・アース層の製造情報作成装置本体の機能ブロッ
ク図である。
FIG. 7 is a functional block diagram of a main body of a manufacturing information creating apparatus for a power supply layer and an earth layer of a multilayer printed wiring board according to one embodiment of the present invention.

【図8】従来の多層プリント配線板の構造を示すための
説明図である。
FIG. 8 is an explanatory diagram showing a structure of a conventional multilayer printed wiring board.

【図9】従来の他の多層プリント配線板の構造を示すた
めの説明図である。
FIG. 9 is an explanatory view showing the structure of another conventional multilayer printed wiring board.

【符号の説明】 1…入力装置、2…演算装置、3…出力装置、4…記憶
装置、5…電源層・アース層製造情報作成装置本体、1
0,12…プリント配線板搭載部品、11,13…プリ
ント配線板搭載部品のピン、14…内層、15…電源
層、16…アース層、17…配線パターン、19…非貫
通バイアホール、22,23…クリアランスランド、3
1…印。
[Description of Signs] 1 ... input device, 2 ... arithmetic device, 3 ... output device, 4 ... storage device, 5 ... power supply layer / ground layer manufacturing information production device body, 1
0, 12: printed wiring board mounted parts, 11, 13: pins of printed wiring board mounted parts, 14: inner layer, 15: power supply layer, 16: ground layer, 17: wiring pattern, 19: non-penetrating via hole, 22, 23 ... clearance land, 3
1 ... mark.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 棚橋 秀之 神奈川県横浜市戸塚区戸塚町216番地 株式会社日立製作所 情報通信事業部内 (56)参考文献 特開 平1−223798(JP,A) 特開 平2−222196(JP,A) 特開 昭52−53270(JP,A) 特開 平5−67884(JP,A) 実開 昭63−108679(JP,U) (58)調査した分野(Int.Cl.6,DB名) H05K 3/46──────────────────────────────────────────────────続 き Continuation of the front page (72) Inventor Hideyuki Tanahashi 216 Totsuka-cho, Totsuka-ku, Yokohama-shi, Kanagawa Pref. JP-A-2-222196 (JP, A) JP-A-52-53270 (JP, A) JP-A-5-67884 (JP, A) JP-A-63-108679 (JP, U) (58) Fields investigated (Int) .Cl. 6 , DB name) H05K 3/46

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】複数の内層を有していると共に、複数の内
層として電源層およびアース層を有し、複数の該内層の
うちの一の内層の配線パターンと他の内層の配線パター
ンとが非貫通バイアホールを介して、電気的に連結され
ている多層プリント配線板において、 前記電源層と前記アース層とのうち、少なくとも一方の
層の前記非貫通バイアホールの延長線上の部分に、導電
材が設けられておらず、かつ該非貫通バイアホールの径
よりも径の大きいクリアランスランドを有していること
を特徴とする多層プリント配線板。
A plurality of inner layers, a power supply layer and a ground layer as the plurality of inner layers, and a wiring pattern of one of the plurality of inner layers and a wiring pattern of another inner layer are different from each other. In a multilayer printed wiring board electrically connected via a non-penetrating via hole, a portion of at least one of the power supply layer and the ground layer on an extension of the non-penetrating via hole is electrically conductive. A multilayer printed wiring board, wherein no material is provided and a clearance land having a diameter larger than the diameter of the non-penetrating via hole is provided.
【請求項2】複数の内層を有していると共に、複数の内
層として電源層およびアース層を有している多層プリン
ト配線板において、 前記電源層と前記アース層とのうち、少なくとも一方の
層で、前記内層に形成されている配線パターンの所定位
置から層厚さ方向に向う仮想線上に有する部分に、導電
材が設けられておらず、かつ該配線パターンの幅よりも
大きい径のクリアランスランドを有し、前記クリアランスランドの中心から厚さ方向に向う仮想
線上で、外部から見える位置に、該クリアランスランド
の中心位置を示す印が形成されている ことを特徴とする
多層プリント配線板。
2. A multilayer printed wiring board having a plurality of inner layers and a power supply layer and a ground layer as the plurality of inner layers, wherein at least one of the power supply layer and the ground layer is provided. In a portion of the wiring pattern formed in the inner layer on a virtual line extending in a layer thickness direction from a predetermined position, no conductive material is provided, and a clearance land having a diameter larger than the width of the wiring pattern is provided. Having a virtual direction from the center of the clearance land in the thickness direction.
Place the clearance land on the line at a position visible from the outside.
A multi-layer printed wiring board , wherein a mark indicating the center position of the multi-layer printed wiring board is formed .
【請求項3】前記電源層と前記アース層との両方に、前
記クリアランスランドを有していることを特徴とする請
求項1または2記載の多層プリント配線板。
3. The multilayer printed wiring board according to claim 1, wherein the clearance lands are provided on both the power supply layer and the ground layer.
【請求項4】前記クリアランスランドの中心から厚さ方
向に向う仮想線上で、外部から見える位置に、該クリア
ランスランドの中心位置を示す印が形成されていること
を特徴とする請求項記載の多層プリント配線板。
In 4. virtual line toward the thickness direction from the center of the clearance lands, in a position visible from the outside, according to claim 1, wherein a mark indicating the center position of the clearance lands are formed Multilayer printed wiring board.
【請求項5】複数の内層を有していると共に、複数の内
層として電源層およびアース層を有している多層プリン
ト配線板の製造情報作成装置において、 前記電源層の電源領域情報、前記アース層のアース領域
情報、非貫通バイアホールの位置情報、および前記内層
の配線パターン情報を取得する取得手段と、 前記非貫通バイアホールの位置情報、前記電源層の電源
領域情報、前記アース層のアース領域情報に基づき、前
記電源層と前記アース層とのうち、少なくとも一方の層
の前記非貫通バイアホールの延長線上の部分に、導電材
が設けられず、かつ該非貫通バイアホールの径よりも径
の大きいクリアランスランドの領域情報を作成する第1
のクリアランスランド情報作成手段と、 前記電源層の電源領域情報、前記アース層のアース領域
情報、および前記内層の配線パターン情報に基づき、前
記電源層と前記アース層とのうち、少なくとも一方の層
で、前記内層に形成されている配線パターンの所定位置
から層厚さ方向に向う仮想線上に有する部分に、導電材
が設けられず、かつ該配線パターンの幅よりも大きい径
のクリアランスランドの領域情報を作成する第2のクリ
アランスランド情報作成手段と、 を備えていることを特徴とする多層プリントは緯線基板
の製造情報作成装置。
5. A multi-layer printed wiring board manufacturing information creating device having a plurality of inner layers and a power supply layer and an earth layer as the plurality of inner layers, wherein: power supply area information of the power supply layer; Acquiring means for acquiring layer ground area information, non-penetrating via hole position information, and wiring pattern information of the inner layer; position information of the non-penetrating via hole, power source area information of the power supply layer, ground of the ground layer Based on the region information, at least one of the power supply layer and the ground layer on the extension of the non-penetrating via hole is provided with no conductive material, and has a diameter larger than the diameter of the non-penetrating via hole. To create area information of clearance land with large size
Clearance land information creating means, based on the power supply area information of the power supply layer, the ground area information of the ground layer, and the wiring pattern information of the inner layer, at least one of the power supply layer and the ground layer. , the portion having the virtual line toward the layer thickness direction from the predetermined position of the wiring patterns formed on the inner layer, the conductive material is set Kerarezu and area information clearance lands of greater diameter than the width of the wiring pattern, And a second clearance land information creating means for creating a multi-layer printed circuit board manufacturing information creating apparatus.
JP4019227A 1992-02-04 1992-02-04 Multilayer printed wiring board Expired - Lifetime JP2846759B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4019227A JP2846759B2 (en) 1992-02-04 1992-02-04 Multilayer printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4019227A JP2846759B2 (en) 1992-02-04 1992-02-04 Multilayer printed wiring board

Publications (2)

Publication Number Publication Date
JPH05218657A JPH05218657A (en) 1993-08-27
JP2846759B2 true JP2846759B2 (en) 1999-01-13

Family

ID=11993493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4019227A Expired - Lifetime JP2846759B2 (en) 1992-02-04 1992-02-04 Multilayer printed wiring board

Country Status (1)

Country Link
JP (1) JP2846759B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102718143A (en) * 2011-03-31 2012-10-10 象王重工股份有限公司 Novel weighing device structure of shipbuilding gantry crane
TWI766250B (en) * 2020-03-17 2022-06-01 緯穎科技服務股份有限公司 Printed circuit board

Also Published As

Publication number Publication date
JPH05218657A (en) 1993-08-27

Similar Documents

Publication Publication Date Title
US4990724A (en) Method and apparatus for electrically interconnecting opposite sides of a flex circuit
JP2846759B2 (en) Multilayer printed wiring board
US4361634A (en) Artwork master for production of multilayer circuit board
JPH09191168A (en) Method for making contact hole through printed wiring board
CA1055164A (en) Multilayer circuit board
JP4117390B2 (en) Manufacturing method of multilayer printed wiring board with cavity
JPS61159310A (en) Printed circuit board drilling method
CA1080856A (en) Multilayer printed wiring board
JPH0719176Y2 (en) Circuit board
JPS59113693A (en) Method of cutting inner layer pattern of multilayer printed circuit board
JPH06169178A (en) Multilayer printed wiring board
JPH114082A (en) Manufacture of printed wiring board
JPS5828378Y2 (en) multilayer printed wiring board
JPS6320645B2 (en)
JPH0645761A (en) Short circuit forming device
JPH01223798A (en) Multi-layer printed board
JPS62214688A (en) Ceramic substrate for double-sided printed wiring board
JPH07101771B2 (en) Multi-layer fine flexible circuit board and manufacturing method thereof
JPS61112396A (en) Preparation of circuit board
JPS60180707A (en) Perforation of printed plate
JPS60180187A (en) Dry processing universal substrate
JPS61107788A (en) Universal material for printed wiring board and manufacture of printed circuit board using the same
JPS62155594A (en) Multilayer printed circuit board
JPH1051084A (en) Split type printed wiring board and its manufacture
JPH01281808A (en) Drill edge