JP2838444B2 - Method of forming buried insulating film in silicon substrate - Google Patents

Method of forming buried insulating film in silicon substrate

Info

Publication number
JP2838444B2
JP2838444B2 JP3014580A JP1458091A JP2838444B2 JP 2838444 B2 JP2838444 B2 JP 2838444B2 JP 3014580 A JP3014580 A JP 3014580A JP 1458091 A JP1458091 A JP 1458091A JP 2838444 B2 JP2838444 B2 JP 2838444B2
Authority
JP
Japan
Prior art keywords
layer
sio
silicon substrate
oxygen
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3014580A
Other languages
Japanese (ja)
Other versions
JPH04249323A (en
Inventor
正 西村
靖朗 井上
泰男 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3014580A priority Critical patent/JP2838444B2/en
Publication of JPH04249323A publication Critical patent/JPH04249323A/en
Application granted granted Critical
Publication of JP2838444B2 publication Critical patent/JP2838444B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、一般に、シリコン基
板中に埋込絶縁膜を形成する方法に関するものであり、
より特定的には、埋込絶縁膜とこの埋込絶縁膜の上に存
在するシリコン層との界面が平坦化されるように改良さ
れた方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention generally relates to a method for forming a buried insulating film in a silicon substrate,
More specifically, the present invention relates to an improved method for planarizing an interface between a buried insulating film and a silicon layer existing on the buried insulating film.

【0002】[0002]

【従来の技術】埋込絶縁膜を有するシリコン基板は、将
来のVLSIの基板として注目されている。
2. Description of the Related Art A silicon substrate having a buried insulating film has attracted attention as a substrate for a future VLSI.

【0003】図2の左側の図は、酸素イオン注入のドー
ズ量を関数として示した、埋込酸化膜の展開図であり、
その結晶状態を模式的に示したものである。図2の右側
の図は、1250℃以上の温度で、アニールを行なった
ときの、酸素分布の様子を示した図である。
FIG. 2 is a developed view of a buried oxide film showing the dose of oxygen ion implantation as a function,
This is a diagram schematically showing the crystal state. The diagram on the right side of FIG. 2 is a diagram showing a state of oxygen distribution when annealing is performed at a temperature of 1250 ° C. or more.

【0004】図2の左側の図を参照して、酸素が化学量
論的濃度の4.4×1022/cm3 を超えると、酸素は
分布の裾野に向かって急に拡散していき、シリコンを酸
化して、SiO2 を形成する。さらに図2の右側の図を
参照して、高温のアニールを加えると、Si層1a,2
中の酸素はSiO2 層3側へ拡散して析出し、SiO 2
層3は厚みを増すとともに、Si層1a,2中から、微
小なSiO2 析出物は姿を消す。結果として、Si層1
a,2/SiO2 層3界面は、急峻になる。
[0004] Referring to the diagram on the left side of FIG.
4.4 × 10 stoichiometric concentrationtwenty two/ CmThreeAbove which oxygen becomes
The silicon diffuses rapidly toward the bottom of the distribution,
Into SiOTwoTo form In addition, the figure on the right side of FIG.
With reference to FIG. 2, when high-temperature annealing is performed, the Si layers 1a and 2
The oxygen inside is SiOTwoIs diffused to the layer 3 side and deposited, Two
The layer 3 increases in thickness, and the fineness of the Si layer 1a, 2
Small SiOTwoThe precipitate disappears. As a result, the Si layer 1
a, 2 / SiOTwoThe interface of layer 3 becomes steep.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、Si層
2中には、残留酸素および注入欠陥に起因する貫通転移
が、アニール中に多数発生し、アニール後も、この貫通
転移が残留し、結晶品質に影響を与えている。
However, a large number of threading dislocations due to residual oxygen and implantation defects occur in the Si layer 2 during annealing, and these threading transitions remain even after annealing, and the crystal quality is reduced. Is affecting.

【0006】図3は、酸素注入量と転移密度との関係お
よび酸素注入量と埋込酸化膜の厚みとの関係を示した図
である。図3から明らかなように、貫通転移の発生状況
は注入電圧を固定すれば、注入量によく対応しており、
注入量を減じるほど、貫通転移の発生量は減る傾向にあ
る。このことを利用して、マルチ注入(多段注入)が既
に、開発され、報告されている。図4を参照して、たと
えば、200KeVで、0.7〜1×1018/cm2
度の酸素イオンをシリコン基板1の表面に注入する。そ
の後、アニールして、欠陥の回復とSiO2 層3の析出
を図った後、さらに、同電圧で同じレベルのイオン注入
とアニールを繰り返し、欠陥の少ない、Si層2を上層
に有する埋込SiO2 構造を形成する。このマルチ注入
法では、Si層2/SiO2 層3界面が非常に急峻で、
Si層2内の転移密度も103 /cm2 以下の極めて良
質の、埋込絶縁層を有するシリコン基板が得られる。
FIG. 3 is a diagram showing the relationship between the oxygen implantation amount and the transition density and the relationship between the oxygen implantation amount and the thickness of the buried oxide film. As is evident from FIG. 3, if the injection voltage is fixed, the occurrence state of the threading transition corresponds well to the injection amount.
As the injection amount decreases, the amount of threading dislocations tends to decrease. Utilizing this, multi-injection (multi-stage injection) has already been developed and reported. Referring to FIG. 4, for example, oxygen ions of about 0.7 to 1 × 10 18 / cm 2 are implanted into the surface of silicon substrate 1 at 200 KeV. After that, annealing is performed to recover defects and deposit the SiO 2 layer 3, and then, ion implantation and annealing at the same voltage and at the same level are repeated to form a buried SiO 2 layer having few defects and having an Si layer 2 as an upper layer. Form two structures. In this multi-injection method, the interface between the Si layer 2 and the SiO 2 layer 3 is very steep,
An extremely high quality silicon substrate having a buried insulating layer having a transition density of 10 3 / cm 2 or less in the Si layer 2 can be obtained.

【0007】しかしながら、このマルチ注入法において
も、図4に示すように、Si層2/SiO2 層3界面が
滑らかに波打ち、上層のSi層2の厚さが不均一になる
という問題点が残されていた。このSi層2の厚みの不
均一性は、この層にMOSデバイスを形成した場合、特
性のばらつきの原因となり、回路動作のマージンにも制
限を与えることになり、問題であった。
However, this multi-implantation method also has a problem that the interface between the Si layer 2 and the SiO 2 layer 3 is smoothly wavy, and the thickness of the upper Si layer 2 becomes uneven, as shown in FIG. Was left. The non-uniformity of the thickness of the Si layer 2 causes a variation in characteristics when a MOS device is formed in this layer, which limits the circuit operation margin, which is a problem.

【0008】すなわち、薄膜SOI/MOSトランジス
タの場合、完全に空乏化したモードでは、次式に示すし
きい値電圧VA において、Qbが膜厚に応じて変化し、
この膜厚変化が、VA のばらつきに寄与するのである。
That is, in the case of a thin-film SOI / MOS transistor, in a completely depleted mode, at a threshold voltage VA shown by the following equation, Qb changes according to the film thickness.
This change in film thickness contributes to the variation in VA .

【0009】[0009]

【数1】 (Equation 1)

【0010】次に、上記のマルチ注入法において、どう
して、Si層2の厚みが不均一になるのかを、図を参照
しながら、さらに詳細に説明する。
Next, the reason why the thickness of the Si layer 2 becomes non-uniform in the above-described multiple implantation method will be described in more detail with reference to the drawings.

【0011】図5(a)を参照して、シリコン基板1
に、初段のイオン注入を行なう。この初段のイオン注入
直後には、注入領域10内では、ピーク位置において
も、酸素濃度はSiO2 の正規組成に満たないので、S
iO2は形成されない。しかし、図5(b)を参照し
て、1300℃以下の熱処理時には、欠陥などを核とし
て、SiO2 の析出(図中、11はSiO2 析出物を表
わす)が促進される。このSiO2 析出物11の析出核
は、必ずしも、注入酸素のピーク位置に存在するのでは
なく、注入時の欠陥の多い表面側に多く存在する。
Referring to FIG. 5A, a silicon substrate 1
Then, the first stage ion implantation is performed. Immediately after the first-stage ion implantation, the oxygen concentration is less than the normal composition of SiO 2 even at the peak position in the implantation region 10.
No iO 2 is formed. However, with reference to FIG. 5B, at the time of heat treatment at 1300 ° C. or lower, precipitation of SiO 2 (in the figure, 11 represents SiO 2 precipitate) is promoted with defects and the like as nuclei. The precipitation nuclei of the SiO 2 precipitate 11 are not always present at the peak position of the implanted oxygen, but are often present on the surface side having many defects during implantation.

【0012】続いて、図5(c)を参照して、1325
℃で2時間アニールすると、大きな析出核同士がつなが
り、連続的なSiO2 層3が形成される。このとき、酸
素の不足は、SiO2 層中に、多数のSi島12を取込
むことで、解消される。しかし、SiO2 層3は連続的
ではあっても、元の析出核の中心位置が異なるので、表
面のSi層2とSiO2 層3との界面は、大きな析出核
の包絡線のようにうねることになる。
Subsequently, referring to FIG.
When annealing at 2 ° C. for 2 hours, large precipitation nuclei are connected to each other, and a continuous SiO 2 layer 3 is formed. At this time, the lack of oxygen is eliminated by incorporating a large number of Si islands 12 into the SiO 2 layer. However, even though the SiO 2 layer 3 is continuous, the center position of the original precipitation nucleus is different, so that the interface between the surface Si layer 2 and the SiO 2 layer 3 undulates like an envelope of a large precipitation nucleus. Will be.

【0013】図5(d)を参照して、次段のイオン注入
を行なう。このイオン注入においては、欠陥を増加させ
ない程度に注入量が抑制される。したがって、イオン注
入された酸素は、Si島12を酸化するためにのみ消費
され、Si層2とSiO2 層3との界面の凹凸を修正す
るには至らない。その結果、このマルチ注入法において
は、Si層2とSiO2 層3との界面が平坦化されない
のである。
Referring to FIG. 5D, the next stage of ion implantation is performed. In this ion implantation, the amount of implantation is suppressed to the extent that defects are not increased. Therefore, the ion-implanted oxygen is consumed only for oxidizing the Si islands 12, and cannot be used to correct the irregularities at the interface between the Si layer 2 and the SiO 2 layer 3. As a result, in the multiple implantation method, the interface between the Si layer 2 and the SiO 2 layer 3 is not flattened.

【0014】この発明は、上記のような問題点を解決す
るためになされたもので、SiO2 層とSi層との界面
が平坦化されるように改良された、シリコン基板中に埋
込絶縁膜を形成する方法を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and has an improved buried insulating film in a silicon substrate in which the interface between the SiO 2 layer and the Si layer is flattened. An object of the present invention is to provide a method for forming a film.

【0015】[0015]

【課題を解決するための手段】この発明は、シリコン基
板中に、埋込絶縁膜を形成する方法に係るものである。
まず、シリコン基板の主表面に、該シリコン基板の主表
面から下方の位置で最大値となるような酸素濃度分布を
与える第1の高エネルギで、第1の酸素イオンを注入す
る。上記第1の酸素イオンが注入された上記シリコン基
板を熱処理し、上記シリコン基板中にSiO層を形成
する。シリコン基板の主表面に、上記SiO層と、該
SiO層の上に存在するSi層との、界面で最大値と
なるような酸素濃度分布を与える第2の高エネルギで、
第2の酸素イオンを注入する。上記第2の酸素イオンが
注入された上記シリコン基板を熱処理する。
SUMMARY OF THE INVENTION The present invention relates to a method for forming a buried insulating film in a silicon substrate.
First, first oxygen ions are implanted into a main surface of a silicon substrate at a first high energy that gives an oxygen concentration distribution that has a maximum value at a position below the main surface of the silicon substrate. The silicon substrate into which the first oxygen ions have been implanted is heat-treated to form a SiO 2 layer in the silicon substrate. A second high energy that gives an oxygen concentration distribution at the interface between the SiO 2 layer and the Si layer overlying the SiO 2 layer on the main surface of the silicon substrate so as to have a maximum value;
Second oxygen ions are implanted. The silicon substrate into which the second oxygen ions have been implanted is heat-treated.

【0016】この発明の好ましい実施態様によれば、上
記第1の酸素イオンの上記最大値は、SiO2 の正規組
成に達しない濃度以下になるように設定される。また、
上記第2の酸素イオンの上記最大値濃度は、SiO2
正規組成に達しない濃度以下になるように設定される。
According to a preferred embodiment of the present invention, the maximum value of the first oxygen ions is set so as to be equal to or less than a concentration that does not reach the normal composition of SiO 2 . Also,
The maximum concentration of the second oxygen ion is set to be equal to or lower than the concentration that does not reach the normal composition of SiO 2 .

【0017】また、上記第1の高エネルギE1 と上記第
2の高エネルギE2 は、以下の関係を有するのが好まし
い。
It is preferable that the first high energy E 1 and the second high energy E 2 have the following relationship.

【0018】[0018]

【数2】 (Equation 2)

【0019】[0019]

【作用】この発明によれば、SiO層と、該SiO
層の上に存在するSi層との、界面で最大値となるよう
な酸素濃度分布を与える第2の高エネルギで、酸素イオ
ンの注入を行なうので、平坦なSi/SiO界面が得
られる。
SUMMARY OF] According to the present invention, the SiO 2 layer, the SiO 2
Since oxygen ions are implanted at the second high energy that gives an oxygen concentration distribution that has a maximum value at the interface with the Si layer existing on the layer, a flat Si / SiO 2 interface is obtained.

【0020】[0020]

【実施例】以下、この発明の一実施例を、図について説
明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to the drawings.

【0021】図1は、この発明の一実施例の工程を、断
面図で示したものである。図1(a)を参照して、第1
段目の酸素イオン注入を、たとえば、200KeVで1
×1018/cm2 ,550〜650℃の基板加熱状態で
行なう。このイオン注入量では、酸素はシリコン基板1
表面からおよそ4500Åをピークに分布する(図中、
10は酸素注入領域を表わしている)が、正規組成には
至らず、SiO2 は形成されない。なお、正規組成を得
るには、1.35×1018/cm2 程度必要である。
FIG. 1 is a sectional view showing the steps of one embodiment of the present invention. With reference to FIG.
The first stage oxygen ion implantation is performed at 200 KeV for 1
The heating is performed in a state where the substrate is heated at 510 to 650 ° C. at × 10 18 / cm 2 . With this ion implantation amount, oxygen is supplied to the silicon substrate 1
The peak is distributed at about 4500 ° from the surface (in the figure,
10 indicates an oxygen implantation region), but the composition does not reach the normal composition, and no SiO 2 is formed. To obtain a normal composition, about 1.35 × 10 18 / cm 2 is required.

【0022】図1(b)を参照して、シリコン基板1を
1325℃、Ar/O2 雰囲気で、2時間アニールする
と、シリコン基板1中にSiO2層3が形成される。こ
のとき、Si層2/SiO2 層3界面は揺らいでおり、
またSiO2 層3の中には、Si島12が多数存在す
る。なお、Si層3とSiO2 層3との界面の、表面か
らの平均の位置は、およそ3500Åである。
Referring to FIG. 1B, when the silicon substrate 1 is annealed at 1325 ° C. in an Ar / O 2 atmosphere for 2 hours, an SiO 2 layer 3 is formed in the silicon substrate 1. At this time, the interface between the Si layer 2 and the SiO 2 layer 3 fluctuates,
In addition, many Si islands 12 exist in the SiO 2 layer 3. The average position of the interface between the Si layer 3 and the SiO 2 layer 3 from the surface is about 3500 °.

【0023】図1(c)を参照して、シリコン基板表面
から3500Åに、ほぼ分布のピークがくるように、第
2段目の酸素イオン注入の、加速電圧を150KeVに
設定する。注入量は、臨界注入量1.05×1018/c
2 に対して、7×1017/cm2 に設定する。第2回
目のイオン注入では、独立の注入量としては、注入中に
SiO2 を形成できる注入量ではない。しかし、すでに
SiO2 層3が形成されている領域に、酸素イオンを注
入するために、注入された酸素は、速やかにSiO2
3とSi層2との界面へ移動し、その界面で、Siと反
応し、SiO2 を形成する。その結果、Si/SiO2
界面を表面側へ移動させるとともに、SiO2 内部のS
i島12も酸化して、十分な厚みのSiO2 層3を形成
することができる。
Referring to FIG. 1C, the acceleration voltage of the second-stage oxygen ion implantation is set to 150 KeV so that the peak of the distribution substantially comes at 3500 ° from the surface of the silicon substrate. The injection amount is a critical injection amount of 1.05 × 10 18 / c.
respect m 2, is set to 7 × 10 17 / cm 2. In the second ion implantation, the independent implantation amount is not an implantation amount capable of forming SiO 2 during implantation. However, in order to implant oxygen ions into the region where the SiO 2 layer 3 has already been formed, the implanted oxygen moves quickly to the interface between the SiO 2 layer 3 and the Si layer 2 and Reacts with Si to form SiO 2 . As a result, Si / SiO 2
Moves the interface to the surface side, SiO 2 internal S
The i-island 12 can also be oxidized to form a sufficiently thick SiO 2 layer 3.

【0024】図1(d)を参照して、1325℃,2時
間のアニールによって、表面Si層2中の酸素も、Si
2 層3側へ移動し、界面でSiO2 として析出すると
ともに、表面積を最小にして安定化するべく、Si/S
iO2 界面の凹凸が消え、平坦化される。
Referring to FIG. 1D, oxygen in the surface Si layer 2 is also reduced by annealing at 1325 ° C. for 2 hours.
It moves to the O 2 layer 3 side and precipitates as SiO 2 at the interface.
Irregularities at the iO 2 interface disappear, and are flattened.

【0025】なお、上記実施例では、第1回目の酸素イ
オンの注入電圧を200KeVとし、第2回目の注入電
圧を150KeVとした場合を例示したが、この発明は
これに限られるものでなく、次の関係式を有する注入電
圧を選ぶことにより、適切な処理が行なえる。なお、式
中において、E1 は第1回目の加速電圧、E2 は第2回
目の加速電圧である。
In the above embodiment, the first injection voltage of oxygen ions was set to 200 KeV and the second injection voltage was set to 150 KeV. However, the present invention is not limited to this. By selecting an injection voltage having the following relational expression, appropriate processing can be performed. In the equation, E 1 is the first acceleration voltage, and E 2 is the second acceleration voltage.

【0026】[0026]

【数3】 (Equation 3)

【0027】酸素イオンの注入量は、それぞれ、次の式
を満足するものが好ましい。
It is preferable that the implantation amount of oxygen ions satisfy the following equations.

【0028】[0028]

【数4】 (Equation 4)

【0029】熱処理については1300℃以上の温度で
行なうのが好ましい。雰囲気は、アルゴンと酸素の混合
気体を用いる。
The heat treatment is preferably performed at a temperature of 1300 ° C. or higher. As an atmosphere, a mixed gas of argon and oxygen is used.

【0030】[0030]

【発明の効果】以上説明したとおり、この発明によれ
ば、SiO層と、該SiO層の上に存在するSi層
との、界面で最大値となるような酸素濃度分布を与える
第2の高エネルギで、酸素イオンの注入を行なうので、
平坦なSi/SiO界面が得られる。また、膜厚の均
一な表面Si層が形成されるので、完全空乏型のSOI
/MOSFETの特性の均一性が向上し、安定した回路
動作マージンが得られるという効果を奏する。
As described above, according to the present invention, the second oxygen concentration distribution which gives the maximum value at the interface between the SiO 2 layer and the Si layer existing on the SiO 2 layer is provided. With high energy of oxygen ion implantation,
A flat Si / SiO 2 interface is obtained. Further, since a surface Si layer having a uniform thickness is formed, a fully depleted SOI
The effect of improving the uniformity of the characteristics of / MOSFET and obtaining a stable circuit operation margin is exhibited.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例の工程を断面図で表わしたも
のである。
FIG. 1 is a cross-sectional view showing the steps of an embodiment of the present invention.

【図2】酸素イオン注入時の結晶状態を示す図である。FIG. 2 is a diagram showing a crystal state at the time of oxygen ion implantation.

【図3】表面Si層の転位密度および埋込酸化膜の厚み
の、酸素注入量依存性を示した図である。
FIG. 3 is a diagram showing the dependence of the dislocation density of a surface Si layer and the thickness of a buried oxide film on the amount of injected oxygen.

【図4】従来のマルチ注入法により埋込酸化膜を形成し
た、シリコン基板の断面図である。
FIG. 4 is a cross-sectional view of a silicon substrate on which a buried oxide film has been formed by a conventional multiple implantation method.

【図5】従来のマルチ注入法によって、シリコン基板中
に埋込酸化膜を形成する方法の工程を、断面図で示した
ものである。
FIG. 5 is a sectional view showing steps of a method of forming a buried oxide film in a silicon substrate by a conventional multi-implantation method.

【符号の説明】[Explanation of symbols]

1 シリコン基板 2 Si層 3 SiO2 層 10 酸素注入領域1 silicon substrate 2 Si layer 3 SiO 2 layer 10 oxygen injection region

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/265 H01L 27/12──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) H01L 21/265 H01L 27/12

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 シリコン基板の主表面に、該シリコン基
板の主表面から下方の位置で最大値となるような酸素濃
度分布を与える第1の高エネルギで、第1の酸素イオン
を注入する工程と、 前記第1の酸素イオンが注入された前記シリコン基板を
熱処理し、それによって前記シリコン基板中にSiO
層を形成する工程と、 前記シリコン基板の主表面に、前記SiO層と、該S
iO層の上に存在するSi層との、界面で最大値とな
るような酸素濃度分布を与える第2の高エネルギで、第
2の酸素イオンを注入する工程と、 前記第2の酸素イオンが注入された前記シリコン基板を
熱処理する工程と、 を備えた、シリコン基板中に埋込絶縁膜を形成する方
法。
A step of implanting first oxygen ions into the main surface of the silicon substrate at a first high energy to give an oxygen concentration distribution having a maximum value at a position below the main surface of the silicon substrate. Heat-treating the silicon substrate into which the first oxygen ions have been implanted, thereby forming SiO 2 in the silicon substrate.
Forming a layer; forming a SiO 2 layer on the main surface of the silicon substrate;
implanting second oxygen ions at a second high energy that gives an oxygen concentration distribution that has a maximum value at the interface with the Si layer present on the iO 2 layer; Heat treating the silicon substrate into which is implanted, a method of forming a buried insulating film in the silicon substrate.
JP3014580A 1991-02-05 1991-02-05 Method of forming buried insulating film in silicon substrate Expired - Fee Related JP2838444B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3014580A JP2838444B2 (en) 1991-02-05 1991-02-05 Method of forming buried insulating film in silicon substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3014580A JP2838444B2 (en) 1991-02-05 1991-02-05 Method of forming buried insulating film in silicon substrate

Publications (2)

Publication Number Publication Date
JPH04249323A JPH04249323A (en) 1992-09-04
JP2838444B2 true JP2838444B2 (en) 1998-12-16

Family

ID=11865105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3014580A Expired - Fee Related JP2838444B2 (en) 1991-02-05 1991-02-05 Method of forming buried insulating film in silicon substrate

Country Status (1)

Country Link
JP (1) JP2838444B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3139904B2 (en) * 1993-12-28 2001-03-05 新日本製鐵株式会社 Method and apparatus for manufacturing semiconductor substrate
US6043166A (en) * 1996-12-03 2000-03-28 International Business Machines Corporation Silicon-on-insulator substrates using low dose implantation
FR2810793B1 (en) * 2000-06-23 2003-09-05 St Microelectronics Sa METHOD FOR MANUFACTURING A SEMICONDUCTOR SUBSTRATE OF THE SILICON TYPE ON A THIN SEMICONDUCTOR ACTIVE LAYER INSULATOR
JP2002289552A (en) * 2001-03-28 2002-10-04 Nippon Steel Corp Simox wafer and production method therefor

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03240230A (en) * 1990-02-19 1991-10-25 Fujitsu Ltd Manufacture of semiconductor device

Also Published As

Publication number Publication date
JPH04249323A (en) 1992-09-04

Similar Documents

Publication Publication Date Title
JP2752799B2 (en) Method for manufacturing SOI substrate
JPH08203842A (en) Manufacture of semiconductor device
JPH0777259B2 (en) Method for manufacturing polycrystalline silicon resistor having desired temperature coefficient
JPS61134079A (en) Improved lateral polysilicon diode and making thereof
JPS61105836A (en) Manufacture of low sheet resistance polysilicon having anisotropic etching property
JP3204855B2 (en) Semiconductor substrate manufacturing method
EP0817248A2 (en) Method of manufacturing SOI substrate
JP2838444B2 (en) Method of forming buried insulating film in silicon substrate
US6548379B1 (en) SOI substrate and method for manufacturing the same
JPH0629314A (en) Semiconductor device and manufacture thereof
US5898007A (en) Method for forming wells of a semiconductor device
US6518150B1 (en) Method of manufacturing semiconductor device
JPH04264724A (en) Manufacture of semiconductor substrate
JPH03240230A (en) Manufacture of semiconductor device
JPH0689870A (en) Manufacture of semiconductor element
JPH06283421A (en) Soi substrate and manufacturing method thereof
JP2685384B2 (en) Semiconductor substrate manufacturing method
JPS6125209B2 (en)
JPH0964346A (en) Manufacture of semiconductor device
JPS60127755A (en) Manufacture of semiconductor device
JPH11145146A (en) Semiconductor substrate and its manufacture
JPH0689869A (en) Manufacture of semiconductor element
JPH05218051A (en) Method of intrinsic gettering treatment
JPH1140512A (en) Manufacture of semiconductor substrate
JPH0722618A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980317

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980908

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071016

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081016

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081016

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091016

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees