JPH06283421A - Soi substrate and manufacturing method thereof - Google Patents
Soi substrate and manufacturing method thereofInfo
- Publication number
- JPH06283421A JPH06283421A JP8398893A JP8398893A JPH06283421A JP H06283421 A JPH06283421 A JP H06283421A JP 8398893 A JP8398893 A JP 8398893A JP 8398893 A JP8398893 A JP 8398893A JP H06283421 A JPH06283421 A JP H06283421A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- crystal silicon
- layer
- silicon layer
- less
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 72
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 99
- 238000005247 gettering Methods 0.000 claims abstract description 18
- 230000007547 defect Effects 0.000 claims abstract description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 70
- 239000001301 oxygen Substances 0.000 claims description 37
- 229910052760 oxygen Inorganic materials 0.000 claims description 37
- 235000012239 silicon dioxide Nutrition 0.000 claims description 35
- 239000000377 silicon dioxide Substances 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 20
- -1 oxygen ions Chemical class 0.000 claims description 20
- 238000010438 heat treatment Methods 0.000 claims description 19
- 230000001133 acceleration Effects 0.000 claims description 14
- 239000012535 impurity Substances 0.000 abstract description 12
- 238000011109 contamination Methods 0.000 abstract description 11
- 229910001385 heavy metal Inorganic materials 0.000 abstract description 2
- 239000013078 crystal Substances 0.000 abstract 3
- 239000010410 layer Substances 0.000 description 118
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 25
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 239000010408 film Substances 0.000 description 9
- 238000005468 ion implantation Methods 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ＳＩＭＯＸ法（Separa
tation by Implanted Oxygen）によるＳＯＩ（Silicon
On Insulator）基板およびその製造方法に関するもので
ある。The present invention relates to the SIMOX method (Separa
SOI (Silicon by tation by Implanted Oxygen)
On Insulator) substrate and its manufacturing method.
【０００２】[0002]
【従来の技術】ＬＳＩの高集積化に伴い、三次元回路素
子という新しい技術が生み出された。この技術は、素子
を階層的に、積み上げていくものである。この三次元回
路素子の技術に使用されるものに、ＳＯＩという技術が
ある。このＳＯＩは、絶縁層の上に半導体素子を形成す
るものである。この絶縁層によって、素子と素子とを分
離し、単結晶シリコン基板上に何層もの素子を形成して
いくものである。更に、ＳＯＩには、いろいろな形成技
術があり、その中で、絶縁埋込法というものがある。こ
の絶縁埋込法には、酸素イオン注入を用いて形成するＳ
ＩＭＯＸ法というものがある。2. Description of the Related Art With the high integration of LSI, a new technology called a three-dimensional circuit element has been created. This technique is to stack elements hierarchically. There is a technique called SOI as a technique used for the technique of this three-dimensional circuit element. This SOI forms a semiconductor element on the insulating layer. This insulating layer separates the elements from each other, and multiple layers of elements are formed on the single crystal silicon substrate. Furthermore, there are various forming technologies for SOI, and among them, there is an insulating embedding method. In this insulation burying method, S formed by using oxygen ion implantation is used.
There is an IMOX method.
【０００３】このＳＩＭＯＸ法は、化学量論的に酸化層
を形成するに足りる酸素原子を単結晶シリコン基板内部
にイオン注入し、熱処理を施すことにより、その基板内
部に埋込酸化層を、その基板表面に膜厚均一性のよい単
結晶シリコン層（ＳＯＩ層）を、それぞれ形成するもの
である。例えば、５００〜６００℃に加熱された単結晶
シリコン基板に、加速電圧２００ｋｅＶ、ドーズ量２．
０×１０18／ｃｍ2の酸素イオンが注入される。この結
果、酸素イオンが単結晶シリコン基板と反応して、単結
晶シリコン基板内に直接埋込層（ＳｉＯ2層）が形成さ
れる。この埋込ＳｉＯ2層上には、注入損傷を受けた残
留シリコン層が形成される。その後、Ａｒ／Ｏ2または
Ｎ2／Ｏ2の混合ガス雰囲気中で、１３００℃以上の高温
にて十分に単結晶シリコン基板が熱処理される。この高
温熱処理によって、単結晶シリコン基板から埋込ＳｉＯ
2層以外の析出物が取り除かれる。そして、単結晶シリ
コン基板表面に、シリコン原子を再配列させた単結晶シ
リコン層が形成されるものである。In this SIMOX method, oxygen atoms sufficient to form an oxide layer stoichiometrically are ion-implanted into a single crystal silicon substrate and heat treatment is performed to form a buried oxide layer inside the substrate. A single crystal silicon layer (SOI layer) having good film thickness uniformity is formed on the substrate surface. For example, an acceleration voltage of 200 keV and a dose of 2. are applied to a single crystal silicon substrate heated to 500 to 600 ° C.
Oxygen ions of 0 × 10 18 / cm 2 are implanted. As a result, oxygen ions react with the single crystal silicon substrate to directly form a buried layer (SiO 2 layer) in the single crystal silicon substrate. A residual silicon layer which has been damaged by implantation is formed on the buried SiO 2 layer. Then, the single crystal silicon substrate is sufficiently heat-treated at a high temperature of 1300 ° C. or higher in a mixed gas atmosphere of Ar / O 2 or N 2 / O 2 . By this high-temperature heat treatment, the embedded SiO 2 from the single crystal silicon substrate
Precipitates other than the two layers are removed. Then, a single crystal silicon layer in which silicon atoms are rearranged is formed on the surface of the single crystal silicon substrate.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、埋込Ｓ
ｉＯ2層が形成される際、ＳｉＯ2がシリコン原子に対し
て２．２５倍の体積であるという体積膨張が生じるた
め、歪が発生するものである。この歪を緩和するため、
格子間シリコン原子が残留シリコン層に放出される。過
剰の格子間シリコン原子は互いに合体して微小欠陥を形
成する。この微小欠陥が高温熱処理過程で成長する。こ
の結果、単結晶シリコン層に貫通転位が形成される。こ
の貫通転位の密度は、酸素イオン注入の条件に依存す
る。すなわち、酸素イオンの注入量が増加するほど、ま
た、その加速電圧が低いほど、転位密度はそれぞれ増加
する傾向にある。However, the embedded S
When the iO 2 layer is formed, the volume of SiO 2 is 2.25 times as large as that of silicon atoms, which causes volume expansion, which causes strain. To alleviate this distortion,
Interstitial silicon atoms are released into the residual silicon layer. Excess interstitial silicon atoms coalesce with each other to form microdefects. The minute defects grow during the high temperature heat treatment process. As a result, threading dislocations are formed in the single crystal silicon layer. The density of threading dislocations depends on the oxygen ion implantation conditions. That is, the dislocation density tends to increase as the implantation amount of oxygen ions increases and as the acceleration voltage thereof decreases.
【０００５】さらに、ＳＯＩ基板を、薄膜ＳＯＩ／ＭＯ
ＳＦＥＴ作製用基板として用いるためには、表面の単結
晶シリコン層の厚さが１００ｎｍ以下で、かつ、その膜
厚均一性が±５ｎｍ以下であることが要求されている。
そして、単結晶シリコン層を薄くするためには、少なく
とも、酸素イオン注入量の増加、または、その加速電圧
の低減が必要である。しかし、これらの条件は、上記の
ように、いずれも、転位密度を増加させるものである。
このため、従来のＳＯＩ基板は、単結晶シリコン層の厚
さが１００ｎｍ以下で、その膜厚均一性が±５ｎｍ以下
で、かつ、その転位密度が１０3／ｃｍ2以下を満足させ
たものがなく、薄膜ＳＯＩ／ＭＯＳＦＥＴ作製用基板と
して用いることができないという課題を有していた。Furthermore, the SOI substrate is replaced with a thin film SOI / MO.
In order to use it as a substrate for SFET fabrication, it is required that the thickness of the single crystal silicon layer on the surface be 100 nm or less and that the film thickness uniformity be ± 5 nm or less.
Then, in order to make the single crystal silicon layer thin, it is necessary to at least increase the oxygen ion implantation amount or reduce its acceleration voltage. However, these conditions all increase the dislocation density as described above.
Therefore, the conventional SOI substrate has a single crystal silicon layer having a thickness of 100 nm or less, a film thickness uniformity of ± 5 nm or less, and a dislocation density of 10 3 / cm 2 or less. In addition, there is a problem that it cannot be used as a substrate for forming a thin film SOI / MOSFET.
【０００６】また、ＳＩＭＯＸ法におけるイオン注入お
よび熱処理の工程において、製造装置から不純物汚染を
受けるという課題もある。Further, there is a problem that impurities are contaminated from the manufacturing apparatus in the steps of ion implantation and heat treatment in the SIMOX method.
【０００７】そこで、本発明の目的は、単結晶シリコン
層の結晶性および不純物汚染をそれぞれ改善し、かつ、
単結晶シリコン層の厚さを均一に薄くして、薄膜ＳＯＩ
／ＭＯＳＦＥＴ作製用基板として用いることができる単
結晶シリコン基板およびその製造方法を提供することで
ある。Therefore, an object of the present invention is to improve the crystallinity and impurity contamination of a single crystal silicon layer, and
The thickness of the single crystal silicon layer is made evenly thin, and the thin film SOI
It is an object of the present invention to provide a single crystal silicon substrate that can be used as a substrate for / MOSFET production and a method for manufacturing the same.
【０００８】[0008]
【課題を解決するための手段】請求項１に記載の発明
は、単結晶シリコン層を有するＳＯＩ基板において、上
記単結晶シリコン層の厚さが１００ｎｍ以下であり、そ
の膜厚均一性が±５ｎｍ以下であり、その欠陥密度が１
０3／ｃｍ2以下のものである。According to a first aspect of the present invention, in an SOI substrate having a single crystal silicon layer, the thickness of the single crystal silicon layer is 100 nm or less, and the film thickness uniformity is ± 5 nm. And the defect density is 1
It is 0 3 / cm 2 or less.
【０００９】また、請求項２に記載の発明は、基体上に
積層された第１の二酸化ケイ素層と、この第１の二酸化
ケイ素層上に積層されたゲッタリング層と、このゲッタ
リング層上に積層された第２の二酸化ケイ素層と、この
第２の二酸化ケイ素層層上に積層された１００ｎｍ以下
の厚さの単結晶シリコン層とを有するＳＯＩ基板であ
る。The invention according to claim 2 is that the first silicon dioxide layer laminated on the substrate, the gettering layer laminated on the first silicon dioxide layer, and the gettering layer. Is a SOI substrate having a second silicon dioxide layer laminated on the second silicon dioxide layer, and a single crystal silicon layer having a thickness of 100 nm or less laminated on the second silicon dioxide layer layer.
【００１０】また、請求項３に記載の発明は、酸素イオ
ン注入後、熱処理を施して、単結晶シリコン基板内部に
埋込二酸化ケイ素層を形成し、該単結晶シリコン基板の
表面に１００ｎｍ以下の薄い単結晶シリコン層を形成す
るＳＯＩ基板の製造方法において、上記単結晶シリコン
層中にキャビティを形成し、上記埋込二酸化ケイ素層下
にゲッタリング層を形成するものである。According to the third aspect of the present invention, after oxygen ion implantation, heat treatment is performed to form a buried silicon dioxide layer inside the single crystal silicon substrate, and the surface of the single crystal silicon substrate has a thickness of 100 nm or less. In a method for manufacturing an SOI substrate for forming a thin single crystal silicon layer, a cavity is formed in the single crystal silicon layer and a gettering layer is formed under the buried silicon dioxide layer.
【００１１】また、請求項４に記載の発明は、単結晶シ
リコン基板に１２０ｋｅＶ以下の低加速電圧で酸素イオ
ンを注入し、この後、１３００℃以上の温度にて高温熱
処理を施し、この後、１２０ｋｅＶ以上で、かつ、上記
１段目の低加速電圧よりも３０ｋｅＶ以上高い高加速電
圧で酸素イオンを注入し、この後、１３００℃以上の温
度にて高温熱処理を施すＳＯＩ基板の製造方法である。According to the invention described in claim 4, oxygen ions are implanted into the single crystal silicon substrate at a low acceleration voltage of 120 keV or less, followed by high temperature heat treatment at a temperature of 1300 ° C. or more, and thereafter, A method for manufacturing an SOI substrate, in which oxygen ions are implanted at a high acceleration voltage of 120 keV or more and 30 keV or more higher than the low acceleration voltage of the first step, and then high temperature heat treatment is performed at a temperature of 1300 ° C. or more. .
【００１２】[0012]
【作用】請求項１に記載した発明に係るＳＯＩ基板は、
単結晶シリコン層を有する。この単結晶シリコン層の厚
さが１００ｎｍ以下である。また、この単結晶シリコン
層の膜厚均一性が±５ｎｍ以下である。さらに、この単
結晶シリコン層の欠陥密度が１０3／ｃｍ2以下のもので
ある。このため、このＳＯＩ基板は、薄膜ＳＯＩ／ＭＯ
ＳＦＥＴ作製用基板の要求を満たしているので、薄膜Ｓ
ＯＩ／ＭＯＳＦＥＴ作製用基板として用いることができ
る。The SOI substrate according to the invention described in claim 1 is
It has a single crystal silicon layer. The thickness of this single crystal silicon layer is 100 nm or less. Further, the film thickness uniformity of this single crystal silicon layer is ± 5 nm or less. Further, the defect density of this single crystal silicon layer is 10 3 / cm 2 or less. Therefore, this SOI substrate is a thin film SOI / MO.
Since it meets the requirements for substrates for SFET fabrication, the thin film S
It can be used as a substrate for OI / MOSFET fabrication.
【００１３】また、請求項２に記載した発明に係るＳＯ
Ｉ基板にあっては、１００ｎｍ以下の薄い単結晶シリコ
ン層が積層されても、第２の二酸化ケイ素層が単結晶シ
リコン層とゲッタリング層との間に積層されているの
で、ゲッタリング層の欠陥が単結晶シリコン層には及ば
ない。このゲッタリング層の欠陥は、単結晶シリコン層
中の不純物汚染をゲッタリングする。この結果、単結晶
シリコン層の結晶性が向上し、かつ、その不純物汚染が
低減できるものである。また、単結晶シリコン層の膜厚
均一性を±５ｎｍ以下にすることができるものである。The SO according to the invention described in claim 2
In the I substrate, even if a thin single crystal silicon layer having a thickness of 100 nm or less is stacked, the second silicon dioxide layer is stacked between the single crystal silicon layer and the gettering layer, so The defects do not extend to the single crystal silicon layer. The defects in the gettering layer getter the impurity contamination in the single crystal silicon layer. As a result, the crystallinity of the single crystal silicon layer is improved and the impurity contamination can be reduced. In addition, the film thickness uniformity of the single crystal silicon layer can be set to ± 5 nm or less.
【００１４】また、請求項３に記載した発明に係るＳＯ
Ｉ基板の製造方法にあっては、単結晶シリコン基板に所
定の酸素イオンが注入される。このとき、酸素イオンが
単結晶シリコン基板と反応して、単結晶シリコン基板内
部に直接埋込二酸化ケイ素層が形成される。この埋込二
酸化ケイ素層上には、注入損傷を受けた残留シリコン層
が形成される。この酸素イオン注入後、所定の熱処理に
よって、単結晶シリコン基板表面に、シリコン原子を再
配列させた１００ｎｍ以下の単結晶シリコン層が形成さ
れる。次に、この単結晶シリコン層中に、空孔の集合体
であるキャビティを形成する。このキャビティは格子間
シリコンのシンクとなるものである。次いで、上記埋込
二酸化ケイ素層下にゲッタリング層を形成する。埋込二
酸化ケイ素層が単結晶シリコン層とゲッタリング層との
間に形成されているので、ゲッタリング層の欠陥が単結
晶シリコン層には及ばない。このゲッタリング層の欠陥
は、単結晶シリコン層中の不純物汚染をゲッタリングす
る。この結果、単結晶シリコン層の結晶性が向上し、か
つ、その不純物汚染を低減することができるものであ
る。また、単結晶シリコン層の膜厚均一性を±５ｎｍ以
下にすることができるものである。Also, the SO according to the invention described in claim 3
In the method of manufacturing the I substrate, predetermined oxygen ions are implanted into the single crystal silicon substrate. At this time, oxygen ions react with the single crystal silicon substrate to form a buried silicon dioxide layer directly inside the single crystal silicon substrate. An implant damaged residual silicon layer is formed on the buried silicon dioxide layer. After the oxygen ion implantation, a predetermined heat treatment forms a single crystal silicon layer of 100 nm or less in which silicon atoms are rearranged on the surface of the single crystal silicon substrate. Next, a cavity, which is an aggregate of holes, is formed in this single crystal silicon layer. This cavity serves as an interstitial silicon sink. Then, a gettering layer is formed under the buried silicon dioxide layer. Since the buried silicon dioxide layer is formed between the single crystal silicon layer and the gettering layer, the defects of the gettering layer do not reach the single crystal silicon layer. The defects in the gettering layer getter the impurity contamination in the single crystal silicon layer. As a result, the crystallinity of the single crystal silicon layer can be improved, and the impurity contamination can be reduced. In addition, the film thickness uniformity of the single crystal silicon layer can be set to ± 5 nm or less.
【００１５】また、請求項４に記載した発明に係るＳＯ
Ｉ基板の製造方法は、単結晶シリコン基板に１２０ｋｅ
Ｖ以下の低加速電圧で酸素イオンを注入する。この後、
１３００℃以上の温度にて高温熱処理を施す。この後、
１２０ｋｅＶ以上で、かつ、上記１段目の低加速電圧よ
りも３０ｋｅＶ以上高い高加速電圧で酸素イオンを注入
する。この後、１３００℃以上の温度にて高温熱処理を
施す。この結果、ＳＯＩ基板の表面には、単結晶シリコ
ン層が形成され、このＳＯＩ基板の内部には、単層の二
酸化ケイ素層が形成される。この二酸化ケイ素層は、単
結晶シリコン層への欠陥の伝播を阻止するバリア部と、
単結晶シリコン層中の不純物汚染をゲッタリングするゲ
ッタリング部と、高濃度酸素を含む高濃度酸素部とを有
している。そして、単結晶シリコン層の結晶性が向上
し、かつ、その不純物汚染が低減できる単結晶シリコン
層の厚さを１００ｎｍ以下で、その膜厚均一性を±５ｎ
ｍ以下であるＳＯＩ基板を製造することができる。The SO according to the invention described in claim 4
The manufacturing method of the I substrate is 120 ke on a single crystal silicon substrate.
Oxygen ions are implanted at a low acceleration voltage of V or less. After this,
High temperature heat treatment is performed at a temperature of 1300 ° C. or higher. After this,
Oxygen ions are implanted at a high acceleration voltage of 120 keV or higher and 30 keV or higher higher than the low acceleration voltage of the first stage. After that, high temperature heat treatment is performed at a temperature of 1300 ° C. or higher. As a result, a single crystal silicon layer is formed on the surface of the SOI substrate, and a single silicon dioxide layer is formed inside the SOI substrate. The silicon dioxide layer has a barrier portion that prevents the propagation of defects into the single crystal silicon layer,
It has a gettering portion for gettering impurity contamination in the single crystal silicon layer and a high concentration oxygen portion containing high concentration oxygen. Further, the crystallinity of the single crystal silicon layer is improved, and the impurity contamination can be reduced. The thickness of the single crystal silicon layer is 100 nm or less, and the film thickness uniformity is ± 5 n.
An SOI substrate having a thickness of m or less can be manufactured.
【００１６】[0016]
【実施例】以下、本発明に係るＳＯＩ基板およびその製
造方法を実施例に基づいて説明する。図１〜図５は、本
発明のＳＯＩ基板の製造方法の一実施例を説明するため
の工程図である。EXAMPLES An SOI substrate and a method of manufacturing the same according to the present invention will be described below based on examples. 1 to 5 are process drawings for explaining one embodiment of the method for manufacturing an SOI substrate of the present invention.
【００１７】まず、単結晶シリコン基板１を５５０〜６
５０℃に加熱する（図１）。この状態で、単結晶シリコ
ン基板１の上面から、加速電圧７０〜８０ｋｅＶ、ドー
ズ量１×１０18／ｃｍ2の条件で酸素イオン２を注入す
る。この結果、酸素イオン２が単結晶シリコン基板１中
のシリコン原子と反応して、単結晶シリコン基板１内部
の所定深さ位置に直接埋込二酸化ケイ素層３が形成され
る。すなわち、（１＋ｘ）Ｓｉ＋２Ｏi→ＳｉＯ2＋ｘＳ
ｉiの式に示す反応が発生している。ただし、Ｏiは格子
間酸素、Ｓｉiは格子間シリコンである。この埋込二酸
化ケイ素層３の上には、注入損傷を受けた残留シリコン
層４が形成される（図２）。この残留シリコン層４の厚
さは、１００ｎｍ以下である。なお、埋込二酸化ケイ素
層３の形成に伴う体積膨張によるストレスを完全に緩和
させるため、ｘは１．２５程度であり、格子間酸素原子
１個あたり約０．６３個の格子間シリコン原子が残留シ
リコン層４に放出されている。First, the single crystal silicon substrate 1 is set to 550-6.
Heat to 50 ° C. (FIG. 1). In this state, oxygen ions 2 are implanted from the upper surface of the single crystal silicon substrate 1 under the conditions of an acceleration voltage of 70 to 80 keV and a dose amount of 1 × 10 18 / cm 2 . As a result, the oxygen ions 2 react with silicon atoms in the single crystal silicon substrate 1 to directly form the buried silicon dioxide layer 3 at a predetermined depth position inside the single crystal silicon substrate 1. That is, (1 + x) Si + 2O i → SiO 2 + xS
The reaction represented by the formula i i occurs. However, O i is interstitial oxygen, and Si i is interstitial silicon. On top of this buried silicon dioxide layer 3 is formed a residual silicon layer 4 which has been damaged by implantation (FIG. 2). The residual silicon layer 4 has a thickness of 100 nm or less. In order to completely relieve the stress due to the volume expansion associated with the formation of the embedded silicon dioxide layer 3, x is about 1.25, and about 0.63 interstitial silicon atoms are present for each interstitial oxygen atom. It is released to the residual silicon layer 4.
【００１８】この酸素イオン注入後、例えばアルゴン
（９９体積％）と酸素（１体積％）との混合ガス雰囲気
にて、１３００℃まで昇温し、この１３００℃の温度に
て、６時間保持し、炉冷する（第１熱処理）。この第１
熱処理の結果、単結晶シリコン基板１の表層部に、シリ
コン原子を再配列させた単結晶シリコン層５が形成され
る。この単結晶シリコン層５と埋込二酸化ケイ素層３と
の界面は急峻になる。そして、単結晶シリコン層５中に
は、１×１０8／ｃｍ2以上の貫通転位６が発生している
（図３）。After the oxygen ion implantation, the temperature is raised to 1300 ° C. in a mixed gas atmosphere of, for example, argon (99% by volume) and oxygen (1% by volume), and the temperature is maintained at 1300 ° C. for 6 hours. , Furnace cool (first heat treatment). This first
As a result of the heat treatment, a single crystal silicon layer 5 in which silicon atoms are rearranged is formed on the surface layer portion of the single crystal silicon substrate 1. The interface between the single crystal silicon layer 5 and the buried silicon dioxide layer 3 becomes steep. Then, threading dislocations 6 of 1 × 10 8 / cm 2 or more are generated in the single crystal silicon layer 5 (FIG. 3).
【００１９】次に、図３に示す単結晶シリコン基板１を
５５０〜６５０℃に加熱した状態で、この単結晶シリコ
ン基板１に上面から、加速電圧１５０〜２００ｋｅＶ、
ドーズ量１×１０18／ｃｍ2の条件で酸素イオン７を注
入する。この結果、酸素イオン７が、上記埋込二酸化ケ
イ素層３の下方の単結晶シリコン基板１のシリコン原子
と反応して、高濃度酸素領域９が埋込二酸化ケイ素層３
の下方に形成される。このとき、単結晶シリコン層５中
の貫通転位６は、注入された酸素イオン７の衝突によ
り、消滅する。単結晶シリコン層５中には、格子間シリ
コン原子のシンクとなるキャビティ８が形成される。こ
の高濃度酸素領域９と埋込二酸化ケイ素層３との間に
は、注入損傷を受けた残留シリコン層１０が形成される
（図４）。高濃度酸素領域９の形成に伴い、格子間シリ
コン原子が残留シリコン層１０に放出される。Next, with the single crystal silicon substrate 1 shown in FIG. 3 being heated to 550 to 650 ° C., an acceleration voltage of 150 to 200 keV,
Oxygen ions 7 are implanted under the condition of a dose amount of 1 × 10 18 / cm 2 . As a result, the oxygen ions 7 react with the silicon atoms of the single crystal silicon substrate 1 below the buried silicon dioxide layer 3, and the high-concentration oxygen regions 9 are buried in the buried silicon dioxide layer 3.
Formed below. At this time, the threading dislocations 6 in the single crystal silicon layer 5 disappear due to the collision of the implanted oxygen ions 7. A cavity 8 serving as a sink for interstitial silicon atoms is formed in the single crystal silicon layer 5. An implantation-damaged residual silicon layer 10 is formed between the high-concentration oxygen region 9 and the buried silicon dioxide layer 3 (FIG. 4). Along with the formation of the high concentration oxygen region 9, interstitial silicon atoms are released to the residual silicon layer 10.
【００２０】この後、上記第１熱処理と同じ条件で、第
２熱処理を施す。この結果、残留シリコン層１０は、結
晶性が回復し単結晶シリコン層１２になる。この単結晶
シリコン層１２中には貫通転位１１が発生している（図
５）。After that, the second heat treatment is performed under the same conditions as the first heat treatment. As a result, the residual silicon layer 10 recovers its crystallinity and becomes the single crystal silicon layer 12. Threading dislocations 11 are generated in the single crystal silicon layer 12 (FIG. 5).
【００２１】この第２熱処理時に、単結晶シリコン層１
２に放出された格子間シリコン原子は、埋込二酸化ケイ
素層３がそのバリア層となって単結晶シリコン層５中に
は入り込むことができない。さらに、上記キャビティ８
が酸素イオン７注入の際に単結晶シリコン層５中に発生
する格子間シリコン原子のシンクとなっている。このた
め、単結晶シリコン層５中での欠陥形成が抑制される。
上記高濃度酸素領域９は第１の二酸化ケイ素層を埋込二
酸化ケイ素層３は第２の二酸化ケイ素層をそれぞれ構成
するものである。During the second heat treatment, the single crystal silicon layer 1
The interstitial silicon atoms released to No. 2 cannot enter the single crystal silicon layer 5 by the buried silicon dioxide layer 3 serving as a barrier layer. Further, the cavity 8
Serves as a sink for interstitial silicon atoms generated in the single crystal silicon layer 5 when the oxygen ions 7 are implanted. Therefore, the formation of defects in the single crystal silicon layer 5 is suppressed.
The high oxygen concentration region 9 constitutes the first silicon dioxide layer and the buried silicon dioxide layer 3 constitutes the second silicon dioxide layer.
【００２２】また、単結晶シリコン層１２には、高密度
の欠陥１１が形成されているが、この欠陥１１により単
結晶シリコン層１２は重金属等のゲッタリング層として
作用するものである。なお、酸素イオンの加速電圧、そ
のドーズ量、熱処理温度を、所定の範囲に調整すること
により、バリア部、ゲッタリング部、および、高濃度酸
素部を、単層の二酸化ケイ素層により形成してもよい。High-density defects 11 are formed in the single crystal silicon layer 12. The defects 11 cause the single crystal silicon layer 12 to act as a gettering layer of heavy metal or the like. By adjusting the acceleration voltage of oxygen ions, the dose thereof, and the heat treatment temperature within a predetermined range, the barrier portion, the gettering portion, and the high-concentration oxygen portion are formed by a single-layer silicon dioxide layer. Good.
【００２３】このように製造したＳＯＩ基板の単結晶シ
リコン層５の転位密度は、１０3／ｃｍ2より小さく、単
結晶シリコン層の結晶性が向上しているものである。し
たがって、単結晶シリコン層の結晶性が向上し、かつ、
その不純物汚染が低減し、かつ、単結晶シリコン層の厚
さを１００ｎｍ以下に薄くすることができる。さらに、
単結晶シリコン層の膜厚均一性が５ｎｍ以下に減少して
いるものである。The dislocation density of the single crystal silicon layer 5 of the SOI substrate thus manufactured is less than 10 3 / cm 2 , and the crystallinity of the single crystal silicon layer is improved. Therefore, the crystallinity of the single crystal silicon layer is improved, and
The impurity contamination can be reduced and the thickness of the single crystal silicon layer can be reduced to 100 nm or less. further,
The film thickness uniformity of the single crystal silicon layer is reduced to 5 nm or less.
【００２４】その結果、このＳＯＩ基板を、薄膜ＳＯＩ
／ＭＯＳＦＥＴ作製用基板として用いることができる。As a result, this SOI substrate is formed into a thin film SOI.
/ Can be used as a substrate for MOSFET production.
【００２５】[0025]
【発明の効果】本発明によれば、単結晶シリコン層の結
晶性および不純物汚染をそれぞれ改善し、かつ、単結晶
シリコン層の厚さを均一に薄くすることができる。この
ため、ＳＯＩ基板は、薄膜ＳＯＩ／ＭＯＳＦＥＴ作製用
基板として用いることができる。According to the present invention, the crystallinity and impurity contamination of the single crystal silicon layer can be improved, and the thickness of the single crystal silicon layer can be made uniform. Therefore, the SOI substrate can be used as a thin film SOI / MOSFET fabrication substrate.
【図１】本発明の一実施例に係るＳＯＩ基板の製造方法
の一工程を示す断面図である。FIG. 1 is a cross-sectional view showing a step in a method for manufacturing an SOI substrate according to an embodiment of the present invention.
【図２】本発明の一実施例に係るＳＯＩ基板の製造方法
の一工程を示す断面図である。FIG. 2 is a cross-sectional view showing a step in the method of manufacturing the SOI substrate according to the embodiment of the present invention.
【図３】本発明の一実施例に係るＳＯＩ基板の製造方法
の一工程を示す断面図である。FIG. 3 is a cross-sectional view showing a step in the method of manufacturing the SOI substrate according to the embodiment of the present invention.
【図４】本発明の一実施例に係るＳＯＩ基板の製造方法
の一工程を示す断面図である。FIG. 4 is a cross-sectional view showing a step in the method of manufacturing the SOI substrate according to the embodiment of the present invention.
【図５】本発明の一実施例に係るＳＯＩ基板の製造方法
の一工程を示す断面図である。FIG. 5 is a cross-sectional view showing a step in the method of manufacturing the SOI substrate according to the embodiment of the present invention.
１ 単結晶シリコン基板 ２ 酸素イオン ３ 埋込二酸化ケイ素層（第２の二酸化ケイ素層） ５ 単結晶シリコン層 ９ 高酸素濃度領域（第１の二酸化ケイ素層） １２ 単結晶シリコン層（ゲッタリング層） 1 Single Crystal Silicon Substrate 2 Oxygen Ion 3 Embedded Silicon Dioxide Layer (Second Silicon Dioxide Layer) 5 Single Crystal Silicon Layer 9 High Oxygen Concentration Region (First Silicon Dioxide Layer) 12 Single Crystal Silicon Layer (Gettering Layer)
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/12 Ｄ ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Office reference number FI technical display location H01L 27/12 D
Claims (4)
おいて、 上記単結晶シリコン層の厚さが１００ｎｍ以下であり、
その膜厚均一性が±５ｎｍ以下であり、その欠陥密度が
１０3／ｃｍ2以下であることを特徴とするＳＯＩ基板。1. An SOI substrate having a single crystal silicon layer, wherein the thickness of the single crystal silicon layer is 100 nm or less,
An SOI substrate having a film thickness uniformity of ± 5 nm or less and a defect density of 10 3 / cm 2 or less.
層と、 この第１の二酸化ケイ素層上に積層されたゲッタリング
層と、 このゲッタリング層上に積層された第２の二酸化ケイ素
層と、 この第２の二酸化ケイ素層上に積層された１００ｎｍ以
下の厚さの単結晶シリコン層とを有することを特徴とす
るＳＯＩ基板。2. A first silicon dioxide layer laminated on a substrate, a gettering layer laminated on the first silicon dioxide layer, and a second silicon dioxide laminated on the gettering layer. An SOI substrate having a layer and a single crystal silicon layer having a thickness of 100 nm or less and laminated on the second silicon dioxide layer.
結晶シリコン基板内部に埋込二酸化ケイ素層を形成し、
該単結晶シリコン基板の表面に１００ｎｍ以下の薄い単
結晶シリコン層を形成するＳＯＩ基板の製造方法におい
て、 上記単結晶シリコン層中にキャビティを形成し、 上記埋込二酸化ケイ素層下にゲッタリング層を形成する
ことを特徴とするＳＯＩ基板の製造方法。3. After implanting oxygen ions, heat treatment is performed to form a buried silicon dioxide layer inside the single crystal silicon substrate,
In a method for manufacturing an SOI substrate, wherein a thin single crystal silicon layer having a thickness of 100 nm or less is formed on the surface of the single crystal silicon substrate, a cavity is formed in the single crystal silicon layer, and a gettering layer is formed under the buried silicon dioxide layer. A method for manufacturing an SOI substrate, which is characterized by being formed.
の低加速電圧で酸素イオンを注入し、 この後、１３００℃以上の温度にて高温熱処理を施し、 この後、１２０ｋｅＶ以上で、かつ、上記１段目の低加
速電圧よりも３０ｋｅＶ以上高い高加速電圧で酸素イオ
ンを注入し、 この後、１３００℃以上の温度にて高温熱処理を施すこ
とを特徴とするＳＯＩ基板の製造方法。4. A single crystal silicon substrate is implanted with oxygen ions at a low accelerating voltage of 120 keV or less, followed by high temperature heat treatment at a temperature of 1300 ° C. or more, and then at 120 keV or more and the above-mentioned one step. A method for manufacturing an SOI substrate, which comprises implanting oxygen ions at a high acceleration voltage that is 30 keV or more higher than a low eye acceleration voltage, and then performing high temperature heat treatment at a temperature of 1300 ° C. or more.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8398893A JPH06283421A (en) | 1993-03-18 | 1993-03-18 | Soi substrate and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8398893A JPH06283421A (en) | 1993-03-18 | 1993-03-18 | Soi substrate and manufacturing method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06283421A true JPH06283421A (en) | 1994-10-07 |
Family
ID=13817926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8398893A Withdrawn JPH06283421A (en) | 1993-03-18 | 1993-03-18 | Soi substrate and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06283421A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6252294B1 (en) | 1999-05-07 | 2001-06-26 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and semiconductor storage device |
| JP2007502541A (en) * | 2003-08-14 | 2007-02-08 | アイビス・テクノロジー・コーポレイション | Internal gettering in SIMOX SOI silicon substrate |
| JP2007109961A (en) * | 2005-10-14 | 2007-04-26 | Shin Etsu Handotai Co Ltd | Method of manufacturing multilayer soi wafer, and multilayer soi wafer |
| JP2010062503A (en) * | 2008-09-08 | 2010-03-18 | Sumco Corp | Method for reducing crystal defect of simox wafer and simox wafer |
| JP2010118382A (en) * | 2008-11-11 | 2010-05-27 | Sumco Corp | Method of reducing crystal defect of simox wafer |
-
1993
- 1993-03-18 JP JP8398893A patent/JPH06283421A/en not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6252294B1 (en) | 1999-05-07 | 2001-06-26 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and semiconductor storage device |
| JP2007502541A (en) * | 2003-08-14 | 2007-02-08 | アイビス・テクノロジー・コーポレイション | Internal gettering in SIMOX SOI silicon substrate |
| JP2007109961A (en) * | 2005-10-14 | 2007-04-26 | Shin Etsu Handotai Co Ltd | Method of manufacturing multilayer soi wafer, and multilayer soi wafer |
| JP2010062503A (en) * | 2008-09-08 | 2010-03-18 | Sumco Corp | Method for reducing crystal defect of simox wafer and simox wafer |
| JP2010118382A (en) * | 2008-11-11 | 2010-05-27 | Sumco Corp | Method of reducing crystal defect of simox wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2752799B2 (en) | Method for manufacturing SOI substrate | |
| EP1279194B1 (en) | Implantation process using sub-stoichiometric, oxygen doses at different energies | |
| JPH06236976A (en) | Soi and configuration method therefor | |
| US5310689A (en) | Method of forming a SIMOX structure | |
| JPH08255885A (en) | Manufacture of wafer having buried oxygen layer at desired depth, and soi wafer | |
| US7358147B2 (en) | Process for producing SOI wafer | |
| JP2998330B2 (en) | SIMOX substrate and method of manufacturing the same | |
| US6548379B1 (en) | SOI substrate and method for manufacturing the same | |
| JPH06283421A (en) | Soi substrate and manufacturing method thereof | |
| JPH11297703A (en) | Fabrication of semiconductor device | |
| KR100260574B1 (en) | Manufacturing method of soi substrate | |
| JPH04264724A (en) | Manufacture of semiconductor substrate | |
| JPH06283420A (en) | Production of soi board | |
| JP3191371B2 (en) | Semiconductor wafer bonding method | |
| JP3995286B2 (en) | SIMOX substrate manufacturing method | |
| JPH11214322A (en) | Manufacturing for silicon semiconductor substrate | |
| JP2000183068A (en) | Manufacture of semiconductor device | |
| JP3091800B2 (en) | Method for manufacturing SOI substrate | |
| JP4598241B2 (en) | SIMOX substrate manufacturing method | |
| JPH1022289A (en) | Semiconductor device and its manufacture | |
| JP2685384B2 (en) | Semiconductor substrate manufacturing method | |
| JP3550621B2 (en) | Method for manufacturing SOI substrate by SIMOX method | |
| JP4531339B2 (en) | Manufacturing method of semiconductor substrate | |
| JPS63280438A (en) | Formation of isolation region | |
| JPH10214843A (en) | Manufacturing method of semiconductor substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000530 |