JP2836146B2 - アクティブマトリクス型液晶表示装置とその駆動方法 - Google Patents
アクティブマトリクス型液晶表示装置とその駆動方法Info
- Publication number
- JP2836146B2 JP2836146B2 JP32988389A JP32988389A JP2836146B2 JP 2836146 B2 JP2836146 B2 JP 2836146B2 JP 32988389 A JP32988389 A JP 32988389A JP 32988389 A JP32988389 A JP 32988389A JP 2836146 B2 JP2836146 B2 JP 2836146B2
- Authority
- JP
- Japan
- Prior art keywords
- bus line
- thin film
- voltage
- scan bus
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 〔概 要〕 高精細で高画質表示を達成できるアクティブマトリク
ス型液晶表示装置とその駆動方法に関し、 アクティブマトリクス型液晶表示装置のスキャンバス
ラインとデータバスラインの双方ともに、ライン数を低
減するとともに、インターレース駆動をも可能とするこ
とを目的とし、 互いに直交配置されたスキャンバスラインとデータバ
スラインとの各交差部に、互いに閾値電圧の異なる複数
のｎチャネル薄膜トランジスタと、互いに閾値電圧の異
なる複数のｐチャネル薄膜トランジスタ、及び、各薄膜
トランジスタのそれぞれにより駆動される複数の画素電
極とを設けた構成とし、また、前記各スキャンバスライ
ンを走査するに際し、各スキャンバスラインに印加する
電圧を、各スキャンバスラインに接続するｎチャネルお
よびｐチャネルの薄膜トランジスタのそれぞれに関し
て、全トランジスタを導通可能な電圧とした後、導通し
ているトランジスタのうち閾値電圧が最も高いトランジ
スタが非導通となる如く時分割的に変化させることを特
徴とする。
ス型液晶表示装置とその駆動方法に関し、 アクティブマトリクス型液晶表示装置のスキャンバス
ラインとデータバスラインの双方ともに、ライン数を低
減するとともに、インターレース駆動をも可能とするこ
とを目的とし、 互いに直交配置されたスキャンバスラインとデータバ
スラインとの各交差部に、互いに閾値電圧の異なる複数
のｎチャネル薄膜トランジスタと、互いに閾値電圧の異
なる複数のｐチャネル薄膜トランジスタ、及び、各薄膜
トランジスタのそれぞれにより駆動される複数の画素電
極とを設けた構成とし、また、前記各スキャンバスライ
ンを走査するに際し、各スキャンバスラインに印加する
電圧を、各スキャンバスラインに接続するｎチャネルお
よびｐチャネルの薄膜トランジスタのそれぞれに関し
て、全トランジスタを導通可能な電圧とした後、導通し
ているトランジスタのうち閾値電圧が最も高いトランジ
スタが非導通となる如く時分割的に変化させることを特
徴とする。
本発明は、高精細で高画質表示を達成できるアクティ
ブマトリクス型液晶表示装置とその駆動方法に関する。
ブマトリクス型液晶表示装置とその駆動方法に関する。
近年、液晶表示パネルはポケットテレビ等での実用化
が進んでおり、更に情報端末等の用途を目指して高精細
化や高画質化が要求されている。
が進んでおり、更に情報端末等の用途を目指して高精細
化や高画質化が要求されている。
従来のアクティブマトリクス型液晶表示パネルは、第
４図の等価回路に示す如く、スキャンバスラインSBとデ
ータバスラインDBとの交差部に、画素電極Ｅと各画素電
極Ｅ対応に薄膜トランジスタ（TFT）Ｔとを配置してい
る。
４図の等価回路に示す如く、スキャンバスラインSBとデ
ータバスラインDBとの交差部に、画素電極Ｅと各画素電
極Ｅ対応に薄膜トランジスタ（TFT）Ｔとを配置してい
る。
このアクティブマトリクス型液晶表示パネルを情報端
末用を目指して高精細化するためには、バスライン抵抗
を所定値以下に保つため、スキャンバスラインSBおよび
データバスラインDBの幅を、ある値より細くできない。
そのため、表示領域中に占める画素電極Ｅの面積の割
合，即ち開口率が低下し、表示が暗くなるという問題が
ある。
末用を目指して高精細化するためには、バスライン抵抗
を所定値以下に保つため、スキャンバスラインSBおよび
データバスラインDBの幅を、ある値より細くできない。
そのため、表示領域中に占める画素電極Ｅの面積の割
合，即ち開口率が低下し、表示が暗くなるという問題が
ある。
また、バスライン数の増加に伴い、フレキシブル・ケ
ーブルのピッチや、ドライバIC数の増加が問題となる。
ーブルのピッチや、ドライバIC数の増加が問題となる。
このような問題を解消するため、互いに直交配置した
スキャンバスラインSBとデータバスラインDBとの各交差
部に、それぞれ複数個の画素電極Ｅおよび各画素電極対
応の薄膜トランジスタＴを設け、それら各交点位置に設
けた薄膜トランジスタの閾値電圧Vthをそれぞれ異なら
しめた構成や、上記各交点位置に配設する複数個の薄膜
トランジスタを、ｎチャネルとｐチャネルの組合せとし
た構成を、本発明者らは先に提案した。
スキャンバスラインSBとデータバスラインDBとの各交差
部に、それぞれ複数個の画素電極Ｅおよび各画素電極対
応の薄膜トランジスタＴを設け、それら各交点位置に設
けた薄膜トランジスタの閾値電圧Vthをそれぞれ異なら
しめた構成や、上記各交点位置に配設する複数個の薄膜
トランジスタを、ｎチャネルとｐチャネルの組合せとし
た構成を、本発明者らは先に提案した。
前者の構成では、スキャンバスラインとデータバスラ
インのいずれか一方または双方のライン数を低減できる
が、インターレース駆動を行なうことができず、後者の
構成ではライン数を低減できるのは、スキャンバスライ
ンとデータバスラインのうち、いずれか一方に限られ
る。
インのいずれか一方または双方のライン数を低減できる
が、インターレース駆動を行なうことができず、後者の
構成ではライン数を低減できるのは、スキャンバスライ
ンとデータバスラインのうち、いずれか一方に限られ
る。
液晶表示装置が大型化かつ高精細化する趨勢下にあっ
ては、スキャンバスライン数もデータバスライン数も共
に増大し、双方ともにライン数を低減することが強く要
請されるとともに、インターレース駆動も不可欠とな
る。
ては、スキャンバスライン数もデータバスライン数も共
に増大し、双方ともにライン数を低減することが強く要
請されるとともに、インターレース駆動も不可欠とな
る。
本発明は上記要請に基づいてなされたものであって、
アクティブマトリクス型液晶表示装置のスキャンバスラ
インとデータバスラインの双方ともに、ライン数を低減
するとともに、インターレース駆動をも可能とすること
を目的とする。
アクティブマトリクス型液晶表示装置のスキャンバスラ
インとデータバスラインの双方ともに、ライン数を低減
するとともに、インターレース駆動をも可能とすること
を目的とする。
本発明のアクティブマトリクス型液晶表示装置は、上
記問題点を解決するため、互いに直交配置されたスキャ
ンバスラインとデータバスラインとの各交差部に、互い
に閾値電圧の異なるｎチャネル薄膜トランジスタと、互
いに閾値電圧の異なるｐチャネル薄膜トランジスタ、及
び、各薄膜トランジスタのそれぞれにより駆動される画
素電極とを設けた構成とする。
記問題点を解決するため、互いに直交配置されたスキャ
ンバスラインとデータバスラインとの各交差部に、互い
に閾値電圧の異なるｎチャネル薄膜トランジスタと、互
いに閾値電圧の異なるｐチャネル薄膜トランジスタ、及
び、各薄膜トランジスタのそれぞれにより駆動される画
素電極とを設けた構成とする。
またその駆動方法は、前記各スキャンバスラインを走
査するに際し、各スキャンバスラインに印加する電圧
を、各スキャンバスラインに接続するｎチャネルおよび
ｐチャネルの薄膜トランジスタのそれぞれに関して、全
素子を導通可能な電圧とした後、導通している素子のう
ち閾値電圧が最も高い素子が非導通となる如く時分割的
に変化させる。
査するに際し、各スキャンバスラインに印加する電圧
を、各スキャンバスラインに接続するｎチャネルおよび
ｐチャネルの薄膜トランジスタのそれぞれに関して、全
素子を導通可能な電圧とした後、導通している素子のう
ち閾値電圧が最も高い素子が非導通となる如く時分割的
に変化させる。
第１図（ａ）は本発明に係るアクティブマトリクス型
液晶表示装置の構成例を示す図であって、スキャンバス
ラインSBとデータバスラインDBとの各交差部に、閾値電
圧Vthの異なる２個のｎチャネル薄膜トランジスタと、
２個のｐチャネル薄膜トランジスタを設けた例である。
液晶表示装置の構成例を示す図であって、スキャンバス
ラインSBとデータバスラインDBとの各交差部に、閾値電
圧Vthの異なる２個のｎチャネル薄膜トランジスタと、
２個のｐチャネル薄膜トランジスタを設けた例である。
上記４個の薄膜トランジスタT1〜T4の閾値電圧特性
を、第１図（ｂ）にVth1〜Vth4で示す如く選べば、第１
図（ａ）の構成は、スキャンバスラインSBを挟んで、上
側にｎチャネル素子，下側にｐチャネル素子を、スキャ
ンバスラインSBに沿って配列した例となる。
を、第１図（ｂ）にVth1〜Vth4で示す如く選べば、第１
図（ａ）の構成は、スキャンバスラインSBを挟んで、上
側にｎチャネル素子，下側にｐチャネル素子を、スキャ
ンバスラインSBに沿って配列した例となる。
上記構成とした場合、スキャンバスラインSBに印加す
る走査電圧の極性により、ｎチャネル素子T1,T2、また
はｐチャネル素子T3,T4のいずれか一方のみが選択対象
となり、他方は電圧の値に無関係に非選択状態を保つ。
る走査電圧の極性により、ｎチャネル素子T1,T2、また
はｐチャネル素子T3,T4のいずれか一方のみが選択対象
となり、他方は電圧の値に無関係に非選択状態を保つ。
また、選択対象となった素子群T1,T2（またはT3,T4）
のうち、閾値電圧Vth1,Vth2（またはVth3,Vth4）の絶対
値が、印加された走査電圧V1,V2（またはV3,V4）の絶対
値より高いものは非選択すなわちオフとなり、低いもの
は選択されてオンとなる。
のうち、閾値電圧Vth1,Vth2（またはVth3,Vth4）の絶対
値が、印加された走査電圧V1,V2（またはV3,V4）の絶対
値より高いものは非選択すなわちオフとなり、低いもの
は選択されてオンとなる。
従って、各スキャンバスラインの選択時に、各スキャ
ンバスラインに印加する走査電圧の極性を正または負に
選び、その極性で駆動対象となる極性または薄膜トラン
ジスタを、最初は全部オンとし、次に、このオンとなっ
た薄膜トランジスタのうち、閾値の絶対値が最高のもの
以外がオンとなる電圧を印加し、以後これを順次繰り返
して、当該スキャンバスライン選択時に、そのスキャン
バスラインに接続する薄膜トランジスタのうち、当該極
性の駆動対象素子のすべてを駆動する。この操作を印加
電圧の極性を変えて繰り返す。
ンバスラインに印加する走査電圧の極性を正または負に
選び、その極性で駆動対象となる極性または薄膜トラン
ジスタを、最初は全部オンとし、次に、このオンとなっ
た薄膜トランジスタのうち、閾値の絶対値が最高のもの
以外がオンとなる電圧を印加し、以後これを順次繰り返
して、当該スキャンバスライン選択時に、そのスキャン
バスラインに接続する薄膜トランジスタのうち、当該極
性の駆動対象素子のすべてを駆動する。この操作を印加
電圧の極性を変えて繰り返す。
なお、一つのラインを駆動するに際し、同一極性の素
子は１フィールド内で駆動を完了する必要があるが、極
性の異なる素子は、連続する２つのフィールドに分けて
駆動してもよく、これを利用すれば、インターレース駆
動を行なうができる。
子は１フィールド内で駆動を完了する必要があるが、極
性の異なる素子は、連続する２つのフィールドに分けて
駆動してもよく、これを利用すれば、インターレース駆
動を行なうができる。
同一ライン上の２つの極性の素子を、すべて１フィー
ルド内で駆動する場合には、電圧の極性は任意の順に選
択できる。即ち、正または負の電圧を連続して印加して
もよく、正負の電圧を交互に印加してもよく、その順序
は限定されない。ただし、同一極性の電圧間では、前述
した順に電圧値を選択することを要する。
ルド内で駆動する場合には、電圧の極性は任意の順に選
択できる。即ち、正または負の電圧を連続して印加して
もよく、正負の電圧を交互に印加してもよく、その順序
は限定されない。ただし、同一極性の電圧間では、前述
した順に電圧値を選択することを要する。
上記構成とすれば、同一バスラインを介して時分割的
に電圧を印加することにより、４個以上の複数画素を駆
動する。
に電圧を印加することにより、４個以上の複数画素を駆
動する。
従って、上記複数個（ｎ個）の画素をｉ行×ｊ列（但
し,i×ｊ＝ｎ）に配置すれば、１本のスキャンバスライ
ンでｉ行の画素を駆動でき、また１本のデータバスライ
ンでｊ列の画素を駆動できるので、スキャンバスライン
数は1/iに、データバスライン数は1/jに低減できる。
し,i×ｊ＝ｎ）に配置すれば、１本のスキャンバスライ
ンでｉ行の画素を駆動でき、また１本のデータバスライ
ンでｊ列の画素を駆動できるので、スキャンバスライン
数は1/iに、データバスライン数は1/jに低減できる。
更に、上記構成で、隣接する２つの画素電極ラインの
一方にはｎチャネル素子のみを配置し、他方にはｐチャ
ネル素子のみを配置することにより、インターレース駆
動が可能となる。
一方にはｎチャネル素子のみを配置し、他方にはｐチャ
ネル素子のみを配置することにより、インターレース駆
動が可能となる。
アクティブマトリクス型液晶表示パネルを上述の構成
とすることにより、スキャンバスライン及びデータバス
ラインの数を低減でき、従って、開口率を向上させ、ド
ライバICの数を減少することができる。
とすることにより、スキャンバスライン及びデータバス
ラインの数を低減でき、従って、開口率を向上させ、ド
ライバICの数を減少することができる。
以下本発明の実施例を、第２図を参照しながら説明す
る。
る。
以下本発明を、スキャンバスラインSBとデータバスラ
インDBとの各交差部に、それぞれ４個の画素を配置した
実施例により説明する。
インDBとの各交差部に、それぞれ４個の画素を配置した
実施例により説明する。
同図（ａ）に示す一実施例は、スキャンバスラインSB
とデータバスラインDBとの各交差部に、画素電極E1〜E4
と、これらを駆動する薄膜トランジスタT1〜T4が配設し
た例である。
とデータバスラインDBとの各交差部に、画素電極E1〜E4
と、これらを駆動する薄膜トランジスタT1〜T4が配設し
た例である。
上記４個の薄膜トランジスタとしては、その電流−電
圧特性が、同図（ｂ）に電圧−電流特性を及びで示
す２個のｎチャネル素子と、及びで示す２個のｐチ
ャネル素子を用いる。
圧特性が、同図（ｂ）に電圧−電流特性を及びで示
す２個のｎチャネル素子と、及びで示す２個のｐチ
ャネル素子を用いる。
今、〜の電圧特性を有する薄膜トランジスタを、
それぞれＴ〜Ｔで示し、その配置場所と駆動方法を
順に説明する。
それぞれＴ〜Ｔで示し、その配置場所と駆動方法を
順に説明する。
同図（ｃ）は上記T1〜T4の位置に、それぞれＴ〜Ｔ
を配置した例を示す。各バスラインの交差部に配置さ
れた４個の薄膜トランジスタＴ〜Ｔは、同一スキャ
ンバスライン，同一データバスラインにより駆動され
る。その駆動方法を同図（ｄ）により説明する。
を配置した例を示す。各バスラインの交差部に配置さ
れた４個の薄膜トランジスタＴ〜Ｔは、同一スキャ
ンバスライン，同一データバスラインにより駆動され
る。その駆動方法を同図（ｄ）により説明する。
当該４個の薄膜トランジスタが接続するスキャンバス
ラインSBを走査するに際し、まずｎチャネルＴ,Tの
うち、閾値電圧の高い方の素子Ｔの閾値電圧Vth1より
高い正の電圧V1を印加する。この電圧を印加した時に
は、ｎチャネル素子Ｔ,Tの双方ともオンとなり、デ
ータバスラインDBから印加された表示データが、画素電
極E1,E2に書き込まれる。E2に書き込まれた表示データ
は、本来E1に書き込むデータであって、E2には不要であ
るが、次のタイミングで正しいデータが書き込まれ、視
覚的には認識できず、問題にはならない。
ラインSBを走査するに際し、まずｎチャネルＴ,Tの
うち、閾値電圧の高い方の素子Ｔの閾値電圧Vth1より
高い正の電圧V1を印加する。この電圧を印加した時に
は、ｎチャネル素子Ｔ,Tの双方ともオンとなり、デ
ータバスラインDBから印加された表示データが、画素電
極E1,E2に書き込まれる。E2に書き込まれた表示データ
は、本来E1に書き込むデータであって、E2には不要であ
るが、次のタイミングで正しいデータが書き込まれ、視
覚的には認識できず、問題にはならない。
次いで、Vth1より低く、Vth2より高い正の電圧V2を印
加する。この電圧を印加した時には、Ｔは導通せず、
Ｔのみがオンとなり、画素電極E2に正しいデータが書
き込まれ、表示される。この間、２個のｐチャネル素子
はオフ状態を保つので、表示データは一切書き込まれな
い。
加する。この電圧を印加した時には、Ｔは導通せず、
Ｔのみがオンとなり、画素電極E2に正しいデータが書
き込まれ、表示される。この間、２個のｐチャネル素子
はオフ状態を保つので、表示データは一切書き込まれな
い。
次に、負の電圧を印加してｐチャネル素子ＴとＴ
を駆動するのであるが、まず閾値電圧の絶対値が大きい
方の素子Ｔの閾値電圧Vth3よりも絶対値が大きい負の
電圧V3を印加する。これにより、ｐチャネル素子Ｔと
Ｔは、双方ともオンとなり、表示データが画素電極
E3,E4に書き込まれる。ここで画素電極E4に書き込まれ
た表示データは正しくない。
を駆動するのであるが、まず閾値電圧の絶対値が大きい
方の素子Ｔの閾値電圧Vth3よりも絶対値が大きい負の
電圧V3を印加する。これにより、ｐチャネル素子Ｔと
Ｔは、双方ともオンとなり、表示データが画素電極
E3,E4に書き込まれる。ここで画素電極E4に書き込まれ
た表示データは正しくない。
次いで、絶対値がＴが閾値電圧Vth3より小さく、Ｔ
の閾値電圧Vth4より大きい負の電圧V4を印加し、Ｔ
をオンにする。この時、Ｔはオフとなる。これによ
り、画素電極E4に正しい表示データが書き込まれる。上
記正しくない表示データが表示されるのは、これまた一
瞬のことであって、視覚的には全く認識されない。
の閾値電圧Vth4より大きい負の電圧V4を印加し、Ｔ
をオンにする。この時、Ｔはオフとなる。これによ
り、画素電極E4に正しい表示データが書き込まれる。上
記正しくない表示データが表示されるのは、これまた一
瞬のことであって、視覚的には全く認識されない。
この負の電圧を印加した時には、２個のｎチャネル素
子Ｔ,Tはオフ状態を保ち、表示内容に変化はない。
子Ｔ,Tはオフ状態を保ち、表示内容に変化はない。
以上の動作を順次各スキャンバスラインで行なうこと
により、パネル全画面にデータ電圧を書き込むことがで
きる。
により、パネル全画面にデータ電圧を書き込むことがで
きる。
４個の薄膜トランジスタＴ〜Ｔは、第２図（ｅ）
あるいは（ｇ）に示すように配置してもよい。
あるいは（ｇ）に示すように配置してもよい。
（ｅ）はT1〜T4の位置に、Ｔ,T,T,Tを配置し
た例である。これの駆動には、当該４個の薄膜トランジ
スタが接続するスキャンバスラインSBに印加する走査電
圧を、同図（ｆ）に示すように、V1,V3,V2,V4と変化す
ることにより行なうことができる。
た例である。これの駆動には、当該４個の薄膜トランジ
スタが接続するスキャンバスラインSBに印加する走査電
圧を、同図（ｆ）に示すように、V1,V3,V2,V4と変化す
ることにより行なうことができる。
この配置例は、ｎチャネル素子とｐチャネル素子の閾
値電圧の絶対値の大きいもの同士、小さいもの同士を同
一行に配置した例であって、閾値電圧の絶対値の高いも
のを並べた行を先に駆動し、その直後に閾値電圧の絶対
値の小さいものを配置した行を駆動する。
値電圧の絶対値の大きいもの同士、小さいもの同士を同
一行に配置した例であって、閾値電圧の絶対値の高いも
のを並べた行を先に駆動し、その直後に閾値電圧の絶対
値の小さいものを配置した行を駆動する。
また、同図（ｇ）は先に説明した（ｃ）のｎチャネル
素子とｐチャネル素子を反対にした例である。この場合
には、同図（ｈ）に示すように、まず負の電圧を印加し
てｐチャネル素子ＴとＴを駆動し、次いで正の電圧
を印加して、ｎチャネル素子Ｔ,Tの順に走査する。
素子とｐチャネル素子を反対にした例である。この場合
には、同図（ｈ）に示すように、まず負の電圧を印加し
てｐチャネル素子ＴとＴを駆動し、次いで正の電圧
を印加して、ｎチャネル素子Ｔ,Tの順に走査する。
なお、上記一実施例では、走査は上から下に向かって
行なうものとして説明した。
行なうものとして説明した。
以上述べた３つは、いずれもノン・インターレース走
査を行なう例であり、次に第３図（ａ）〜（ｄ）により
インターレース走査を行なう例を説明する。
査を行なう例であり、次に第３図（ａ）〜（ｄ）により
インターレース走査を行なう例を説明する。
この場合には、ｎチャネル素子同士,pチャネル素子同
士を、同一行に配置することが必要である。
士を、同一行に配置することが必要である。
同図（ａ）は、ｐチャネル素子ＴとＴを前位の行
に、ｎチャネル素子ＴとＴを後位の行に配置した例
である。
に、ｎチャネル素子ＴとＴを後位の行に配置した例
である。
これを駆動するには、同図（ｂ）に示すように、前位
の画素行を駆動するため、まず、当該スキャンバスライ
ンを走査する際に、負の電圧V3,V4を時分割的に印加す
る。これにより、ｐチャネル素子Ｔ,Tを介して、画
素電極E3,E4に表示データを書込む。
の画素行を駆動するため、まず、当該スキャンバスライ
ンを走査する際に、負の電圧V3,V4を時分割的に印加す
る。これにより、ｐチャネル素子Ｔ,Tを介して、画
素電極E3,E4に表示データを書込む。
次いで、次のフィールドで今度は正の電圧V1,V2を時
分割的に印加し、ｎチャネル素子Ｔ,Tを介して、画
素電極E1,E2に表示データを書き込む。
分割的に印加し、ｎチャネル素子Ｔ,Tを介して、画
素電極E1,E2に表示データを書き込む。
このように、１フレームを２つのフィールドに分割
し、一方のフィールドでｐチャネル素子を、他方のフィ
ールドでｎチャネル素子を駆動することにより、インタ
ーレース走査が可能となる。
し、一方のフィールドでｐチャネル素子を、他方のフィ
ールドでｎチャネル素子を駆動することにより、インタ
ーレース走査が可能となる。
インターレース走査を行なうには、同図（ｃ）に示す
ように、上記（ａ）とはｎチャネル素子とｐチャネル素
子を反対に配置してもよい。この場合には、走査に際し
て印加する電圧を、（ｄ）に示す如く、前位のフィール
ドで正の電圧を印加し、後位のフィールドで負の電圧を
印加する。
ように、上記（ａ）とはｎチャネル素子とｐチャネル素
子を反対に配置してもよい。この場合には、走査に際し
て印加する電圧を、（ｄ）に示す如く、前位のフィール
ドで正の電圧を印加し、後位のフィールドで負の電圧を
印加する。
以上述べた如く本発明では、同一チャネル素子の閾値
の絶対値の大きい方から順次駆動する、そのためには、
印加する電圧を、その印加前にオンとなっている素子の
うち、閾値電圧の最大のもののみがオフとなり、他はオ
ンとなる電圧に選ぶ。
の絶対値の大きい方から順次駆動する、そのためには、
印加する電圧を、その印加前にオンとなっている素子の
うち、閾値電圧の最大のもののみがオフとなり、他はオ
ンとなる電圧に選ぶ。
そして、各バスラインの交差部に接続する薄膜トラン
ジスタのすべてが、１フレーム内に各１回選択されれば
よく、２つのチャネルの駆動順序は特に限定する必要は
ない。
ジスタのすべてが、１フレーム内に各１回選択されれば
よく、２つのチャネルの駆動順序は特に限定する必要は
ない。
但し、インターレース駆動の場合には、１つのフレー
ムを構成する２つのフィールドの一方で一方のチャネル
の素子を駆動し、他方で今一つのチャネルの素子を駆動
する。この場合には、２つのチャネルの素子を、それぞ
れ別個の画素行に配置することが必要である。
ムを構成する２つのフィールドの一方で一方のチャネル
の素子を駆動し、他方で今一つのチャネルの素子を駆動
する。この場合には、２つのチャネルの素子を、それぞ
れ別個の画素行に配置することが必要である。
上記いずれの構成としても、スキャンバスラインSBお
よびデータバスラインDBの双方ともに配設数を低減する
ことができ、開口率が向上するばかりでなく、ドライバ
ICの数もそれに応じて低減する。
よびデータバスラインDBの双方ともに配設数を低減する
ことができ、開口率が向上するばかりでなく、ドライバ
ICの数もそれに応じて低減する。
以上説明した如く本発明によれば、アクティブマトリ
クス型液晶表示パネルの開口率が向上し、ドライバICの
数を減らすことができる。また、インターレース駆動も
容易である。
クス型液晶表示パネルの開口率が向上し、ドライバICの
数を減らすことができる。また、インターレース駆動も
容易である。
第１図は本発明の構成説明図、 第２図は本発明の一実施例説明図、 第３図は本発明他の実施例説明図、 第４図は従来の問題点説明図である。 図において、T,T1〜T4は薄膜トランジスタ、SBはスキャ
ンバスライン、DBはデータバスライン、E,E1〜E4は画素
電極、〜は電流−電圧特性の区分、Ｔ〜Ｔは
〜の特性を持つ薄膜トランジスタ、V1〜V4は印加電
圧、Vth,Vth1〜Vth4は閾値電圧を示す。
ンバスライン、DBはデータバスライン、E,E1〜E4は画素
電極、〜は電流−電圧特性の区分、Ｔ〜Ｔは
〜の特性を持つ薄膜トランジスタ、V1〜V4は印加電
圧、Vth,Vth1〜Vth4は閾値電圧を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高原 和博 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 平１−94670（ＪＰ，Ａ) 特開 昭62−182717（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G02F 1/136 500 G02F 1/133 550
Claims (4)
- 【請求項１】互いに直交配置されたスキャンバスライン
（SB）とデータバスライン（DB）との各交差部に、互い
に閾値電圧（Vth）の異なる複数のｎチャネル薄膜トラ
ンジスタと、互いに閾値電圧の異なる複数のｐチャネル
薄膜トランジスタ、及び、各薄膜トランジスタのそれぞ
れにより駆動される複数の画素電極（Ｅ）とを設けたこ
とを特徴とするアクティブマトリクス型液晶表示装置。 - 【請求項２】同一スキャンバスライン（SB）に接続する
画素電極（Ｅ）を、ｎチャネル薄膜トランジスタにより
駆動される画素電極と、ｐチャネル薄膜トランジスタに
より駆動される画素電極とからなる２つの群に区分し、
該２つの群に属する画素電極を、それぞれ前記スキャン
バスラインに沿ってライン状に配列したことを特徴とす
る請求項１記載のアクティブマトリクス型液晶表示装
置。 - 【請求項３】前記各スキャンバスライン（SB）を走査す
るに際し、各スキャンバスラインに印加する電圧を、各
スキャンバスラインに接続するｎチャネルおよびｐチャ
ネルの薄膜トランジスタのそれぞれに関して、全トラン
ジスタを導通可能な電圧とした後、導通しているトラン
ジスタのうち閾値電圧が最も高いトランジスタが非導通
となる如く時分割的に変化させることを特徴とする請求
項１記載のアクティブマトリクス型液晶表示装置の駆動
方法。 - 【請求項４】前記スキャンバスライン（SB）に時分割的
に印加する電圧を、連続する２フィールドの一方におい
て正の電圧、他方において負の電圧として、インターレ
ース駆動を行なうことを特徴とする請求項２記載のアク
ティブマトリクス型液晶表示装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32988389A JP2836146B2 (ja) | 1989-12-19 | 1989-12-19 | アクティブマトリクス型液晶表示装置とその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32988389A JP2836146B2 (ja) | 1989-12-19 | 1989-12-19 | アクティブマトリクス型液晶表示装置とその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03189626A JPH03189626A (ja) | 1991-08-19 |
| JP2836146B2 true JP2836146B2 (ja) | 1998-12-14 |
Family
ID=18226317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32988389A Expired - Lifetime JP2836146B2 (ja) | 1989-12-19 | 1989-12-19 | アクティブマトリクス型液晶表示装置とその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2836146B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08264798A (ja) * | 1995-03-23 | 1996-10-11 | Semiconductor Energy Lab Co Ltd | 半導体装置および半導体装置作製方法 |
| US7348227B1 (en) | 1995-03-23 | 2008-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7151017B2 (en) | 2001-01-26 | 2006-12-19 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
-
1989
- 1989-12-19 JP JP32988389A patent/JP2836146B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03189626A (ja) | 1991-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6822631B1 (en) | Systems and methods for driving a display device | |
| US7839374B2 (en) | Liquid crystal display device and method of driving the same | |
| EP0362974B1 (en) | Driving circuit for a matrix type display device | |
| US5193018A (en) | Active matrix liquid crystal display system using complementary thin film transistors | |
| US6822718B2 (en) | Liquid crystal display | |
| US6636206B1 (en) | System and method of driving a display device | |
| KR100272873B1 (ko) | 신호선구동회로를감소시킨엑티브매트릭스표시시스템 | |
| US5598180A (en) | Active matrix type display apparatus | |
| EP0471460A2 (en) | Liquid crystal display device | |
| CN100461255C (zh) | 显示器件及其驱动方法 | |
| JPH10206869A (ja) | 液晶表示装置 | |
| US8350802B2 (en) | Electrophoretic device with capacitive storage and applied fluctuating signal, method of driving the same, and electronic apparatus | |
| JPH06148680A (ja) | マトリクス型液晶表示装置 | |
| US6483495B2 (en) | Liquid crystal display device | |
| US7233323B2 (en) | Device and method for varying the row scanning time to compensate the signal attenuation depending on the distance between pixel rows and column driver | |
| US6583779B1 (en) | Display device and drive method thereof | |
| US7042429B2 (en) | Display device and method of driving same | |
| US20030107544A1 (en) | Display devices and driving method therefor | |
| CN110164357B (zh) | 显示装置及其驱动方法 | |
| JP2836146B2 (ja) | アクティブマトリクス型液晶表示装置とその駆動方法 | |
| EP1335345B1 (en) | Display device, method of driving the same, and electronic equipment | |
| JP2007328085A (ja) | 液晶装置および電子機器 | |
| JPH09329809A (ja) | 液晶表示装置 | |
| CN109830217B (zh) | 液晶显示面板、显示装置和驱动方法 | |
| US20240144891A1 (en) | Driver board, display panel, and display apparatus |