JP2832991B2 - Multilayer wiring forming method and continuous processing apparatus - Google Patents

Multilayer wiring forming method and continuous processing apparatus

Info

Publication number
JP2832991B2
JP2832991B2 JP9300189A JP9300189A JP2832991B2 JP 2832991 B2 JP2832991 B2 JP 2832991B2 JP 9300189 A JP9300189 A JP 9300189A JP 9300189 A JP9300189 A JP 9300189A JP 2832991 B2 JP2832991 B2 JP 2832991B2
Authority
JP
Japan
Prior art keywords
chamber
substrate
conductive material
connection hole
ultraviolet irradiation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9300189A
Other languages
Japanese (ja)
Other versions
JPH02272750A (en
Inventor
裕司 小松
靖 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP9300189A priority Critical patent/JP2832991B2/en
Publication of JPH02272750A publication Critical patent/JPH02272750A/en
Application granted granted Critical
Publication of JP2832991B2 publication Critical patent/JP2832991B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造工程における多層配線の
形成方法および連続処理装置に関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a multilayer wiring in a semiconductor device manufacturing process and a continuous processing apparatus.

〔発明の概要〕[Summary of the Invention]

本発明は、半導体装置の製造工程における多層配線の
形成方法および連続処理装置に関し、更に詳しくは、還
元性雰囲気中において接続孔底部に紫外線照射を施し、
次いで連続的にこの接続内部に導電性材料を埋め込む多
層配線形成方法、およびこの多層配線形成方法を可能と
するための連続処理装置に関する。
The present invention relates to a method for forming a multilayer wiring and a continuous processing apparatus in a manufacturing process of a semiconductor device, and more specifically, to irradiate ultraviolet rays to a bottom of a connection hole in a reducing atmosphere,
Next, the present invention relates to a multilayer wiring forming method for continuously embedding a conductive material inside the connection, and a continuous processing apparatus for enabling the multilayer wiring forming method.

〔従来の技術〕[Conventional technology]

LSI等半導体装置の高集積度化、高速度化に伴い、多
層配線の形成技術の重要性が高まっている。とりわけ接
続孔は、そのアスペクト比すなわち深さと直径の比が例
えば1以上と大きくなってきており、この接続孔への導
電性材料の信頼性ある埋め込み技術の重要性が増してい
る。
With the increase in the degree of integration and speed of semiconductor devices such as LSIs, the importance of multilayer wiring formation technology is increasing. In particular, the aspect ratio of the connection hole, that is, the ratio of the depth to the diameter is increasing to, for example, 1 or more, and the technique of reliably embedding a conductive material into the connection hole is increasing in importance.

従来、半導体等の基体上の層間絶縁膜に開口した接続
孔内部に導電性材料を埋め込む方法としては、選択CV
D、ブランケットCVDさらにスパッタリングによる方法等
が用いられている。また埋め込みに用いる導電性材料と
しては、アルミニウム(A1)やその合金、タングステン
(W)等の高融点金属やそのシリサイドさらにはポリシ
リコン(p−Si)等が用いられている。
Conventionally, as a method of embedding a conductive material inside a connection hole opened in an interlayer insulating film on a substrate such as a semiconductor, a selective CV
D, blanket CVD, a method by sputtering, and the like are used. Further, as the conductive material used for embedding, aluminum (A1) or an alloy thereof, a high melting point metal such as tungsten (W), a silicide thereof, and polysilicon (p-Si) are used.

これらの導電性材料をSi等の半導体基体上の層間絶縁
膜に開口した接続孔内部に埋め込むに際して、接続孔底
部に露出した基体表面の効果的な清浄化が極めて重要で
ある。この理由は主にSiが非常に酸化され易い物質であ
るため、基体表面の自然酸化膜の除去が難しく、一旦除
去しても純水等で洗浄したり、あるいは次の工程に入る
迄の間に基体を大気に露出すると直ぐに新しい自然酸化
膜が形成されることによる。自然酸化膜の除去が不完全
のまま接続内部に導電性材料を埋め込むと、コンタクト
抵抗値が大きくなったり、オーミックなコンタクトが得
られず、デバイス特性に悪影響をおよぼすことがある。
さらに選択CVDによる埋め込みにおいては、自己整合的
な選択成長が不完全であったり、場合によっては全く選
択成長が行われない場合すらある。
When embedding these conductive materials into connection holes opened in an interlayer insulating film on a semiconductor substrate such as Si, it is extremely important to effectively clean the surface of the substrate exposed at the bottom of the connection holes. The main reason is that Si is a substance that is very easily oxidized, so it is difficult to remove the natural oxide film on the substrate surface. A new natural oxide film is formed as soon as the substrate is exposed to the air. If a conductive material is buried inside the connection while the removal of the natural oxide film is incomplete, the contact resistance may increase, or an ohmic contact may not be obtained, which may adversely affect device characteristics.
Further, in the embedding by the selective CVD, the self-aligned selective growth is incomplete, and in some cases, the selective growth is not performed at all.

そこで従来より、導電性材料の堆積室内部で基体に対
してアルゴン(Ar)等によるプラズマクリーニングを行
ったり、高温高真空ベーキングを施したりして自然酸化
膜を除去し、この後に連続的に導電性材料を埋め込む方
法が行われてきた。また選択CVDによる方法において
は、反応性ガス雰囲気中で200〜1000nmの波長の光を基
体に照射し、密着性の良い中間生成物を形成して上記問
題点を解決しようという従来技術が知られている(特開
昭第61−274345号公報参照)。
Therefore, conventionally, a natural oxide film has been removed by performing plasma cleaning with argon (Ar) or the like on a substrate in a deposition chamber of a conductive material, or by performing high-temperature high-vacuum baking, and thereafter, a continuous conductive film is formed. Methods of embedding conductive materials have been performed. Further, in the method by selective CVD, there is known a conventional technique of irradiating a substrate with light having a wavelength of 200 to 1000 nm in a reactive gas atmosphere to form an intermediate product having good adhesion and solving the above problem. (See JP-A-61-274345).

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

前記した従来例による多層配線形成法においては、プ
ラズマによる基体への損傷や炉内金属からの汚染、ある
いは例えば800℃以上の高温ベーキングを必要とするな
ど、実用上は問題があった。また密着性の良い中間生成
物が形成されても、自然酸化膜の除去という観点から
は、必ずしも満足な結果が得られるとは言い難い一面が
あった。
In the above-described conventional method of forming a multilayer wiring, there are practical problems such as damage to the substrate by plasma, contamination from metal in the furnace, and high-temperature baking at, for example, 800 ° C. or more. In addition, even if an intermediate product having good adhesion is formed, satisfactory results cannot always be obtained from the viewpoint of removing a natural oxide film.

そこで本発明の課題は、半導体等の基体上の層間絶縁
膜に開口した接続孔内部に導電性材料を埋め込んで多層
配線を形成するに際して、接続孔底部に露出した基体表
面の自然酸化膜を効果的に除去し、ここに連続的に導電
性材料を埋め込むことにより、低くしかもオーミックな
コンタクト抵抗を持つ多層配線を形成する方法と装置を
提供する事である。併せて、前記導電性材料の埋め込み
を選択CVDにより行う場合においては、良好な選択成長
が行われるような多層配線を形成する方法と装置を提供
する事である。
Accordingly, an object of the present invention is to form a multilayer wiring by embedding a conductive material in a connection hole opened in an interlayer insulating film on a substrate such as a semiconductor, and to effect a natural oxide film on the substrate surface exposed at the bottom of the connection hole. It is an object of the present invention to provide a method and an apparatus for forming a multilayer wiring having a low and ohmic contact resistance by removing the conductive material and continuously burying a conductive material therein. In addition, it is another object of the present invention to provide a method and an apparatus for forming a multi-layer wiring capable of performing good selective growth when the conductive material is buried by selective CVD.

〔課題を解決するための手段〕[Means for solving the problem]

前述した課題を達成するため、本発明における多層配
線形成方法は、半導体等の基体上の層間絶縁膜に開口し
た接続孔内部に導電性材料を埋め込むに際して、まず還
元性雰囲気中において接続孔底部に紫外線照射を施し、
次いで連続的にこの接続孔内部に導電性材料を埋め込む
ことを特徴とするものである。ここで用いた連続的とい
う語は、基体を大気に露出させることなくという意味で
ある。また還元性雰囲気とは、水素(H2)または重水素
(D2)ガスのことを言い、紫外線照射とは400nm以下の
波長の光の照射を意味し、単色光あるいは連続スペクト
ル光の別を問わない。光源は特に限定するものではな
く、低圧水銀ランプ、重水素ランプ、ArF等のエキシマ
レーザ等、基体上の自然酸化膜を還元する作用を持ち、
本発明の目的を達成しうる範囲内の光源を任意に選定す
ることが可能である。接続孔内部に導電性材料を埋め込
む導電性材料堆積方法は、これも特に限定を設けるもの
ではなく、選定CVD、ブランケットCVDさらにスパッタリ
ングによる方法等を目的により任意に用いることが可能
である。
In order to achieve the above-mentioned object, the method for forming a multilayer wiring according to the present invention, when embedding a conductive material inside a connection hole opened in an interlayer insulating film on a substrate such as a semiconductor, firstly, in a reducing atmosphere, at the bottom of the connection hole. UV irradiation,
Then, a conductive material is continuously embedded in the inside of the connection hole. The term continuous, as used herein, means that the substrate is not exposed to the atmosphere. The term “reducing atmosphere” refers to hydrogen (H 2 ) or deuterium (D 2 ) gas, and ultraviolet irradiation refers to irradiation of light having a wavelength of 400 nm or less. It doesn't matter. The light source is not particularly limited, and has a function of reducing a natural oxide film on a substrate, such as a low-pressure mercury lamp, a deuterium lamp, and an excimer laser such as ArF.
It is possible to arbitrarily select a light source within a range that can achieve the object of the present invention. The conductive material deposition method for embedding the conductive material inside the connection hole is not particularly limited, and any method such as selective CVD, blanket CVD, or sputtering may be used for the purpose.

また本発明における連続処理装置は、上記多層配線形
成方法を可能とする、紫外線照射装置と導電性材料堆積
装置とを具備したことを特徴とする装置である。ここで
紫外線照射装置とは、前記光源により基体を照射する機
能を持ち、かつ前記還元性雰囲気を使用しうる防爆型の
チャンバを有するものである。また導電性材料堆積装置
とは、特に限定するものではなく、選択CVD、ブランケ
ットCVDさらにスパッタリング等本発明の目的を達成し
うる装置であればいずれも使用可能である。紫外線照射
装置のチャンバと、導電性材料堆積装置のチャンバとを
別体に設ける場合には、基体が大気に露出することなく
両装置間を移動しうる例えばゲートバルブにより両装置
が接続されるように構成する。勿論一つのチャンバで両
装置の機能を兼ねるように構成することも可能である。
Further, the continuous processing apparatus according to the present invention is an apparatus that includes an ultraviolet irradiation device and a conductive material deposition device that enable the above-described multilayer wiring forming method. Here, the ultraviolet irradiation device has a function of irradiating the substrate with the light source and has an explosion-proof chamber capable of using the reducing atmosphere. The conductive material deposition apparatus is not particularly limited, and any apparatus that can achieve the object of the present invention, such as selective CVD, blanket CVD, and sputtering, can be used. When the chamber of the ultraviolet irradiation device and the chamber of the conductive material deposition device are provided separately, the two devices are connected by, for example, a gate valve that can move between the two devices without exposing the substrate to the atmosphere. To be configured. Of course, it is also possible to adopt a configuration in which one chamber has the functions of both devices.

〔作用〕 接続孔底部に露出したシリコン等の半導体基体表面に
生成した自然酸化膜は、還元性雰囲気中で紫外線照射を
施すことにより、例えば次式のごとく還元され除去され
るので、選択CVDにおいては選択性が向上し、確実な選
択成長が可能となる。
[Operation] The natural oxide film formed on the surface of the semiconductor substrate such as silicon exposed at the bottom of the connection hole is reduced and removed by performing ultraviolet irradiation in a reducing atmosphere, for example, as in the following formula. Has improved selectivity and enables reliable selective growth.

SiO2+2H2→Si+2H2O SiO2+H2→SiO+H2O SiO+H2→Si+H2O 同時に接続孔底部に露出したシリコン等の半導体基体
最表面のみが昇温され、ドーパントの活性化が効果的に
進行するので、自然酸化膜除去の効果とあわせて、コン
タクト抵抗値が小さく、かつオーミックなコンタクトを
持つ多層配線が可能となる。
SiO 2 + 2H 2 → Si + 2H 2 O SiO 2 + H 2 → SiO + H 2 O SiO + H 2 → Si + H 2 O At the same time, only the outermost surface of the semiconductor substrate such as silicon exposed at the bottom of the connection hole is heated, effectively activating the dopant. As the process proceeds, a multilayer wiring having a small contact resistance value and an ohmic contact can be obtained in addition to the effect of removing the natural oxide film.

本発明による多層配線形成装置は、例えばゲートバル
ブにより紫外線照射装置のチャンバと、導電性材料堆積
装置のチャンバとが接続されるように構成されており、
あるいは両装置が一体に構成されており、半導体等の基
体が大気に露出することなく、換言すれば接続孔底部に
現れている基体表面に自然酸化膜を形成することなく導
電性材料を堆積することを可能とする。
The multilayer wiring forming apparatus according to the present invention is configured such that the chamber of the ultraviolet irradiation apparatus and the chamber of the conductive material deposition apparatus are connected by, for example, a gate valve,
Alternatively, both devices are integrally formed, and a conductive material is deposited without exposing a substrate such as a semiconductor to the atmosphere, in other words, without forming a natural oxide film on the surface of the substrate appearing at the bottom of the connection hole. To make things possible.

〔実施例〕〔Example〕

以下、本発明の一実施例について図面を参照しながら
説明する。
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.

実施例1 第1図は本発明の第1の実施例による連続処理装置の
概略断面図である。同図において1は紫外線照射装置で
あり、Si等の半導体基体2は紫外線照射装置1のチャン
バ内の第1のサセプタ3上に載置されている。ArFエキ
シマレーザ4からの193nmの紫外線は、たとえば合成石
英製の紫外線照射窓5を介して基体2を照射するように
配置されている。H2ガスが還元性ガス導入孔6より導入
され、図示せざる真空ポンプにより第1の排気孔7より
排気され、紫外線照射装置1のチャンバ内を減圧された
一定圧力の還元性雰囲気に保つ。かかる構成により、防
爆型の紫外線照射装置を構築することができる。
Embodiment 1 FIG. 1 is a schematic sectional view of a continuous processing apparatus according to a first embodiment of the present invention. In FIG. 1, reference numeral 1 denotes an ultraviolet irradiation device, and a semiconductor substrate 2 such as Si is mounted on a first susceptor 3 in a chamber of the ultraviolet irradiation device 1. The ultraviolet light of 193 nm from the ArF excimer laser 4 is arranged to irradiate the substrate 2 through an ultraviolet irradiation window 5 made of, for example, synthetic quartz. H 2 gas is introduced from the reducing gas introduction hole 6 and exhausted from the first exhaust hole 7 by a vacuum pump (not shown), and the inside of the chamber of the ultraviolet irradiation device 1 is kept at a reduced reducing atmosphere of a constant pressure. With this configuration, an explosion-proof ultraviolet irradiation device can be constructed.

11は導電性材料堆積装置であり、本実施例においては
選択CVDを行うための装置である。基体2は図示せざる
移送手段により、例えばゲートバルブ10を介して両装置
間を大気に露出することなく移送することが可能となる
ように構成されている。紫外線照射装置1より移送され
た基体2は第2のサセプタ12上に載置され、反応ガス導
入孔13より導入される反応ガスは、これも図示せざる真
空ポンプにより第2の排気孔14より排気され、導電性材
料堆積装置11のチャンバ内を減圧された一定圧力の反応
ガス雰囲気に保つ。
Reference numeral 11 denotes a conductive material deposition apparatus, which is an apparatus for performing selective CVD in this embodiment. The base 2 is configured to be able to be transferred between the two devices by a transfer means (not shown) through, for example, a gate valve 10 without being exposed to the atmosphere. The substrate 2 transferred from the ultraviolet irradiation device 1 is placed on the second susceptor 12, and the reaction gas introduced from the reaction gas introduction hole 13 is supplied from the second exhaust hole 14 by a vacuum pump (not shown). The inside of the chamber of the conductive material deposition apparatus 11 is evacuated and kept at a reduced pressure and a constant pressure of a reaction gas atmosphere.

基体2は、第1のサセプタ3および第2のサセプタ12
内のヒータ等の加熱手段により、必要に応じて任意の温
度に昇温することが可能となっている。
The base 2 includes a first susceptor 3 and a second susceptor 12.
It is possible to raise the temperature to an arbitrary temperature as needed by a heating means such as a heater inside.

以上のように構成された連続処理装置において、本実
施例ではタングステン(W)の選択CVDにより接続孔を
埋め込む多層配線形成方法について説明をおこなう。
In the continuous processing apparatus configured as described above, in the present embodiment, a method of forming a multilayer wiring in which connection holes are buried by selective CVD of tungsten (W) will be described.

第3図(a)〜(c)は本発明の実施例による多層配
線形成方法を示す工程図である。同図(a)において、
ドーパントとしてボロン(B)を注入したp+−Si半導体
である基体2上の、SiO2等の絶縁膜21には、接続孔23が
開口している。通常、この基体2をフッ化水素(HF)水
等によるウエットエッチングで前処理した後純水洗浄を
施したり、あるいは基体2を大気中に露出したりする
と、接続孔23底部に現れている基体2表面には、わずか
ながら自然酸化膜22が成長する。そこでこの基体2を紫
外線照射装置1の第1のサセプタ3上に設置し、H2ガス
を還元性ガス導入孔6より導入し、第1の排気孔7より
これを減圧排気し、紫外線照射装置1のチャンバ内を例
えば10Torrに減圧された還元性雰囲気に保つ。次にArF
のエキシマレーザ4による193nmの紫外線24を、紫外線
照射窓5を介して基体2全面にステップ的に第3図
(b)に示すように照射する。この時の照射条件はパル
スエネルギー50mJ/pulse、繰り返し周波数10Hz、パルス
幅10nsとした。
3 (a) to 3 (c) are process diagrams showing a method for forming a multilayer wiring according to an embodiment of the present invention. In FIG.
A connection hole 23 is opened in an insulating film 21 such as SiO 2 on the base 2 which is a p + -Si semiconductor into which boron (B) is implanted as a dopant. Usually, when the substrate 2 is pretreated by wet etching with hydrogen fluoride (HF) water or the like and then washed with pure water, or when the substrate 2 is exposed to the atmosphere, the substrate appearing at the bottom of the connection hole 23 is exposed. On the two surfaces, a natural oxide film 22 grows slightly. Therefore, the substrate 2 is placed on the first susceptor 3 of the ultraviolet irradiation device 1, H 2 gas is introduced through the reducing gas introduction hole 6, and the H 2 gas is exhausted under reduced pressure through the first exhaust hole 7. The inside of the first chamber is kept in a reducing atmosphere reduced to, for example, 10 Torr. Then ArF
193 nm ultraviolet rays 24 from the excimer laser 4 are applied stepwise to the entire surface of the substrate 2 through the ultraviolet radiation window 5 as shown in FIG. The irradiation conditions at this time were a pulse energy of 50 mJ / pulse, a repetition frequency of 10 Hz, and a pulse width of 10 ns.

この紫外線照射により、自然酸化膜22は還元除去され
ると共に、基体2最表面のみ温度が上昇しドーパントの
活性化が行われる。このときのドーパントの活性化率
は、表面のキャリア濃度が1020cm-3以上が達成され、こ
の値は900℃程度の電気炉アニールで得られる値よりも
大きく、p+−Siに対するWの障壁高さφBp=0.67eVを充
分にクリアするものであった。
By the irradiation of the ultraviolet rays, the natural oxide film 22 is reduced and removed, and the temperature of only the outermost surface of the base 2 is increased to activate the dopant. Activation of the dopant in this case, the carrier concentration of the surface is achieved 10 20 cm -3 or more, this value is larger than the value obtained in an electric furnace annealing at about 900 ° C., of W to p + -Si This sufficiently cleared the barrier height φ Bp = 0.67 eV.

次に紫外線照射を終えた基体2を、大気に露出される
ことなくゲートバルブ10を経由して導電性材料堆積装置
11のチャンバ内に移送し、第2のサセプタ12上に載置す
る。反応ガス導入孔13より、6フッ化タングステン(WF
6)を10sccm、シラン(SiH4)を6SSCCm、H2を1000SCCm
の混合ガス導入し、第2の排気孔14より減圧排気し、導
電性材料堆積装置11のチャンバ内を0.2Torrに保つ。次
に基体2はサセプタ12内のヒータにより例えば260℃に
加熱する。以上により第3図(c)に示すように、接続
孔23内にはWよりなる導電性材料25が選択成長して埋め
込まれた。この導電性材料25の埋め込みにより、コンタ
クト抵抗値が小さく、オーミック性に優れた多層配線を
形成することが可能であった。
Next, the substrate 2 which has been irradiated with the ultraviolet rays is not exposed to the atmosphere, and is exposed through the gate valve 10 to a conductive material deposition apparatus.
11 and is placed on the second susceptor 12. Tungsten hexafluoride (WF)
6) The 10 sccm, silane (SiH 4) 6S SCCm, H 2 to 1000 SCCM
And the pressure in the chamber of the conductive material deposition apparatus 11 is maintained at 0.2 Torr. Next, the base 2 is heated to, for example, 260 ° C. by a heater in the susceptor 12. As described above, as shown in FIG. 3 (c), the conductive material 25 made of W was selectively grown and embedded in the connection hole 23. By embedding the conductive material 25, it was possible to form a multilayer wiring having a small contact resistance value and excellent ohmic properties.

実施例2 第2図は本発明の第2の実施例による連続処理装置の
概略断面図である。同図では実施例1と同じ機能を持つ
部分には、第1図で用いたものと同じ名称と番号を付し
てある。本実施例においては紫外線照射装置1と導電性
材料堆積装置11とが、同一のチャンバを共有する場合に
ついて述べる。
Embodiment 2 FIG. 2 is a schematic sectional view of a continuous processing apparatus according to a second embodiment of the present invention. In this figure, parts having the same functions as those in the first embodiment are given the same names and numbers as those used in FIG. In this embodiment, a case where the ultraviolet irradiation device 1 and the conductive material deposition device 11 share the same chamber will be described.

15は重水素ランプであり、400nm以下の波長の連続ス
ペクトル紫外光を、例えば合成石英製の紫外線照射窓5
を介して、第3のサセプタ9上の基体2を照射するよう
に配置されている。基体2は、例えば第3のサセプタ9
に内蔵されたヒータにより任意の温度に昇温できるよう
に構成されている。チャンバ内の圧力は、図示せざる真
空ポンプにより第3の排気孔8を介して減圧された一定
の値に保たれる。かかる構成により、防爆型の紫外線照
射装置を構築することができる。
Reference numeral 15 denotes a deuterium lamp which emits continuous spectrum ultraviolet light having a wavelength of 400 nm or less, for example, an ultraviolet irradiation window 5 made of synthetic quartz.
Are arranged so as to irradiate the substrate 2 on the third susceptor 9 via the. The base 2 is, for example, a third susceptor 9
It is configured such that the temperature can be raised to an arbitrary temperature by a heater built in the device. The pressure in the chamber is maintained at a constant value reduced by a vacuum pump (not shown) through the third exhaust hole 8. With this configuration, an explosion-proof ultraviolet irradiation device can be constructed.

以上のように構成された連続処理装置において、本実
施例ではポリシリコン(p−Si)の選択CVDにより接続
孔を埋め込む多層配線形成方法について同じく第3図を
用いて説明をおこなう。
In the present embodiment, a method for forming a multilayer wiring in which connection holes are buried by selective CVD of polysilicon (p-Si) in the continuous processing apparatus configured as described above will be described with reference to FIG.

同図(a)において、Si等の半導体である基体2上の
SiO2等の絶縁膜21には、接続孔23が開口している。接続
孔23底部に現れている基体2表面には、わずかながら自
然酸化膜22が残されている。この基体2をチャンバ内の
第3のサセプタ9上に設置し、例えば600℃に昇温する
と共に、重水素(D2)ガスを還元性ガス導入孔6より導
入し、第3の排気孔8より減圧排気し、チャンバ内を例
えば50Torrに減圧された還元性雰囲気に保つ。次に重水
素ランプ15の紫外線24を紫外線照射窓5を介して基体2
全面に一様に第3図(b)に示すように照射する。重水
素ランプ15の出力は例えば150Wとした。この照射によ
り、チャンバ内の重水素は励起され、接続孔23底部に現
れている基体2表面の自然酸化膜22が次式のように還元
除去される。
In FIG. 1A, a substrate 2 made of a semiconductor such as Si
A connection hole 23 is opened in the insulating film 21 such as SiO 2 . The natural oxide film 22 is slightly left on the surface of the base 2 appearing at the bottom of the connection hole 23. The substrate 2 is placed on the third susceptor 9 in the chamber, and while the temperature is raised to, for example, 600 ° C., deuterium (D 2 ) gas is introduced from the reducing gas introduction hole 6, and the third exhaust hole 8 is formed. The chamber is further evacuated to a reduced pressure, and the inside of the chamber is kept in a reducing atmosphere reduced to, for example, 50 Torr. Next, the ultraviolet light 24 of the deuterium lamp 15 is applied through the ultraviolet irradiation window 5 to the substrate 2.
The entire surface is uniformly irradiated as shown in FIG. 3 (b). The output of the deuterium lamp 15 was, for example, 150 W. By this irradiation, deuterium in the chamber is excited, and the natural oxide film 22 on the surface of the base 2 which appears at the bottom of the connection hole 23 is reduced and removed as in the following equation.

SiO2+2D2→Si+2D2O SiO2+D2→SiO+D2O SiO+D2→Si+D2O 次に紫外線照射を終えた基体2を、同じチャンバ内の
サセプタ9上に載置して600℃に保持したまま、反応性
ガス導入孔13から例えばジクロルシラン(SiH2Cl2)100
sccmと塩化水素(HCl)10sccmおよびH21000sccmの混合
ガスを導入し、第3の排気孔より図示せざる真空ポンプ
により減圧排気してチャンバ内圧力を100Torrに保つ。
以上により接続孔23内部には第3図(c)のようにp−
Siによる導電性材料25が自己整合的に選択成長し、埋め
込みが行われた。この後、目的に応じて2フッ化ボロン
イオン(BF2 +)またはリンイオン(P+)等のN型または
P型の不純物イオンを注入し、さらに活性化熱処理を加
えることにより、コンタクト抵抗値が小さく、オーミッ
ク性に優れた多層配線を形成することが可能となるので
ある。
SiO 2 + 2D 2 → Si + 2D 2 O SiO 2 + D 2 → SiO + D 2 O SiO + D 2 → Si + D 2 O Next, the substrate 2 which has been irradiated with ultraviolet rays is placed on the susceptor 9 in the same chamber and kept at 600 ° C. The dichlorosilane (SiH 2 Cl 2 ) 100
sccm and introducing a mixed gas of hydrogen chloride (HCl) 10 sccm and H 2 1000 sccm, maintaining the pressure in the chamber to 100Torr to evacuated by the third vacuum pump unshown the exhaust hole of the.
As described above, the p-
The conductive material 25 of Si was selectively grown in a self-aligned manner, and was buried. Thereafter, depending on the purpose, N-type or P-type impurity ions such as boron difluoride ion (BF 2 + ) or phosphorus ion (P + ) are implanted, and an activation heat treatment is further applied to reduce the contact resistance value. This makes it possible to form a multilayer wiring that is small and has excellent ohmic properties.

以上本発明の実施例について詳細な説明を加えたが、
本発明の趣旨とするところは半導体等の基体上の層間絶
縁膜に開口した接続孔内部に導電性材料を埋め込むに際
して、まず還元性雰囲気中において接続孔底部に紫外線
照射を施し、次いで連続的にこの接続内部に導電性材料
を埋め込むことを特徴とするものである。従って、紫外
線照射のための光源は前記したものの他に、KrF(248n
m)、XeCl(308nm)等のガス媒体を用いるエキシマレー
ザ、低圧水銀ランプ、キセノンアークランプ等、400nm
以下の波長の光を照射し、本発明の効果を発揮しうるも
のを任意に使用することができる。
Although the detailed description of the embodiment of the present invention has been added,
The purpose of the present invention is to embed a conductive material inside a connection hole opened in an interlayer insulating film on a substrate such as a semiconductor, first irradiate the bottom of the connection hole with ultraviolet rays in a reducing atmosphere, and then continuously. It is characterized in that a conductive material is embedded inside the connection. Therefore, the light source for ultraviolet irradiation is KrF (248n) in addition to the above.
m), 400 nm, excimer laser using gaseous medium such as XeCl (308 nm), low-pressure mercury lamp, xenon arc lamp, etc.
Irradiation with light having the following wavelengths, which can exert the effects of the present invention, can be arbitrarily used.

また導電性材料堆積装置としては、前記した選択CVD
装置によるものが自己整合的な選択性を向上でき、最も
効果的である。しかし本発明はこの装置に限定されるも
のではなく、ブランケットCVDを施すための装置、スパ
ッタリング装置、さらには蒸着装置等が用いることがで
きる。これら非選択的な堆積装置を用いる場合には、言
うまでもなくエッチバックを併用して接続孔近辺の配線
パターンを残すこととなる。
As the conductive material deposition apparatus, the selective CVD described above is used.
The device is the most effective because it can improve the self-selective selectivity. However, the present invention is not limited to this apparatus, and an apparatus for performing blanket CVD, a sputtering apparatus, a vapor deposition apparatus, and the like can be used. When these non-selective deposition devices are used, it goes without saying that the wiring pattern near the connection hole is left by using etch-back together.

前記2つの実施例においては、基体2の昇温方法とし
てサセプタに内蔵したヒータを用いたが、これも特に限
定されるものでなく、ハロゲンランプや高周波加熱等が
使用できる。
In the above two embodiments, the heater incorporated in the susceptor was used as a method for raising the temperature of the base 2, but this is not particularly limited, and a halogen lamp, high-frequency heating, or the like can be used.

また、接続孔内に埋め込む導電性材料については、W
やp−Siの他、Mo等の高融点金属やアルミニウム(A
l)、Al合金、銅(Cu)等が目的に応じて使用すること
が可能であり、これらの材料すべてについて、低くしか
もオーミックなコンタクト抵抗を持つ多層配線を形成す
ることが可能である。
For the conductive material embedded in the connection hole, W
And p-Si, as well as refractory metals such as Mo and aluminum (A
l), Al alloy, copper (Cu) and the like can be used according to the purpose, and it is possible to form a multilayer wiring having low and ohmic contact resistance with all of these materials.

〔発明の効果〕〔The invention's effect〕

以上詳述したように、本発明における多層配線形成方
法は、半導体等の基体上の層間絶縁膜に開口した接続孔
内部に導電性材料を埋め込むに際して、まず還元性雰囲
気中において接続孔底部に紫外線照射を施し、次いで連
続的にこの接続孔内部に導線性材料を埋め込むことによ
り、コンタクト抵抗値が小さく、かつオーミックなコン
タクトを持つ多層配線が可能となり、半導体装置のデバ
イス特性が向上しかつ安定する。また本発明における連
続処理装置によれば、紫外線照射と導電性材料堆積とを
連続して施すことができるので、前記特徴を持つ多層配
線が確実にかつ再現性よく実施できる。とりわけ、導電
性材料堆積装置として選択CVD装置を用いれば、自己整
合的な選択性を向上することができ、一層効果的であ
る。以上、接続孔への導電性材料の埋め込みにおいて、
従来の方法と装置では未解決であった信頼性に優れた多
層配線が可能となり、半導体装置製造工程におよぼす寄
与は大きい。
As described above in detail, the method for forming a multilayer wiring according to the present invention, when burying a conductive material in a connection hole opened in an interlayer insulating film on a substrate such as a semiconductor, firstly places an ultraviolet ray on the bottom of the connection hole in a reducing atmosphere. By irradiating and then continuously burying a conductive material inside the connection hole, a multilayer wiring having a small contact resistance and an ohmic contact becomes possible, and the device characteristics of the semiconductor device are improved and stabilized. . Further, according to the continuous processing apparatus of the present invention, since the ultraviolet irradiation and the deposition of the conductive material can be continuously performed, the multilayer wiring having the above-mentioned characteristics can be implemented reliably and with good reproducibility. In particular, if a selective CVD apparatus is used as the conductive material deposition apparatus, the self-aligned selectivity can be improved, which is more effective. As described above, in embedding the conductive material in the connection hole,
Multilayer wiring with excellent reliability, which has not been solved by the conventional method and apparatus, becomes possible, and the contribution to the semiconductor device manufacturing process is great.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の第1の実施例による連続処理装置の概
略断面図、第2図は本発明の第2の実施例による連続処
理装置の概略断面図、そして第3図(a)〜(c)は本
発明の実施例による多層配線形成方法を示す工程図であ
る。 1……紫外線照射装置 2……基体 4……エキシマレーザ 5……紫外線照射窓 10……ゲートバルブ 11……導電性材料堆積装置 15……重水素ランプ 21……層間絶縁膜 22……自然酸化膜 23……接続孔 24……紫外線 25……導電性材料
FIG. 1 is a schematic sectional view of a continuous processing apparatus according to a first embodiment of the present invention, FIG. 2 is a schematic sectional view of a continuous processing apparatus according to a second embodiment of the present invention, and FIGS. (C) is a view showing a step of the method for forming a multilayer wiring according to the embodiment of the present invention; DESCRIPTION OF SYMBOLS 1 ... Ultraviolet irradiation apparatus 2 ... Substrate 4 ... Excimer laser 5 ... Ultraviolet irradiation window 10 ... Gate valve 11 ... Conductive material deposition apparatus 15 ... Deuterium lamp 21 ... Interlayer insulating film 22 ... Natural Oxide film 23 Connection hole 24 UV 25 Conductive material

フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/28 - 21/288 H01L 21/3205 H01L 21/3213 H01L 21/44 - 21/445 H01L 21/768 H01L 29/40 - 29/51Continued on the front page (58) Fields surveyed (Int.Cl. 6 , DB name) H01L 21/28-21/288 H01L 21/3205 H01L 21/3213 H01L 21/44-21/445 H01L 21/768 H01L 29 / 40-29/51

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】不純物をイオン注入した半導体基体上の接
続孔底部に、還元性雰囲気中で紫外線照射を施し、前記
接続孔底部の自然酸化膜を除去するとともに前記不純物
を活性化し、次いで連続的に導電性材料を前記接続孔内
部に埋め込むことを特徴とする多層線配形成方法。
An ultraviolet irradiation is performed in a reducing atmosphere on a bottom of a connection hole on a semiconductor substrate into which an impurity has been ion-implanted, thereby removing a natural oxide film on the bottom of the connection hole and activating the impurity. Wherein a conductive material is embedded in the connection hole.
【請求項2】被処理基体を収容するチャンバと、前記チ
ャンバ内を還元性雰囲気とする還元性ガス導入手段と、
前記チャンバの壁面に形成された合成石英製の紫外線照
射窓と、前記チャンバ外に配設されるとともに前記紫外
線照射窓を介して前記被処理基体に紫外線照射を施す紫
外線光源と、を有する防爆型の紫外線照射装置と、 導電性材料堆積装置とを具備したことを特徴とする、請
求項1記載の多層配線形成方法を施すための連続処理装
置。
2. A chamber for accommodating a substrate to be processed, reducing gas introducing means for reducing the inside of the chamber to a reducing atmosphere,
An explosion-proof type having an ultraviolet irradiation window made of synthetic quartz formed on the wall surface of the chamber, and an ultraviolet light source disposed outside the chamber and irradiating the substrate to be processed with ultraviolet light through the ultraviolet irradiation window. 2. A continuous processing apparatus for performing the multilayer wiring forming method according to claim 1, further comprising: an ultraviolet irradiation apparatus according to claim 1; and a conductive material deposition apparatus.
【請求項3】基体上の接続孔底部に、重水素雰囲気中で
重水素ランプ光照射を施し、前記重水素を励起すること
により前記接続孔底部の自然酸化膜を除去し、次いで連
続的に導電性材料を前記接続孔内部に埋め込むことを特
徴とする多層配線形成方法。
3. A bottom portion of the connection hole on the substrate is irradiated with deuterium lamp light in a deuterium atmosphere to excite the deuterium, thereby removing a natural oxide film at the bottom portion of the connection hole. A method for forming a multilayer wiring, comprising: burying a conductive material in the connection hole.
【請求項4】被処理基体を収容するチャンバと、前記チ
ャンバ内を重水素雰囲気とする重水素ガス導入手段と、
前記チャンバの壁面に形成された合成石英製の紫外線照
射窓と、前記チャンバ外に配設されるとともに前記紫外
線照射窓を介して前記被処理基体に紫外線照射を施す重
水素ランプと、を有する防爆型の紫外線照射装置と、 導電性材料堆積装置とを具備したことを特徴とする、請
求項3記載の多層配線形成方法を施すための連続処理装
置。
4. A chamber for accommodating a substrate to be processed, a deuterium gas introducing means for setting a deuterium atmosphere in the chamber,
An explosion-proof having an ultraviolet irradiation window made of synthetic quartz formed on a wall surface of the chamber, and a deuterium lamp disposed outside the chamber and irradiating the substrate to be processed with ultraviolet light through the ultraviolet irradiation window. 4. A continuous processing apparatus for performing the multilayer wiring forming method according to claim 3, further comprising a mold type ultraviolet irradiation apparatus and a conductive material deposition apparatus.
JP9300189A 1989-04-14 1989-04-14 Multilayer wiring forming method and continuous processing apparatus Expired - Fee Related JP2832991B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9300189A JP2832991B2 (en) 1989-04-14 1989-04-14 Multilayer wiring forming method and continuous processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9300189A JP2832991B2 (en) 1989-04-14 1989-04-14 Multilayer wiring forming method and continuous processing apparatus

Publications (2)

Publication Number Publication Date
JPH02272750A JPH02272750A (en) 1990-11-07
JP2832991B2 true JP2832991B2 (en) 1998-12-09

Family

ID=14070132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9300189A Expired - Fee Related JP2832991B2 (en) 1989-04-14 1989-04-14 Multilayer wiring forming method and continuous processing apparatus

Country Status (1)

Country Link
JP (1) JP2832991B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2772416B2 (en) * 1990-03-13 1998-07-02 東京エレクトロン株式会社 Film formation method
JP2700277B2 (en) 1990-06-01 1998-01-19 株式会社半導体エネルギー研究所 Method for manufacturing thin film transistor
US5930608A (en) * 1992-02-21 1999-07-27 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor in which the channel region of the transistor consists of two portions of differing crystallinity
JP3173854B2 (en) 1992-03-25 2001-06-04 株式会社半導体エネルギー研究所 Method for manufacturing thin-film insulated gate semiconductor device and semiconductor device manufactured
JP3173926B2 (en) 1993-08-12 2001-06-04 株式会社半導体エネルギー研究所 Method of manufacturing thin-film insulated gate semiconductor device and semiconductor device thereof
US6331717B1 (en) 1993-08-12 2001-12-18 Semiconductor Energy Laboratory Co. Ltd. Insulated gate semiconductor device and process for fabricating the same
JP4786629B2 (en) * 2007-11-02 2011-10-05 株式会社アルバック Barrier film forming method
JP2011216597A (en) * 2010-03-31 2011-10-27 Fujitsu Semiconductor Ltd Method for manufacturing semiconductor device and film forming apparatus

Also Published As

Publication number Publication date
JPH02272750A (en) 1990-11-07

Similar Documents

Publication Publication Date Title
US5831335A (en) Semiconductor device contains refractory metal or metal silicide with less than 1% weight of halogen atom
US5174881A (en) Apparatus for forming a thin film on surface of semiconductor substrate
US4517225A (en) Method for manufacturing an electrical interconnection by selective tungsten deposition
JP3528665B2 (en) Method for manufacturing semiconductor device
US4861622A (en) Method for forming a film coat on the inside of a depression
US6432830B1 (en) Semiconductor fabrication process
JP2011508433A (en) Passivation layer formation by plasma clean process to reduce native oxide growth
JPH0666289B2 (en) Nitride plasma self-aligned tungsten system for VLSI interconnection
JP3606095B2 (en) Manufacturing method of semiconductor device
JPH0697111A (en) Formation of barrier metal
EP0459770B1 (en) Method for producing a semiconductor device with gate structure
JPS61203636A (en) Formation of heatproof metal silicide layer
JP2832991B2 (en) Multilayer wiring forming method and continuous processing apparatus
EP0328350A2 (en) Dry etching with hydrogen bromide or bromine
JP2565131B2 (en) Method for manufacturing semiconductor device
EP0460918B1 (en) Semiconductor device having improved insulated gate type transistor
Ishihara et al. Laser-assisted chemical vapor deposition of titanium nitride films
JP2726438B2 (en) Thin film forming equipment
US20060048706A1 (en) Apparatus for manufacturing semiconductor device and method for manufacturing semiconductor device by using the same
JP4737366B2 (en) Manufacturing method of semiconductor device
JPH06120355A (en) Manufacture of semiconductor device
JP2652368B2 (en) Method for manufacturing insulated gate semiconductor device
JPH0682683B2 (en) Method of manufacturing thin film transistor
JPH0869994A (en) Production of semiconductor device
JP2652369B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees